DE102019135373A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102019135373A1
DE102019135373A1 DE102019135373.4A DE102019135373A DE102019135373A1 DE 102019135373 A1 DE102019135373 A1 DE 102019135373A1 DE 102019135373 A DE102019135373 A DE 102019135373A DE 102019135373 A1 DE102019135373 A1 DE 102019135373A1
Authority
DE
Germany
Prior art keywords
conductor film
substrate
semiconductor chip
semiconductor device
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019135373.4A
Other languages
English (en)
Inventor
Akinori Sakakibara
Takanori Kawashima
Takuya Kadoguchi
Kohji URAMOTO
Yasuhiro Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102019135373A1 publication Critical patent/DE102019135373A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung kann ein Substrat, das aus einem Isolator besteht; einen ersten Leiterfilm, der auf einem Teil des Substrats bereitgestellt ist; einen Halbleiterchip, der auf dem ersten Leiterfilm lokalisiert ist; und eine externe Anschlussklemme, die an einer von dem ersten Leiterfilm separierten Position über eine Verbindungsschicht mit dem Substrat verbunden ist, umfassen. Der Halbleiterchip kann ein Leistungshalbleiterchip sein, der eine Hauptelektrode und eine Signalelektrode umfasst. Die Hauptelektrode kann elektrisch an den ersten Leiterfilm angeschlossen sein und die Signalelektrode kann elektrisch an die externe Anschlussklemme angeschlossen sein.

Description

  • TECHNISCHES GEBIET
  • Die hierin offenbarte Technik betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben.
  • TECHNISCHER HINTERGRUND
  • Die offengelegte japanische Patentanmeldung mit der Nummer H05(1993)-343591 beschreibt eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Keramiksubstrat, einen Halbleiterchip, der auf dem Keramiksubstrat angebracht ist, und eine externe Anschlussklemme, bzw. ein externes Anschlussterminal, die mit dem Substrat an einer von dem Halbleiterchip separierten Position verbunden ist. Die externe Anschlussklemme ist über einen auf dem Keramiksubstrat bereitgestellten Leiterfilm, bzw. leitfähigen Ebene (Leiterverkabelungsmuster) elektrisch mit dem Halbleiterchip verbunden.
  • ZUSAMMENFASSUNG
  • In der oben beschriebenen Halbleitervorrichtung sind der Halbleiterchip und der Leiterfilm über einen Bonding-Draht miteinander verbunden. Falls im Gegensatz dazu der Leiterfilm und der Halbleiterchip ohne den Bonding-Draht direkt miteinander verbunden werden können, kann die Halbleitervorrichtung miniaturisiert werden. Insbesondere kann eine Vielzahl von Leiterfilmen individuell auf dem Keramiksubstrat ausgebildet werden (das heißt derart ausgebildet, um voneinander separiert zu sein). Daher können in einem Fall, in dem der Halbleiterchip eine Vielzahl von Elektroden aufweist, den jeweiligen Elektroden entsprechende Leiterfilme individuell bereitgestellt sein.
  • In einem Fall, in dem eine Vielzahl von Leiterfilmen auf einem Keramiksubstrat bereitgestellt ist, ist es notwendig, dass bestimmte Intervalle zwischen den benachbarten Leiterfilmen bereitgestellt sind, um eine Isolation dazwischen sicherzustellen. In dieser Hinsicht, falls die Leiterfilme durch Ätzen (insbesondere durch Nassätzen) ausgebildet sind, weist die Seitenoberfläche von jedem Leiterfilm, die sich entlang der Umfangskante des Leiterfilms erstreckt, eine aufgeweitete Form auf. Beim Entwurf, bzw. Design einer Anordnung einer Vielzahl von Leiterfilmen ist es daher notwendig, große Intervalle zwischen den benachbarten Leiterfilmen in Überlegung einer solchen Form der Seitenoberflächen bereitzustellen.
  • Generell weisen Leiterfilme mit einer größeren Dicke eine größere Wärmekapazität auf, wodurch sie einen Anstieg der Temperatur eines Halbleiterchips unterdrücken können. Daher können Leiterfilme bis zu einem gewissen Grad dick sein. Auf der anderen Seite weisen Leiterfilme mit größerer Dicke die Seitenoberflächen mit einer weiter aufweiteten Form auf, die größere Intervalle zwischen den benachbarten Leiterfilmen erfordert. Wie oben erwähnt benötigen Leiterfilme mit größerer Dicke größere Intervalle zwischen den benachbarten Leiterfilmen, was eine Vergrößerung der Halbleitervorrichtung zur Folge hat. In Anbetracht der oben beschriebenen Umstände stellt die hier vorliegende Offenbarung eine Technik bereit, die einen Anstieg der Temperatur eines Halbleiterchips unterdrücken kann, ohne eine Halbleitervorrichtung zu vergrößern.
  • Eine hierin offenbarte Halbleitervorrichtung kann umfassen: Ein aus einem Isolator bestehendes Substrat; einen ersten Leiterfilm, der auf einem Teil des Substrats bereitgestellt ist; einen Halbleiterchip, der auf dem ersten Leiterfilm lokalisiert ist; und eine externe Anschlussklemme, die mit dem Substrat über eine Verbindungsschicht an einer von dem ersten Leiterfilm separierten Position verbunden ist. Der Halbleiterchip kann ein Leistungshalbleiterchip sein, der eine Hauptelektrode und eine Signalelektrode umfasst. Die Hauptelektrode kann mit dem ersten Leiterfilm verbunden sein, und die Signalelektrode kann elektrisch an die externe Anschlussklemme angeschlossen sein.
  • In der oben beschriebenen Halbleitervorrichtung ist der erste Leiterfilm auf dem aus dem Isolator bestehenden Substrat bereitgestellt, und die externe Anschlussklemme ist über die Verbindungsschicht mit dem Substrat verbunden. Ferner ist die Hauptelektrode des Halbleiterchips mit dem ersten Leiterfilm verbunden, und die Signalelektrode des Halbleiterchips ist elektrisch an die externe Anschlussklemme angeschlossen. Das heißt, zwischen den zwei Elektroden des Halbleiterchips ist die Signalelektrode an die externe Anschlussklemme angeschlossen, ohne dass der Leiterfilm auf dem Substrat dazwischen interferiert. Weil die externe Anschlussklemme ein Element ist, das über die Verbindungsschicht mit dem Substrat verbunden ist, kann die externe Anschlussklemme maschinell, wie beispielsweise durch Pressen, hergestellt werden, und ihre Form kann daher präzise kontrolliert werden. Sogar falls der erste Leiterfilm durch Ätzen ausgebildet ist, ist ein zwischen der externen Anschlussklemme und dem ersten Leiterfilm erforderliches Intervall daher im Vergleich zu einem Intervall klein, das zwischen zwei durch Ätzen ausgebildeten Leiterfilmen erforderlich ist. Daher kann bei der Halbleitervorrichtung eine Vergrößerung vermieden werden, sogar wenn der erste Leiterfilm derart ausgebildet ist, um relativ dick zu sein.
  • Um die Halbleitervorrichtung weiter zu miniaturisieren, ist hier berücksichtigt, dass der erste Leiterfilm für die Hauptelektrode ebenfalls durch ein separates Element ersetzt wird, das über eine Verbindungsschicht mit dem Substrat verbunden ist. Aufgrund des Dazwischenliegens der Verbindungsschicht zwischen dem separaten Element und dem Substrat wird jedoch von der Hauptelektrode abgeführte Wärme des Halbleiterchips über die Verbindungsschicht nach außen dissipiert, was einen Anstieg der Temperatur des Halbleiterchips verursachen kann. Aus diesem Grund ist in der oben beschriebenen Halbleitervorrichtung der erste Leiterfilm mit hervorragenden Wärmedissipationseigenschaften für die wesentlich zur Wärmedissipation des Halbleiterchips beitragende Hauptelektrode vorbereitet, wodurch ein Anstieg der Temperatur des Halbleiterchips unterdrückt wird. Währenddessen trägt die Signalelektrode weniger zur Wärmedissipation des Halbleiterchips bei. Sogar bei der Konfiguration, bei der von der Signalelektrode abgeführte Wärme des Halbleiterchips über die Verbindungsschicht nach außen dissipiert wird, kann ihr Einfluss auf die Temperatur des Halbleiterchips daher ignoriert oder toleriert werden.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann ein Teil des Halbleiterchips auf der externen Anschlussklemme lokalisiert sein, und die Signalelektrode kann mit der externen Anschlussklemme verbunden sein. In diesem Fall können die Signalelektrode und die externe Anschlussklemme über ein leitfähiges Verbindungsmaterial, wie beispielsweise ein Lötmaterial, miteinander verbunden sein, obwohl das lediglich ein Beispiel ist. Alternativ können die Signalelektrode und die externe Anschlussklemme über ein anderes Element, wie beispielsweise einen Abstandshalter, miteinander verbunden sein. Bei solch einer Konfiguration ist die externe Anschlussklemme in der Nähe des ersten Leiterfilms angeordnet, wodurch eine Miniaturisierung der Halbleitervorrichtung wirkungsvoll erreicht wird. In einem anderen Ausführungsbeispiel können die Signalelektrode und die externe Anschlussklemme getrennt voneinander angeordnet sein, und die Signalelektrode und die externe Anschlussklemme können über einen Bonding-Draht elektrisch aneinander angeschlossen sein.
  • Die hier vorliegende Offenbarung zeigt ebenfalls ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Herstellungsverfahren kann beispielsweise die oben beschriebene Halbleitervorrichtung herstellen. Das Herstellungsverfahren kann umfassen: Partielles Ätzen eines Leiterfilms, der auf einem aus einem Isolator bestehenden Substrat bereitgestellt ist, zum Ausbilden eines ersten Leiterfilms, der einen Teil des Substrats bedeckt; Verbinden einer externen Anschlussklemme mit dem Substrat über eine Verbindungsschicht an einer von dem ersten Leiterfilm separierten Position auf dem Substrat; derartiges Platzieren eines eine Hauptelektrode und eine Signalelektrode umfassenden Leistungshalbleiterchips über dem ersten Leiterfilm, dass die Hauptelektrode dem ersten Leiterfilm zugewandt ist; Verbinden der Hauptelektrode des Leistungshalbleiterchips mit dem ersten Leiterfilm; und elektrisches Anschließen der Signalelektrode des Leistungshalbleiterchips an die externe Anschlussklemme, die mit dem Substrat verbunden ist.
  • In dem oben beschriebenen Herstellungsverfahren kann das Platzieren des Leistungshalbleiterchips auf dem ersten Leiterfilm ein Platzieren eines Teils des Leistungshalbleiterchips über der externen Anschlussklemme umfassen, sodass die Signalelektrode der externen Anschlussklemme zugewandt ist. In diesem Fall kann das elektrische Anschließen der Signalklemme gleichzeitig ein Verbinden der Signalelektrode mit der externen Anschlussklemme mit dem Verbinden der Hauptelektrode umfassen.
  • Figurenliste
    • 1 zeigt eine Schnittansicht, die schematisch eine Struktur einer Halbleitervorrichtung 10 eines Ausführungsbeispiels zeigt.
    • 2 zeigt ein Schaltkreisdiagramm der Halbleitervorrichtung 10.
    • 3 zeigt eine Draufsicht, die ein isoliertes Schaltkreissubstrat 20 und Signalklemmen 30 zeigt.
    • 4 zeigt eine vergrößerte Ansicht, die ein Intervall zwischen einem ersten Leiterfilm 24 und der Signalklemme 30 zeigt.
    • 5 bis 10 sind Diagramme, die jeweils einen oder mehrere Schritte in einem Verfahren einer Herstellung der Halbleitervorrichtung 10 zeigen.
    • 11 zeigt eine Variante, bei der eine Signalelektrode 12d und die Signalklemme 30 durch einen Bonding-Draht 50 aneinander angeschlossen sind.
    • 12 zeigt eine Halbleitervorrichtung 110 einer Variante mit einem zweiten hinzugefügten isolierten Schaltkreissubstrat 120.
    • 13 zeigt ein Diagramm, das ein Beispiel der Signalklemme 30 veranschaulicht, die einen ersten Bereich S1 und einen zweiten Bereich S2 umfasst.
    • 14 zeigt ein Diagramm, das ein Beispiel der Signalklemme 30 veranschaulicht, bei dem ein Abschnitt 30b davon, der Signalelektrode 12d gegenüberliegt, in Richtung der Signalelektrode 12d hervorsteht.
    • 15 zeigt ein Diagramm einer Halbleitervorrichtung 210 einer anderen Variante, bei der ein erster Leiterfilm 224 ohne Verwendung von Ätzen ausgebildet wurde.
  • DETAILLIERTE BESCHREIBUNG
  • In einem Ausführungsbeispiel der vorliegenden Technik kann ein Abschnitt der externen Anschlussklemme, der der Signalelektrode gegenüberliegt, in Richtung der Signalelektrode hervorstehen. Bei dieser Konfiguration kann ein Abstand zwischen der externen Anschlussklemme und der Signalelektrode entsprechend angepasst werden, damit die externe Anschlussklemme und die Signalelektrode ohne ein zusätzliches Element, wie beispielsweise einen Abstandshalter, richtig verbunden werden können.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann ein Winkel einer Seitenoberfläche der externen Anschlussklemme in Bezug zu dem Substrat größer als ein Winkel einer Seitenoberfläche des ersten Leiterfilms in Bezug auf das Substrat sein. Wenn der erste Leiterfilm wie oben beschrieben durch Ätzen ausgebildet ist, weist die Seitenoberfläche des ersten Leiterfilms, der sich entlang ihrer Umfangskante erstreckt, oft eine aufgeweitete Form auf. Wenn die Seitenoberfläche des ersten Leiterfilms die aufgeweitete Form aufweist, ist ein Winkel der Seitenoberfläche des ersten Leiterfilms in Bezug auf das Substrat kleiner als 90 Grad. Falls die Seitenoberfläche der externen Anschlussklemme ebenfalls eine aufgeweitete Form in Bezug auf solch einen ersten Leiterfilm aufweist, ist ein Abstand zwischen dem ersten Leiterfilm und der externen Anschlussklemme auf dem Substrat (das heißt eine sogenannte Kriechstrecke) kurz, was eine Isolation zwischen dem ersten Leiterfilm und der externen Anschlussklemme verringert. In anderen Worten ist es zur Sicherstellung einer erforderlichen Isolation erforderlich, ein Intervall zwischen dem ersten Leiterfilm und der externen Anschlussklemme groß zu machen. Daher kann die Seitenoberfläche der externen Anschlussklemme nicht die aufgeweitete Form aufweisen, und selbst wenn sie die aufgeweitete Form aufweist, kann ein Ausmaß der Aufweitung klein sein. Das heißt, der Winkel der Seitenoberfläche der externen Anschlussklemme kann in Bezug auf das Substrat 90 Grad betragen oder kann größer als der Winkel der Seitenoberfläche des ersten Leiterfilms in Bezug auf das Substrat sein.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann eine Dicke des ersten Leiterfilms größer als eine Dicke der externen Anschlussklemme sein. Der erste Leiterfilm mit größerer Dicke weist eine größere Wärmekapazität auf, und unterdrückt daher ein Anstieg der Temperatur des Halbleiterchips. Insbesondere ist der erste Leiterfilm mit der Hauptelektrode des Halbleiterchips verbunden und kann somit eine große Menge an Wärme von dem Halbleiterchip empfangen. Durch Erhöhung der Dicke des ersten Leiterfilms anstellen von der der externen Anschlussklemme, kann ein Anstieg der Temperatur des Halbleiterchips daher wirkungsvoll unterdrückt werden.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann die externe Anschlussklemmen einen ersten Bereich, der in Kontakt mit der Verbindungsschicht ist, und einen zweiten Bereich, der sich von dem ersten Bereich zur Außenseite des Substrats erstreckt, umfassen. Eine Dicke des zweiten Bereichs kann kleiner als eine Dicke des ersten Bereichs sein. Bei dieser Konfiguration berührt die externe Anschlussklemmen niemals das Substrat an der Umfangskante des Substrats. Daher kann eine Kriechstrecke entlang des Substrats zwischen der externen Anschlussklemme und einem anderen Element, das auf der gegenüberliegenden Seite des Substrats bereitgestellt ist, zu der externe Anschlussklemme lang gemacht werden.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann der Halbleiterchip ein Leistungshalbleiterchip sein, der eine Struktur eines Bipolartransistors mit isolierter Gate-Elektrode (IGBT) aufweist. In diesem Fall kann die Hauptelektrode des Halbleiterchips an einen Emitter oder einen Kollektor der IGBT-Struktur angeschlossen sein, und die Signalelektrode des Halbleiterchips kann an ein Gate der IGBT-Struktur angeschlossen sein. Alternativ kann der Halbleiterchip ein Leistungshalbleiterchip sein, der eine Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) -Struktur aufweist. In diesem Fall kann die Hauptelektrode des Halbleiterchips an eine Source oder ein Drain der MOSFET-Struktur angeschlossen sein, und die Signalelektrode des Halbleiterchips kann an ein Gate der MOSFET-Struktur angeschlossen sein.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann das Substrat ein keramisches Substrat sein. Zusätzlich oder alternativ kann der erste Leiterfilm über ein Lötmaterial mit dem Substrat verbunden sein. In diesem Fall kann das Lötmaterial ein Aktivmetall-Lötmaterial sein. Das heißt, das Substrat und der erste Leiterfilm können ein Substrat konfigurieren, das durch Verwenden eines Aktivmetall-Lötverfahrens (Active Metal Brazing (AMB) -Verfahren) ausgebildet ist, beispielsweise ein aktivmetallgelötetes Kupfer (Active Metal Brazed Copper (AMC)) -Substrat.
  • In einem Ausführungsbeispiel der vorliegenden Technik kann die Halbleitervorrichtung ferner einen zweiten Leiterfilm umfassen, der in Bezug zu dem ersten Leiterfilm an einer gegenüberliegenden Seite des Substrats bereitgestellt ist. Bei dieser Konfiguration kann ein Anstieg der Temperatur des Halbleiterchips durch die Wärmekapazität des zweiten Leiterfilms unterdrückt werden. Darüber hinaus unterdrückt das Vorliegen der Leiterfilme auf beiden Seiten des Substrats eine thermische Deformation (insbesondere eine Wölbung), die in dem Substrat verursacht wird.
  • Repräsentativ sind im Folgenden nicht beschränkende Beispiele der vorliegenden Offenbarung mit Bezug zu den beigefügten Zeichnungen in weiteren Details beschrieben. Diese detaillierte Beschreibung ist lediglich dahingehend gedacht einen Fachmann weitere Details zum Praktizieren von Aspekten der vorliegenden Lehre zu lehren und beabsichtigt nicht den Bereich der vorliegenden Offenbarung zu beschränken. Darüber hinaus kann jedes der zusätzlichen Merkmale und Lehren, die im Folgenden offenbart sind, separat oder in Verbindung mit anderen Merkmalen und Lehren genutzt werden, um verbesserte Halbleitervorrichtungen sowie Verfahren zur Verwendung und Herstellung derselben bereitzustellen.
  • Darüber hinaus können Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart sind, zum Praktizieren der vorliegenden Offenbarung im breitesten Sinne nicht notwendig sein, und sind stattdessen lediglich gelehrt, um insbesondere repräsentative Beispiele der vorliegenden Offenbarung zu beschreiben. Darüber hinaus können verschiedene Merkmale der oben beschriebenen und unten beschriebenen repräsentativen Beispiele, sowie die unterschiedlichen unabhängigen und abhängigen Ansprüche, auf Arten kombiniert werden, die nicht speziell und explizit aufgezählt sind, um zusätzliche nützliche Ausführungsbeispiele der vorliegenden Lehren bereitzustellen.
  • Alle in der Beschreibung und/oder den Ansprüchen offenbarten Merkmale beabsichtigen separat und unabhängig voneinander offenbart zu sein, für den Zweck der ursprünglich schriftlichen Offenbarung sowie für den Zweck des Beschränkens des beanspruchten Gegenstandes, unabhängig der Zusammensetzungen der Merkmale in den Ausführungsbeispielen und/oder den Ansprüchen. Zusätzlich beabsichtigen alle Wertebereiche oder Angaben von Gruppen von Entitäten jeden möglichen Zwischenwert oder jede mögliche Zwischenentitäten für den Zweck der ursprünglichen schriftlichen Offenbarung sowie für den Zweck des Beschränkens des beanspruchten Gegenstandes zu offenbaren.
  • AUSFÜHRUNGSBEISPIELE
  • Eine Halbleitervorrichtung 10 eines Ausführungsbeispiels ist mit Bezug zu den Zeichnungen beschrieben. Die Halbleitervorrichtung 10 wird beispielsweise in einer Leistungssteuerung eines elektrischen Fahrzeugs verwendet, und kann mindestens einen Teil eines Leistungsumwandlungsschaltkreises ausmachen, wie beispielsweise einen Konverter oder einen Inverter. Der Ausdruck „elektrisches Fahrzeug“, wie hierin verwendet, bedeutet im weiteren Sinne ein Fahrzeug, das einen Motor zum Antreiben von Rädern aufweist, und umfasst beispielsweise elektrische Fahrzeuge, die mit externer elektrischer Energie geladen werden, Hybridfahrzeuge mit Verbrennungsmotoren zusätzlich zu Motoren, Brennstoffzellenfahrzeuge, die Brennstoffzellen als Leistungsquellen verwenden, und dergleichen.
  • Wie in 1 bis 3 gezeigt ist, umfasst die Halbleitervorrichtung 10 einen Halbleiterchip 12 und ein Verkapselungsmittel 14, das den Halbleiterchip 12 verkapselt. Das Verkapselungsmittel 14 besteht aus einem Isolationsmaterial. Das Verkapselungsmittel 14 des vorliegenden Ausführungsbeispiels besteht aus einem Verkapselungsmaterial, wie beispielsweise einem Epoxidharz, wobei es nicht darauf begrenzt ist. Das Verkapselungsmittel 14 weist eine im Wesentlichen platte Forum auf. In den hierin beigefügten Zeichnungen ist eine an einen Querschnitt des Verkapselungsmittels 14 anzulegende Schraffierung zur Klarheit der Veranschaulichung ausgelassen.
  • Der Halbleiterchip 12 ist ein Leistungshalbleiterchip und umfasst ein Halbleitersubstrat 12a und eine Vielzahl von Elektroden 12b, 12c, und 12d. Die Vielzahl von Elektroden 12b, 12c, und 12d umfasst eine erste Hauptelektrode 12b und eine zweite Hauptelektrode 12c, die an einen Leistungsschaltkreis angeschlossen sind, und eine Vielzahl von Signalelektroden 12d, die an einen Signalschaltkreis angeschlossen ist. Der Halbleiterchip 12 ist ein Schaltelement und ist dazu eingerichtet, um einen Anschluss zwischen der ersten Hauptelektrode 12b und der zweiten Hauptelektrode 12c zu etablieren und zu unterbrechen, obwohl nicht darauf beschränkt. Die erste Hauptelektrode 12b und die Vielzahl von Signalelektroden 12d sind auf einer Oberfläche des Halbleitersubstrats 12a lokalisiert, während die zweite Hauptelektrode 12c auf einer anderen Oberfläche des Halbleitersubstrats 12a lokalisiert ist.
  • Der Halbleiterchip 12 des vorliegenden Ausführungsbeispiels umfasst eine Struktur eines Bipolartransistors mit isolierter Gate-Elektrode (IGBT) 12e, obwohl nicht darauf beschränkt. Die erste Hauptelektrode 12b ist an einen Emitter der IGBT-Struktur 12e angeschlossen, die zweite Hauptelektrode 12c ist an einen Kollektor der IGBT-Struktur 12e angeschlossen, und die Signalelektroden 12d sind an ein Gate der IGBT-Struktur 12e angeschlossen. Zusätzlich umfasst der Halbleiterchip 12 eine Diodenstruktur 12f, die parallel an die IGBT-Struktur 12e angeschlossen ist. Die erste Hauptelektrode 12b ist an eine Anode der Diodenstruktur 12f angeschlossen, während die zweite Hauptelektrode 12c an eine Kathode der Diodenstruktur 12f angeschlossen ist. In einem anderen Ausführungsbeispiel kann der Halbleiterchip 12 eine Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) -Struktur umfassen. In diesem Fall ist die erste Hauptelektrode 12b an eine Source der MOSFET-Struktur angeschlossen, die zweite Hauptelektrode 12c ist an ein Drain der MOSFET-Struktur angeschlossen, und die Signalelektroden 12d sind an ein Gate der MOSFET-Struktur angeschlossen.
  • Die Halbleitervorrichtung 10 umfasst ferner ein isoliertes Schaltkreissubstrat 20. Das isolierte Schaltkreissubstrat 20 umfasst ein aus einem Isolator bestehendes Isolator-Substrat 22, einen ersten Leiterfilm 24, der auf einer Oberfläche 22a des Isolator-Substrats 22 bereitgestellt ist, und einen zweiten Leiterfilm 26, der auf einer anderen Oberfläche 22b des Isolator-Substrats 22 bereitgestellt ist. Der erste Leiterfilm 24 und der zweite Leiterfilm 26 sind jeweils über ein Lötmaterial 25 und 27 mit dem Isolator-Substrat 22 verbunden. Der erste Leiterfilm 24 ist an einem Teil des Isolator-Substrats 22 bereitgestellt, und eine Fläche des ersten Leiterfilms 24 ist kleiner als eine Fläche des zweiten Leiterfilms 26. Der erste Leiterfilm 24 ist in dem Verkapselungsmittel 14 lokalisiert, während der zweite Leiterfilm 26 an einer Oberfläche des Verkapselungsmittels 14 freigelegt ist. Daher fungiert das isolierte Schaltkreissubstrat 20 ebenfalls als eine wärmedissipierende Platte, die Wärme im Inneren des Verkapselungsmittels 14 (insbesondere eine Wärme des Halbleiterchips 12) an eine Außenseite des Verkapselungsmittels 14 dissipiert.
  • Der Halbleiterchip 12 ist auf dem ersten Leiterfilm 24 angeordnet. Die erste Hauptelektrode 12b des Halbleiterchips 12 liegt dem ersten Leiterfilm 24 gegenüber, und ist über eine Lötschicht 42 mit dem ersten Leiterfilm 24 verbunden. Daher ist die erste Hauptelektrode 12b des Halbleiterchips 12 elektrisch an den ersten Leiterfilm 24 angeschlossen. Die erste Hauptelektrode 12b des Halbleiterchips 12 ist ebenfalls in thermischem Kontakt mit dem ersten Leiterfilm 24. Die erste Hauptelektrode 12b und der erste Leiterfilm 24 können über eine andere Art von Verbindungsschicht, die eine Leitfähigkeit aufweist, miteinander verbunden werden, nicht über die Lötschicht 42. Darüber hinaus kann ein anderes Element, wie beispielsweise ein Leiterabstandshalter, zwischen die erste Hauptelektrode 12b und den ersten Leiterfilm 24 eingefügt werden, soweit erforderlich.
  • Das Isolator-Substrat 22 des vorliegenden Ausführungsbeispiels ist ein keramisches Substrat, und besteht aus einer Keramik, wie beispielsweise Aluminiumoxid, Siliziumnitrid, oder Aluminiumnitrid. Der erste Leiterfilm 24 und der zweite Leiterfilm 26 sind Metallfilme und bestehen aus Metall, wie beispielsweise Kupfer oder Aluminium. Wie oben erwähnt, sind der erste Leiterfilm 24 und der zweite Leiterfilm 26 jeweils über das Lötmaterial 25 und 27 mit dem Isolator-Substrat 22 verbunden. Das Lötmaterial 25 und 27 sind ein Aktivmetall-Lötmaterial, bei dem ein aktives Metall, wie beispielsweise Titan, zu einem Lötmaterial hinzugefügt wurde, das hauptsächlich Silber und Kupfer umfasst. Diese Art von isoliertem Schaltkreissubstrat 20 wird ebenfalls als ein aktivmetallgelötetes Kupfer (AMC) -Substrat bezeichnet. Das isolierte Schaltkreissubstrat 20 kann nicht nur ein AMC-Substrat verwenden, sondern beispielsweise ebenfalls ein direktgebondetes Kupfer (Direct Bonded Copper (DBC)) -Substrat oder ein direktgebondetes Aluminium (Direct Bonded Aluminum (DBA)) -Substrat.
  • Als ein Beispiel kann eine Dicke des Isolator-Substrats 22 0,1 bis 1,0 mm betragen, und eine Dicke des ersten Leiterfilms 24 und des zweiten Leiterfilms 26 kann 0,05 bis 1,0 mm betragen. Die Dicke sowohl des ersten Leiterfilms 24 als auch des zweiten Leiterfilms 26 kann größer als die Dicke des Isolator-Substrats 22 sein. Der erste Leiterfilm 24 und der zweite Leiterfilm 26 weisen mit größeren Dicken eine größere Wärmekapazität auf, wodurch sie wirkungsvoller einen Anstieg der Temperatur des Halbleiterchips 12 während seines Betriebs unterdrücken können.
  • Die Halbleitervorrichtung 10 umfasst ferner eine Vielzahl von externen Anschlussklemmen 30, 32, und 34. Jede der externen Anschlussklemmen 30, 32, und 34 besteht aus einem Leiter, wie beispielsweise Metall (zum Beispiel Kupfer), und erstreckt sich innerhalb und außerhalb des Verkapselungsmittels 14. Die Vielzahl von externen Anschlussklemmen 30, 32, und 34 umfasst eine Vielzahl von Signalklemmen 30, eine erste Leistungsklemme 32, und eine zweite Leistungsklemme 34. Jede der Signalklemmen 30 ist mit ihrer entsprechenden einen der Signalelektroden 12c des Halbleiterchips 12 über eine Lötschicht 44 verbunden. Das heißt, die Signalklemmen 30 sind elektrisch an die Signalelektroden 12d des Halbleiterchips 12 angeschlossen. Die Signalklemmen 30 und die Signalelektroden 12d können über eine andere Art von Verbindungsschicht, die eine Leitfähigkeit aufweist, miteinander verbunden sein, nicht über die Lötschichten 44.
  • Die erste Leistungsklemme 32 ist in einer nicht gezeigten Position mit dem ersten Leiterfilm 24 auf dem isolierten Schaltkreissubstrat 20 verbunden. Somit ist die erste Leistungsklemme 32 über den ersten Leiterfilm 24 elektrisch an die erste Hauptelektrode 12b des Halbleiterchips 12 angeschlossen. Die zweite Leistungsklemme 34 ist über eine Lötschicht 46 mit der zweiten Hauptelektrode 12c des Halbleiterchips 12 verbunden. Somit ist die zweite Leistungsklemme 34 elektrisch an die zweite Hauptelektrode 12c des Halbleiterchips 12 angeschlossen.
  • Wie in 1 und 4 gezeigt ist, ist jede Signalklemme 30 über eine Verbindungsschicht 40 mit einer Oberfläche 22a des Isolator-Substrats 22 verbunden, an einer von dem ersten Leiterfilm 24 separierten Position. Jede Verbindungsschicht 40 ist eine Lötschicht, obwohl das lediglich ein Beispiel ist. Das Lötmaterial 25 ist zwischen jeder Verbindungsschicht 40 und dem Isolator-Substrat 22 bereitgestellt. Eine Dicke des Lötmaterials 25 ist viel kleiner als eine Dicke der Verbindungsschichten 40. Die Verbindungsschichten 40 sind nicht auf Lot beschränkt und können aus einem anderen Material bestehen. Das Material der Verbindungsschichten 40 kann ein leitfähiges Material sein oder kann ein Isolationsmaterial sein. Hier im Folgenden kann das Lötmaterial 25 zusammen mit den Verbindungsschichten 40 als eine Verbindungsschicht interpretiert werden, die zwischen den Signalklemmen 30 und dem Isolator-Substrat 22 lokalisiert ist. Das heißt, die Verbindungsschicht (25 und 40), die zwischen den Signalklemmen 30 lokalisiert ist, und das Isolator-Substrat 22 können eine Mehrschichtstruktur aufweisen, die aus unterschiedlichen Materialien besteht.
  • Wie oben beschrieben, sind in der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels der erste Leiterfilm 24 und die Signalklemmen 30 über dem Isolator-Substrat 22 angebracht. Ein bestimmtes Intervall D2 ist zwischen dem ersten Leiterfilm 24 und jeder Signalklemme 30 bereitgestellt, durch welches eine Isolation dazwischen sichergestellt ist. Obwohl in dieser Hinsicht Details später beschrieben sind, wird der erste Leiterfilm 24 durch Ätzen ausgebildet. Somit weist eine Seitenoberfläche 24a, die sich entlang der Umfangskante des ersten Leiterfilms 24 erstreckt, eine aufgeweitete Form auf, und es ist schwierig, diese Form präzise zu kontrollieren. Unter Berücksichtigung dieser Form der Seitenoberfläche 24a ist es notwendig, dass ein Intervall D1, das größer als das aktuelle Intervall D2 ist, zwischen dem ersten Leiterfilm 24 und jeder Signalklemme 30 in Bezug auf das Design bereitgestellt ist. Falls zwei Leiterfilme nebeneinanderliegen, müssen Formen der Seitenoberflächen der jeweiligen Leiterfilme berücksichtigt werden, und in diesem Fall ist ein Intervall, das zwischen den zwei Leiterfilmen in Bezug auf das Design erforderlich ist, viel größer.
  • In dieser Hinsicht sind in der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels die Signalklemmen 30, keine anderen Leiterfilme, neben dem ersten Leiterfilm 24 auf dem Isolator-Substrat 22 bereitgestellt. Ferner sind die Signalklemmen 30 elektrisch an die Signalelektroden 12d des Halbleiterchips 12 angeschlossen, ohne dass ein Leiterfilm auf dem Isolator-Substrat 22 dazwischen angeordnet ist. Die Signalklemmen 30 sind Elemente, die über die Verbindungsschichten 40 mit dem Isolator-Substrat 22 verbunden sind, und deren Form kann präzise kontrolliert werden, indem sie maschinell hergestellt werden, beispielsweise durch Pressen. Das heißt, ein Winkel θ2 einer Seitenoberfläche 30a von jeder Signalklemme 30 in Bezug auf das Isolator-Substrat 22 kann exakt auf beispielsweise 90 Grad eingestellt werden, und kann somit größer als ein Winkel θ1 der Seitenoberfläche 24a des ersten Leiterfilms 24 in Bezug auf das Isolator-Substrat 22 eingestellt werden. Selbst wenn der erste Leiterfilm 24 durch Ätzen ausgebildet ist, kann daher das Intervall D1, das zwischen jeder Signalklemme 30 und dem ersten Leiterfilm 24 in Bezug auf das Design erforderlich ist, relativ klein sein. Daher kann bei der Halbleitervorrichtung 10 eine Vergrößerung vermieden werden, selbst wenn der erste Leiterfilm 24 ausgebildet ist, um relativ dick zu sein.
  • In der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels ist ein Teil des Halbleiterchips 12 über den Anschlussklemmen 30 lokalisiert. Ferner sind die Signalelektroden 12d des Halbleiterchips 12 über die Lötschichten 44 mit den Signalklemmen 30 verbunden. Die Signalelektroden 12d und die Signalklemmen 30 können über eine andere Art von Verbindungsschicht, die eine Leitfähigkeit aufweist, zusammen verbunden sein, nicht über die Lötschichten 44. Bei dieser Konfiguration sind die Signalklemmen 30 in der Nähe des ersten Leiterfilms 24 angebracht, was die Halbleitervorrichtung 10 wirkungsvoll miniaturisiert.
  • In der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels ist die Dicke des ersten Leiterfilms 24 größer als die Dicke der Signalklemmen 30. Der erste Leiterfilm 24 mit größerer Dicke weist eine größere Wärmekapazität auf, und kann somit einen Anstieg der Temperatur des Halbleiterchips 12 unterdrücken. Insbesondere ist der erste Leiterfilm 24 mit der ersten Hauptelektrode 12b des Halbleiterchips 12 verbunden, und kann somit eine größere Menge an Wärme von dem Halbleiterchip 12 empfangen. Daher kann ein Anstieg der Temperatur des Halbleiterchips 12 wirkungsvoll unterdrückt werden, durch Vergrößerung der Dicke des ersten Leiterfilms 24, anstatt der der Signalklemmen 30.
  • Als nächstes ist ein Verfahren zum Herstellen der Halbleitervorrichtung 10 beschrieben, mit Bezug zu 5 bis 10. Als erstes, wie in 5 gezeigt, wird das Isolator-Substrat 22 präpariert, und das Lötmaterial 25 und 27 werden jeweils auf beide Oberflächen 22a und 22b des Isolator-Substrats aufgebracht. Wie oben erwähnt kann das Lötmaterial 25 und 27 ein Aktivmetall-Lötmaterial sein. Als nächstes, wie in 6 gezeigt, werden Leiterplatten 24x und 26x mit jeweils beiden Oberflächen 22a und 22b des Isolator-Substrat 22 verbunden. In diesem Schritt werden die Leiterplatten 24x und 26x, die auf beiden Oberflächen 22a und 22b des Isolator-Substrats 22 platziert sind, in Richtung des Isolator-Substrats 22 gepresst, unter einer Atmosphäre bei einer Temperatur zwischen beispielsweise 800-1000 °C.
  • Dann, wie in 7 gezeigt, werden Resistenzfilme 29 auf Oberflächen der Leiterplatten 24x und 26x derart ausgebildet, dass deren Formen den Formen des ersten Leiterfilms 24 und des zweiten Leiterfilms 26 entsprechen. Anschließend, wie in 8 gezeigt, werden die Leiterplatten 24x und 26x teilweise durch das Ätzen unter Verwendung einer chemischen Lösung entfernt. Dadurch werden der erste Leiterfilm 24 und der zweite Leiterfilm 26 ausgebildet, und ein Teil des Lötmaterials 25, das auf dem Isolator-Substrat 22 bereitgestellt ist, wird freigelegt. Danach werden die Resistenzfilme 29 entfernt.
  • Dann, wie in 9 gezeigt, werden die Signalklemmen 30 über die Verbindungsschichten 40 mit dem Lötmaterial 25 verbunden, das auf dem Isolator-Substrat 22 freigelegt ist. Die Signalklemmen 30 wurden bereits in eine vorgesehene Form (das heißt eine Produktform) durch maschinelle Verarbeitung verarbeitet, wie beispielsweise ein Pressen. Die Signalklemmen 30 werden an von dem ersten Leiterfilm 24 separierten Positionen verbunden, um eine Isolation von dem ersten Leiterfilm 24 sicherzustellen. Die Verbindungsschichten 40 können Lötschichten sein und eine Rückflusstemperatur für die Lötschichten zu dieser Zeit kann beispielsweise 300 °C betragen, obwohl nicht darauf beschränkt.
  • Dann, wie in 10 gezeigt, wird der Halbleiterchip 12 auf dem ersten Leiterfilm 24 und den Signalklemmen 30 montiert. In diesem Schritt wird zuerst der Halbleiterchip 12 auf dem ersten Leiterfilm 24 platziert. Zu dieser Zeit ist die erste Hauptelektrode 12b des Halbleiterchips 12 derart orientiert, um dem ersten Leiterfilm 24 zugewandt zu sein, und ein Lötblech 42x ist zwischen der ersten Hauptelektrode 12b und dem ersten Leiterfilm 24 angebracht. Zusätzlich ist ein Teil des Halbleiterchips 12 über den Signalklemmen 30 platziert, sind die Signalelektroden 12d des Halbleiterchips 12 derart orientiert, um den Signalklemmen 30 zugewandt zu sein, und sind Lötbleche 44x zwischen den Signalelektroden 12d und den Signalklemmen 30 angebracht. Dann wird ein Rückflussprozess ausgeführt, zum Schmelzen und Wiederverfestigen der Lötbleche 42x und 44x. Konsequenterweise wird die erste Hauptelektrode 12b des Halbleiterchips 12 mit dem ersten Leiterfilm 24 verbunden, und die Signalelektroden 12d des Halbleiterchips 12 werden mit den Signalklemmen 30 verbunden. Anschließend werden andere Prozesse, einschließlich einer Montage von Leistungsklemmen 32, 34 und ein Ausbilden des Verkapselungsmittels 14 durchgeführt, durch welche die Halbleitervorrichtung 10 vervollständigt wird. Bei dem Herstellungsverfahren des vorliegenden Ausführungsbeispiels werden der Schritt des Verbindens der ersten Hauptelektrode 12b des Halbleiterchips 12 mit dem ersten Leiterfilm 24 und der Schritt des Verbindens der Signalelektroden 12d des Halbleiterchips 12 mit den Signalklemmen 30 zeitgleich in dem einzelnen Rückflussprozess ausgeführt. Alternativerweisen können diese zwei Verbindungsschritte unabhängig ausgeführt werden.
  • In der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels sind die Signalelektroden 12d des Halbleiterchips 12 über die Lötschichten 44 mit den Signalklemmen 30 verbunden. In der Zwischenzeit, wie in 11 gezeigt, können die Signalelektroden 12d und die Signalklemmen 30 durch Bonding-Drähte 50 aneinander angeschlossen sein. Hier, bei der in 11 gezeigten Konfiguration, ist der Halbleiterchip 12 im Vergleich zu der in 1 gezeigten Konfiguration umgekehrt, sodass die zweite Hauptelektrode 12c über die Lötschicht 42 mit dem ersten Leiterfilm 24 verbunden ist. Als solche kann der erste Leiterfilm 24 mit einer der zwei Hauptelektroden 12b und 12c des Halbleiterchips 12 verbunden werden.
  • 12 zeigt eine Halbleitervorrichtung 110 einer Variante. Die Halbleitervorrichtung 110 umfasst im Vergleich zu der oben beschriebenen Halbleitervorrichtung 10 ferner ein zweites isoliertes Schaltkreissubstrat 120. Das zweite isolierte Schaltkreissubstrat 120 umfasst ein zweites Isolator-Substrat 122, das aus einem Isolator besteht, einen dritten Leiterfilm 124, der auf einer Oberfläche 122a des zweiten Isolator-Substrats 122 bereitgestellt ist, und einen vierten Leiterfilm 126, der auf einer anderen Oberfläche 122b des zweiten Isolator-Substrats 122 bereitgestellt ist. Der dritte Leiterfilm 124 und der vierte Leiterfilm 126 sind jeweils über ein Lötmaterial 125 und 127 mit dem zweiten Isolator-Substrat 122 verbunden. Der dritte Leiterfilm 124 ist über eine Lötschicht 142 mit der zweiten Hauptelektrode 12c des Halbleiterchips 12 verbunden. Obwohl nicht gezeigt, ist die zweite Leistungsklemme 34 elektrisch an den dritten Leiterfilm 124 angeschlossen, und der vierte Leiterfilm 126 ist an einer Oberfläche des Verkapselungsmittels 14 freigelegt.
  • In den oben beschriebenen Halbleitervorrichtungen 10 und 110, wie in 13 gezeigt, kann jede der Signalklemmen 30 einen ersten Bereich S1, der in Kontakt mit der Verbindungsschicht 40 ist, und einen zweiten Bereich S2, der sich von dem ersten Bereich S1 zu einer Außenseite des Isolator-Substrats 22 erstreckt und eine kleinere Dicke als eine Dicke des ersten Bereichs S1 aufweist, umfassen. Bei dieser Konfiguration sind die Signalklemmen 30 an einer peripheren Kante 22e des Isolator-Substrats 22 niemals in Kontakt mit dem Isolator-Substrat 22. Daher kann eine Kriechstrecke L entlang des Isolator-Substrats 22 zwischen den Signalklemmen 30 und dem zweiten Leiterfilm 26, der auf der gegenüberliegenden Seite des Isolator-Substrats 22 zu den Signalklemmen 30 bereitgestellt ist, lang gemacht werden.
  • Wie in 14 gezeigt, kann in den Halbleitervorrichtungen 10 und 110, die oben beschrieben sind, ein Abschnitt 30b von jeder Signalklemme 30, der der Signalelektrode 12d des Halbleiterchips 12 gegenüberliegt, in Richtung der Signalelektrode 12d hervorstehen. Bei dieser Konfiguration kann ein Abstand zwischen den Signalklemmen 30 und den Signalelektroden 12d entsprechend angepasst werden, sodass die Signalklemmen 30 und die Signalelektroden 12d ohne Erfordernis zusätzlicher Elemente, wie beispielsweise Abstandshaltern, richtig zusammen verbunden werden können. Ferner kann eine übermäßige Benässung und Verteilung der Lötschichten 24 unterdrückt werden, was einen unbeabsichtigten Kurzschluss verhindert, beispielsweise zwischen den Signalelektroden 12d und der ersten Hauptelektrode 12b.
  • 15 zeigt eine Halbleitervorrichtung 210 einer anderen Variante. Die Halbleitervorrichtung 210 der vorliegenden Variante unterscheidet sich von der Halbleitervorrichtung 110 der oben beschriebenen Variante in einer Konfiguration eines ersten Leiterfilms 224 des isolierten Schaltkreissubstrats 20. Insbesondere weist eine Seitenoberfläche 224a des ersten Leiterfilms 224 keine aufgeweitete Form auf und bildet einen Winkel von ungefähr 90 Grad in Bezug auf das Isolator-Substrat 22 aus. Das liegt daran, dass der erste Leiterfilm 224 nicht durch Ätzen ausgebildet ist, sondern durch Produzieren einer leitfähigen Platte mit dem gleichen Profil wie das des ersten Leiterfilms 224 durch maschinelle Bearbeitung und anschließendem Verbinden der produzierten leitfähigen Platte mit dem Isolator-Substrat 22. Bei dieser Konfiguration wird ein Intervall zwischen dem ersten Leiterfilm 224 den Signalklemmen 30 weiter verringert, wodurch die Halbleitervorrichtung 210 miniaturisiert werden kann.
  • Verschiedene Modifikationen können an den Konfigurationen der oben beschriebenen Halbleitervorrichtungen 10, 110, und 210 vorgenommen werden. Beispielsweise sind die Halbleitervorrichtungen 10, 110, und 210 nicht darauf beschränkt, den einzelnen Halbleiterchip 12 zu umfassen, und können eine Vielzahl von Halbleiterchips 12 umfassen. Obwohl das Beispiel beschrieben wurde, bei dem die Konfiguration der externen Anschlussklemme gemäß der vorliegenden Technik auf die Signalklemmen 30 übernommen wird, kann die gleiche Konfiguration gleichermaßen auf andere Klemmen, bzw. Anschlussklemmen übernommen werden, wie beispielsweise die Leistungsklemmen 32 und 34.
  • Eine Halbleitervorrichtung kann ein Substrat, das aus einem Isolator besteht; einen ersten Leiterfilm, der auf einem Teil des Substrats bereitgestellt ist; einen Halbleiterchip, der auf dem ersten Leiterfilm lokalisiert ist; und eine externe Anschlussklemme, die an einer von dem ersten Leiterfilm separierten Position über eine Verbindungsschicht mit dem Substrat verbunden ist, umfassen. Der Halbleiterchip kann ein Leistungshalbleiterchip sein, der eine Hauptelektrode und eine Signalelektrode umfasst. Die Hauptelektrode kann elektrisch an den ersten Leiterfilm angeschlossen sein und die Signalelektrode kann elektrisch an die externe Anschlussklemme angeschlossen sein.

Claims (13)

  1. Halbleitervorrichtung (10; 110; 210), mit: einem Substrat (22; 122), das aus einem Isolator besteht; einem ersten Leiterfilm (24), der auf einem Teil des Substrats (22) bereitgestellt ist; einem Halbleiterchip (12), der auf dem ersten Leiterfilm (24) lokalisiert ist; und einer externen Anschlussklemme (30), die an einer von dem ersten Leiterfilm (24) separierten Position über eine Verbindungsschicht (40) mit dem Substrat (22) verbunden ist, wobei der Halbleiterchip (12) ein Leistungshalbleiterchip ist, der eine Hauptelektrode (12b) und eine Signalelektrode (12d) umfasst, und die Hauptelektrode (12b) elektrisch an den ersten Leiterfilm (24) angeschlossen ist und die Signalelektrode (12d) elektrisch an die externe Anschlussklemme (30) angeschlossen ist.
  2. Halbleitervorrichtung (10; 110; 210) nach Anspruch 1, wobei ein Teil des Halbleiterchips (12) auf der externen Anschlussklemme (30) lokalisiert ist und die Signalelektrode (12d) mit der externen Anschlussklemme (30) verbunden ist.
  3. Halbleitervorrichtung (10; 110; 210) nach Anspruch 2, wobei ein der Signalelektrode (12d) gegenüberliegender Abschnitt (30b) der externen Anschlussklemme (30) in Richtung der externen Anschlussklemme (30) hervorsteht.
  4. Halbleitervorrichtung (10; 110) nach einem der Ansprüche 1 bis 3, wobei ein Winkel (Θ2) einer Seitenoberfläche (30a) der externen Anschlussklemme (30) in Bezug auf das Substrat (22) größer als ein Winkel (Θ1) einer Seitenoberfläche (24a) des ersten Leiterfilms (24) in Bezug auf das Substrat (22) ist.
  5. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 4, wobei eine Dicke des ersten Leiterfilms (24) größer als eine Dicke der externen Anschlussklemme (30) ist.
  6. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 5, wobei die externe Anschlussklemme (30) einen ersten Bereich (S1), der in Kontakt mit der Verbindungsschicht (40) ist, und einen zweiten Bereich (S2), der sich von dem ersten Bereich (S1) zur Außenseite des Substrats (22) erstreckt, umfasst, und eine Dicke des zweiten Bereichs (S2) kleiner als eine Dicke des ersten Bereichs (S1) ist.
  7. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 6, wobei der Halbleiterchip (12) ein Leistungshalbleiterchip mit einer Struktur eines Bipolartransistors mit isolierter Gate-Elektrode (IGBT) ist, die Hauptelektrode (12b) an entweder einen Emitter oder einen Kollektor der IGBT-Struktur angeschlossen ist, und die Signalelektrode (12d) an ein Gate der IGBT-Struktur angeschlossen ist.
  8. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 7, wobei der Halbleiterchip (12) ein Leistungshalbleiterchip mit einer Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) -Struktur ist, die Hauptelektrode (12b) entweder an eine Source oder ein Drain der MOSFET-Struktur angeschlossen ist, und die Signalelektrode (12d) an ein Gate der MOSFET-Struktur angeschlossen ist.
  9. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 7, wobei das Substrat (22) ein Keramiksubstrat ist.
  10. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 9, wobei der erste Leiterfilm (24) über ein Lötmaterial (25) mit dem Substrat (22) verbunden ist.
  11. Halbleitervorrichtung (10; 110; 210) nach einem der Ansprüche 1 bis 10, ferner mit einem zweiten Leiterfilm (26), der in Bezug zu dem ersten Leiterfilm (24) an einer gegenüberliegenden Seite des Substrats (22) bereitgestellt ist.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung (10; 110; 210), mit: teilweisem Ätzen eines Leiterfilms (24x), der auf einem Substrat (22) bereitgestellt ist, das aus einem Isolator besteht, um einen ersten Leiterfilm (24) auszubilden, der einen Teil des Substrats (22) bedeckt; Verbinden einer externen Anschlussklemme (30) mit dem Substrat (22) über eine Verbindungsschicht (40) an einer von dem ersten Leiterfilm (24) separierten Position des Substrats (22); Platzieren eines Leistungshalbleiterchips (12), der eine Hauptelektrode (12b) und eine Signalelektrode (12d) umfasst, über dem ersten Leiterfilm (24), sodass die Hauptelektrode (12b) dem ersten Leiterfilm (24) zugewandt ist; Verbinden der Hauptelektrode (12b) des Leistungshalbleiterchips (12) mit dem ersten Leiterfilm (24); und elektrisches Anschließen der Signalelektrode (12b) des Leistungshalbleiterchips (12) an die externe Anschlussklemme (30), die mit dem Substrat verbunden ist (22).
  13. Verfahren nach Anspruch 12, wobei das Platzieren des Leistungshalbleiterchips (12) ein Platzieren eines Teils des Halbleiterchips (12) über der externen Anschlussklemme (30) umfasst, sodass die Signalelektrode (12d) der externen Anschlussklemme (30) zugewandt ist, und das elektrische Anschließen der Signalelektrode (12d) gleichzeitig ein Verbinden der Signalelektrode (12d) mit dem Verbinden der Hauptelektrode (12b) umfasst.
DE102019135373.4A 2018-12-21 2019-12-20 Halbleitervorrichtung und Verfahren zum Herstellen derselben Granted DE102019135373A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-239956 2018-12-21
JP2018239956A JP7176397B2 (ja) 2018-12-21 2018-12-21 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
DE102019135373A1 true DE102019135373A1 (de) 2020-06-25

Family

ID=70969295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019135373.4A Granted DE102019135373A1 (de) 2018-12-21 2019-12-20 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US11201099B2 (de)
JP (1) JP7176397B2 (de)
CN (1) CN111354710B (de)
DE (1) DE102019135373A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
KR20230103152A (ko) * 2021-12-31 2023-07-07 주식회사 아모센스 세라믹 기판 유닛 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343591A (ja) 1992-06-11 1993-12-24 Sumitomo Metal Ind Ltd リードフレーム及びその製造方法
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP5257817B2 (ja) * 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
CN104011852B (zh) * 2011-12-20 2016-12-21 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
DE112012005867B4 (de) * 2012-02-14 2021-10-07 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2013183022A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
DE112012006656B4 (de) * 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Halbleitervorrichtung
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP7260278B2 (ja) * 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール

Also Published As

Publication number Publication date
JP7176397B2 (ja) 2022-11-22
US20200203252A1 (en) 2020-06-25
US11201099B2 (en) 2021-12-14
JP2020102544A (ja) 2020-07-02
CN111354710A (zh) 2020-06-30
CN111354710B (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
DE102006059501B4 (de) Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102013213205A1 (de) Halbleitereinheit
DE112018005978T5 (de) Halbleitervorrichtung
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE102019115513B4 (de) Halbleitervorrichtung
DE112019007709T5 (de) Halbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102019104730B4 (de) Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE102020112930A1 (de) Halbleitervorrichtung
DE102019135373B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102021006247A1 (de) Halbleiterpackungen mit doppelseitiger Kühlung und zugehörige Verfahren
DE102022105834A1 (de) Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente
DE102018219926A1 (de) Halbleitervorrichtung
DE102019124087B4 (de) Halbleitervorrichtung
DE102019134674A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019124593A1 (de) Kühlsystem
DE102019216277B4 (de) Halbleitervorrichtung
DE102022126082B4 (de) Leistungselektronikvorrichtung und verfahren zu ihrer herstellung
DE102017112048A1 (de) Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division