DE102022105834A1 - Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente - Google Patents

Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente Download PDF

Info

Publication number
DE102022105834A1
DE102022105834A1 DE102022105834.4A DE102022105834A DE102022105834A1 DE 102022105834 A1 DE102022105834 A1 DE 102022105834A1 DE 102022105834 A DE102022105834 A DE 102022105834A DE 102022105834 A1 DE102022105834 A1 DE 102022105834A1
Authority
DE
Germany
Prior art keywords
conductor pattern
main body
semiconductor device
internal
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022105834.4A
Other languages
English (en)
Inventor
Shohei Nagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Publication of DE102022105834A1 publication Critical patent/DE102022105834A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung (10) weist einen Substrathauptkörper (12) mit einer ersten Oberfläche (12a) und einer zweiten Oberfläche (12b), eine elektrische Komponente (21, 22, 31, 32), die in dem Substrathauptkörper angeordnet ist, einen ersten Anschluss (42) und einen zweiten Anschluss (40), die auf der ersten Oberfläche oder der zweiten Oberfläche angeordnet sind, ein erstes internes Leitermuster (64), das in einer ersten Schaltungsschicht (L2) angeordnet ist, die zwischen der elektrischen Komponente und der ersten Oberfläche angeordnet ist, und das mit dem ersten Anschluss und der elektrischen Komponente elektrisch verbunden ist, und ein zweites internes Leitermuster (67) auf, das in einer zweiten Schaltungsschicht (L5) angeordnet ist, die zwischen der elektrischen Komponente und der zweiten Oberfläche angeordnet ist, und das mit dem zweiten Anschluss und der elektrischen Komponente elektrisch verbunden ist. Das erste interne Leitermuster und das zweite interne Leitermuster sind innerhalb des Substrathauptkörpers mindestens teilweise einander gegenüberliegend angeordnet.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die eine in einer Leiterplatte eingebaute elektrische Komponente aufweist.
  • Das US-Patent Nr. 10 229 895 offenbart eine Halbleitervorrichtung. Diese Halbleitervorrichtung enthält einen Substrathauptkörper, eine elektrische Komponente, die in dem Substrathauptkörper angeordnet ist, ein erstes Leitermuster, das auf der oberen Fläche des Substrathauptkörpers angeordnet ist, und ein zweites Leitermuster, das auf der unteren Fläche des Substrathauptkörpers angeordnet ist. Das erste Leitermuster ist von oben über mehrere Durchgänge mit der elektrischen Komponente verbunden, und das zweite Leitermuster ist von unten über die Durchgänge mit der elektrischen Komponente verbunden. Das erste Leitermuster und das zweite Leitermuster dienen als Strompfade für einen Stromfluss durch die elektrische Komponente.
  • Literatur des Stands der Technik
  • Patentliteratur
  • US-Patent Nr. 10 229 895
  • Bei der Halbleitervorrichtung ist es notwendig, die Induktivität des Strompfades zu verringern, um den Verlust in dem Strompfad zu verringern. Um die Induktivität des Strompfades zu verringern, ist es wirksam, zwei oder mehr Strompfade, die mit der elektrischen Komponente verbunden sind, antiparallel zueinander anzuordnen. Wenn jedoch wie bei einer denkbaren Halbleitervorrichtung zwei Strompfade auf die obere Fläche und die untere Fläche des Substrathauptkörpers verteilt werden, ist es schwierig, eine ausreichende Wirkung dahingehend zu erzielen, dass die beiden Strompfade parallel zueinander angeordnet sind, da es einen bestimmten Abstand zwischen den beiden Strompfaden gibt.
  • Im Hinblick darauf schafft die vorliegende Erfindung eine Technik, die in der Lage ist, die Induktivität des Strompfades in einer Halbleitervorrichtung zu verringern, bei der eine elektrische Komponente in eine Leiterplatte eingebaut ist.
  • Die Halbleitervorrichtung der vorliegenden Erfindung enthält: einen Substrathauptkörper mit einer ersten Oberfläche und einer zweiten Oberfläche; eine elektrische Komponente, die in dem Substrathauptkörper angeordnet ist; einen ersten Anschluss und einen zweiten Anschluss, die auf der ersten Oberfläche oder der zweiten Oberfläche angeordnet sind; eine erste Schaltungsschicht, die zwischen der elektrischen Komponente und der ersten Oberfläche angeordnet ist; ein erstes internes Leitermuster, das in der ersten Schaltungsschicht angeordnet und mit dem ersten Anschluss und der elektrischen Komponente elektrisch verbunden ist; eine zweite Schaltungsschicht, der zwischen der elektrischen Komponente und der zweiten Oberfläche angeordnet ist; und ein zweites internes Leitermuster, das in der zweiten Schaltungsschicht angeordnet und mit dem zweiten Anschluss und der elektrischen Komponente elektrisch verbunden ist. Das erste interne Leitermuster und das zweite interne Leitermuster sind mindestens teilweise innerhalb des Substrathauptkörpers einander gegenüberliegend angeordnet.
  • In der obigen Konfiguration dienen das erste interne Leitermuster und das zweite Leitermuster als zwei Strompfade, die mit der elektrischen Komponente verbunden sind. Da das erste interne Leitermuster und das zweite interne Leitermuster jeweils in der Schaltungsschicht in dem Substrathauptkörper angeordnet sind, ist der Abstand zwischen dem ersten internen Leitermuster und dem zweiten internen Leitermuster relativ klein. Als Ergebnis können zwei Strompfade, die mit der elektrischen Komponente verbunden sind, parallel in entgegengesetzten Richtungen bzw. antiparallel in einer relativ nahe beieinanderliegenden Positionsbeziehung errichtet werden. Außerdem wird das erste interne Leitermuster zwischen der ersten Oberfläche des Substrathauptkörpers und der elektrischen Komponente angeordnet, und das zweite interne Leitermuster wird zwischen der zweiten Oberfläche des Substrathauptkörpers und der elektrischen Komponente angeordnet. Wenn das erste interne Leitermuster und das zweite interne Leitermuster auf diese Weise auf beide Seiten der elektrischen Komponente verteilt werden, kann die Struktur des Substrathauptkörpers symmetrisch in Bezug auf die Dickenrichtung ausgelegt werden, und es ist möglich, eine nichteinheitliche thermische Verformung wie eine Wölbung oder Welligkeit des Substrathauptkörpers zu verhindern.
  • Die obige und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der vorliegenden detaillierten Beschreibung mit Bezug auf die zugehörigen Zeichnungen deutlich. Es zeigen:
    • 1 eine Draufsicht, die eine Halbleitervorrichtung der ersten Ausführungsform zeigt;
    • 2 ein Schaltungsdiagramm, das eine Schaltungsstruktur der Halbleitervorrichtung der ersten Ausführungsform zeigt;
    • 3 eine Querschnittsansicht entlang der Linie III-III der 1, wobei aus Darstellungsgründen eine schräge Strichelung des Substrathauptkörpers weggelassen ist und außerdem einige der sich überdeckenden Konfigurationen dadurch gezeigt sind, dass deren Positionen absichtlich geändert sind;
    • 4 eine Querschnittsansicht, die die Konfiguration der Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt;
    • 5 eine Querschnittsansicht, die die Konfiguration der Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt;
    • 6 eine Querschnittsansicht, die die Konfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform zeigt;
    • 7 eine Querschnittsansicht, die die Konfiguration der Halbleitervorrichtung gemäß der fünften Ausführungsform zeigt; und
    • 8 eine Querschnittsansicht, die die Konfiguration der Halbleitervorrichtung gemäß der sechsten Ausführungsform zeigt.
  • Gemäß einer Ausführungsformen der vorliegenden Erfindung kann die Halbleitervorrichtung 10 ein drittes internes Leitermuster 65, 66, das in einer Schaltungsschicht angeordnet ist, die in demselben Tiefenbereich bzw. Bereich derselben Tiefe wie die elektrische Komponente angeordnet ist, und einen ersten Verbindungsdurchgang 74, 78, der eines aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster mit dem dritten internen Leitermuster verbindet, aufweisen. In diesem Fall kann das dritte interne Leitermuster mindestens teilweise dem anderen aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster innerhalb des Substrathauptkörpers gegenüberliegend angeordnet sein. Gemäß einer derartigen Konfiguration dient das dritte interne Leitermuster als derselbe Strompfad wie das erste interne Leitermuster oder das zweite interne Leitermuster, so dass die beiden Strompfade, die mit der elektrischen Komponente verbunden sind, näher beieinander angeordnet sind und eine parallele Positionsbeziehung zueinander aufweisen.
  • In der obigen Ausführungsform kann die Halbleitervorrichtung ein viertes internes Leitermuster 66, 65, das in demselben Tiefenbereich bzw. Bereich derselben Tiefe wie die elektrische Komponente und in einer Tiefe, die sich von derjenigen des dritten internen Leitermusters unterscheidet, angeordnet ist, und einen zweiten Verbindungsdurchgang 77, der das dritte interne Leitermuster und das vierte interne Leitermuster elektrisch verbindet, aufweisen. In diesem Fall kann das vierte interne Leitermuster mindestens teilweise dem anderen aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster innerhalb des Substrathauptkörpers gegenüberliegend angeordnet sein. Gemäß einer derartigen Konfiguration dient das vierte interne Leitermuster zusätzlich zu dem dritten internen Leitermuster als derselbe Strompfad wie das erste interne Leitermuster oder das zweite interne Leitermuster. Als Ergebnis können zwei Strompfade, die mit der elektrischen Komponente verbunden sind, parallel und in einer nahen Positionsbeziehung zueinander errichtet werden.
  • Alternativ kann die Halbleitervorrichtung anstelle des zweiten Verbindungsdurchgangs einen dritten Verbindungsdurchgang 78 enthalten, der das andere Leitungsmuster aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster mit dem vierten internen Leitermuster elektrisch verbindet. Gemäß einer derartigen Konfiguration können das dritte interne Leitermuster und das vierte interne Leitermuster, die nahe beieinanderliegen, als zwei Strompfade dienen, die mit der elektrischen Komponente verbunden sind. Als Ergebnis können zwei Strompfade, die mit der elektrischen Komponente verbunden sind, parallel und in einer nahen Positionsbeziehung zueinander errichtet werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann mindestens eine Dicke aus einer Dicke des ersten internen Leitermusters und einer Dicke TH des zweiten internen Leitermusters größer als eine Dicke des anderen internen Leitermusters aus diesen in dem Substrathauptkörper sein. Gemäß einer derartigen Konfiguration kann eine Wirkung der Verringerung der Induktivität durch Erhöhen der Querschnittsfläche in mindestens einem der beiden Strompfade, die mit der elektrischen Komponente verbunden sind, erwartet werden. Durch Erhöhen der Dicke des internen Leitermusters ist es außerdem möglich, einen Kühleffekt der elektrischen Komponente durch Verbessern der thermischen Leitfähigkeit zu erzielen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann mindestens ein Leitermuster aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster eine Öffnung 67a in einem Bereich aufweisen, der der elektrischen Komponente zugewandt ist. In dem Bereich, in dem die elektrische Komponente zwischen den beiden Strompfaden angeordnet ist, kann sich die Wirkung der parallelen Errichtung der beiden Strompfade verringern. Daher kann mehr Strom in dem Bereich, der der elektrischen Komponente zugewandt ist, auf andere Teile konzentriert werden, bei denen die Wirkung einer parallelen Errichtung durch Weglassen des Strompfades erwartet wird.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann die Halbleitervorrichtung außerdem eine elektrische Oberflächenkomponente 52 enthalten, die auf der ersten Oberfläche angeordnet ist und den Betrieb der elektrischen Komponente steuert. Gemäß der Konfiguration der vorliegenden Erfindung ist es möglich, einen Temperaturanstieg der Halbleitervorrichtung durch Verringern des Verlustes in dem Strompfad zu verringern. Daher ist es sogar dann, wenn die elektrische Oberflächenkomponente auf der ersten Oberfläche des Substrathauptkörpers angeordnet ist, möglich, eine Situation zu vermeiden, bei der die elektrische Oberflächenkomponente überhitzt wird.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann die elektrische Komponente ein Leistungshalbleiterelement 21, 22 und eine Wärmesenkeplatte 31, 32 enthalten, mit der das Leistungshalbleiterelement verbunden ist. Da ein relativ großer Strom durch eine Leistungshalbleitervorrichtung fließt, ist es unbedingt notwendig, die Impedanz in dem Strompfad zu verringern. Die hier beschriebenen Konfigurationen können in geeigneter Weise für Halbleitervorrichtungen einschließlich derartiger Leistungshalbleitervorrichtungen verwendet werden.
  • Ausführungsform 1
  • Die Halbleitervorrichtung 10 der ersten Ausführungsform wird im Folgenden mit Bezug auf die Zeichnungen beschrieben. Die Halbleitervorrichtung 10 dieser Ausführungsform wird beispielsweise in einer Leistungssteuerungseinheit eines Elektrofahrzeugs verwendet und kann einen Teil einer Leistungswandlungsschaltung zur Leistungswandlung zwischen einer Stromquelle und einem Fahrmotor bzw. Antriebsmotor bilden. Das Elektrofahrzeug der vorliegenden Ausführungsform meint in weitem Sinne ein Fahrzeug, das einen Elektromotor zum Antreiben von Rädern aufweist, und ist beispielsweise ein Elektrofahrzeug, das durch externe elektrische Leistung geladen wird, ein Hybridfahrzeug, das einen Verbrennungsmotor zusätzlich zu dem Elektromotor aufweist, ein Brennstoffzellenfahrzeug, das eine Brennstoffzelle als Stromquelle aufweist, und Ähnliches. Die Verwendung der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform ist jedoch nicht auf ein Elektrofahrzeug beschränkt, sondern kann für eine Vielzahl von elektrischen Vorrichtungen verwendet werden.
  • Wie es in den 1 bis 3 gezeigt ist, enthält die Halbleitervorrichtung 10 einen Substrathauptkörper 12, zwei Halbleiterelemente 21 und 22 und zwei Wärmesenkeplatten 31 und 32. Der Substrathauptkörper 12 weist eine Kartengestalt oder plattenförmige Gestalt auf. Der Substrathauptkörper 12 weist eine obere Fläche 12a und eine untere Fläche 12b auf. Die untere Fläche 12b ist auf einer zu der oberen Fläche 12a entgegengesetzten Seite angeordnet. Der Substrathauptkörper 12 besteht aus einem Isolator wie beispielsweise Epoxidharz oder einem anderen Harzmaterial. Der Substrathauptkörper 12 enthält eine obere Schicht 14, eine Zwischenschicht 16 und eine untere Schicht 18 in dieser Reihenfolge von der oberen Fläche 12a zu der unteren Fläche 12b. Die obere Schicht 14 ist eine Schicht, die die obere Fläche 12a des Substrathauptkörpers 12 enthält. Die untere Schicht 18 ist eine Schicht, die die untere Fläche 12b des Substrathauptkörpers 12 enthält. Die Zwischenschicht 16 ist eine Schicht, die zwischen der oberen Schicht 14 und der unteren Schicht 18 angeordnet ist.
  • Die X-Richtung und die Y-Richtung in den Zeichnungen sind Richtungen parallel zu der oberen Fläche 12a und der unteren Fläche 12b des Substrathauptkörpers 12 und sind Richtungen, die senkrecht zueinander sind. Die Z-Richtung ist eine Richtung senkrecht zu der oberen Fläche 12a und der unteren Fläche 12b des Substrathauptkörpers 12 und ist eine Richtung senkrecht zu jeweils der X-Richtung und der Y-Richtung. Das heißt, die obere Schicht 14, die Zwischenschicht 16 und die untere Schicht 18 sind entlang der Z-Richtung gestapelt bzw. geschichtet.
  • Die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 sind elektrische Komponenten, die jeweils einen Teil einer elektrischen Schaltung in der Halbleitervorrichtung 10 bilden, und sind ein Satz elektrischer Komponenten, die innerhalb des Substrathauptkörpers 12 elektrisch miteinander verbunden sind. Die beiden Halbleiterelemente 21 und 22 sind in der Zwischenschicht 16 des Substrathauptkörpers 12 zusammen mit den beiden Wärmesenkeplatten 31 und 32 angeordnet. Jedes Halbleiterelement 21 und 22 verwendet ein Leistungshalbleiterelement, insbesondere ein Schaltelement. Dieses Schaltelement kann beispielsweise ein IGBT (Bipolartransistor mit isoliertem Gate) oder ein MOSFET (Metalloxydhalbleiterfeldeffekttransistor) sein. Die Halbleiterelemente 21 bis 22 weisen jeweilige Elektroden 21a, 22a der oberen Fläche und jeweilige Elektroden 21 b, 22b der unteren Fläche auf und leiten jeweils einen Strom oder blockieren einen Strom zwischen den Elektroden 21a, 22a der oberen Fläche und den entsprechenden Elektroden 21b, 22b der unteren Fläche.
  • Gemäß einem Beispiel enthalten die beiden Halbleiterelemente 21 und 22 ein erster Halbleiterelement 21 und ein zweites Halbleiterelement 22. Das erste Halbleiterelement 21 und das zweite Halbleiterelement 22 sind innerhalb des Substrathauptkörpers 12 in Serie geschaltet. Wie es oben beschrieben ist, sind die beiden Halbleiterelemente 21 und 22 Schaltelemente wie beispielsweise IGBTs oder MOSFETs. Die Halbleitervorrichtung 10 dieser Ausführungsform kann beispielsweise einen Teil einer Inverterschaltung oder einer DC-DC-Wandlerschaltung bilden. Die Anzahl der Halbleiterelemente 21 und 22 ist nicht auf zwei beschränkt. Außerdem kann die Halbleitervorrichtung 10 zusätzlich zu den Halbleiterelementen 21 und 22 und der Wärmesenkeplatten 31 und 32 mindestens eine andere elektrische Komponente enthalten.
  • Die beiden Wärmesenkeplatten 31 und 32 weisen jeweils eine plattenförmige Gestalt auf und sind parallel zu dem Substrathauptkörper 12 angeordnet. Jede Wärmesenkeplatte 31, 32 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Gemäß einem Beispiel sind die beiden Wärmesenkeplatten 31 und 31 entlang der X-Richtung angeordnet bzw. aufgereiht. Die beiden Wärmesenkeplatten 31 und 32 enthalten eine erste Wärmesenkeplatte 31 und eine zweite Wärmesenkeplatte 32. Ein erstes Halbleiterelement 21 ist auf der ersten Wärmesenkeplatte 31 angeordnet, und die Elektrode 21b der unteren Fläche des ersten Halbleiterelementes 21 ist mit der ersten Wärmesenkeplatte 31 elektrisch verbunden. Auf ähnliche Weise ist das zweite Halbleiterelement 22 auf der zweiten Wärmesenkeplatte 32 angeordnet, und die Elektrode 22b der unteren Fläche des zweiten Halbleiterelementes 22 ist mit der zweiten Wärmesenkeplatte 32 elektrisch verbunden.
  • Die Halbleitervorrichtung 10 enthält mehrere Anschlüsse 40, 42, 44. Diese Anschlüsse 40, 42 und 44 sind externe bzw. äußere Verbindungsanschlüsse zum Verbinden mit einer externen Schaltung. Die Anschlüsse 40, 42, 44 bestehen aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Gemäß einem Beispiel enthalten die Anschlüsse 40, 42 und 44 einen P-Anschluss 40, einen N-Anschluss 42 und einen O-Anschluss 44. Die Anschlüsse 40, 42 und 44 sind auf der unteren Fläche 12b des Substrathauptkörpers 12 angeordnet. Hier kann oder können ein Teil der Anschlüsse 40, 42, 44 oder sämtliche dieser Anschlüsse auf der oberen Fläche 12a des Substrathauptkörpers 12 angeordnet sein.
  • Der P-Anschluss 40 ist mit der ersten Wärmesenkeplatte 31 innerhalb des Substrathauptkörpers 12 elektrisch verbunden und ist mit der Elektrode 21b der unteren Fläche des ersten Halbleiterelementes 21 über die ersten Wärmesenkeplatte 31 elektrisch verbunden. Der N-Anschluss 42 ist mit der Elektrode 22a der oberen Fläche des zweiten Halbleiterelementes 22 innerhalb des Substrathauptkörpers 12 elektrisch verbunden. Der O-Anschluss 44 ist mit der Elektrode 21a der oberen Fläche des ersten Halbleiterelementes 21 und der zweiten Wärmesenkeplatte 32 innerhalb des Substrathauptkörpers 12 elektrisch verbunden. Das heißt, der O-Anschluss 44 ist jeweils mit der Elektrode 21a der oberen Fläche des ersten Halbleiterelementes 21 und der Elektrode 22b der unteren Fläche des zweiten Halbleiterelementes 22 elektrisch verbunden. Wenn das erste Halbleiterelement 21 eingeschaltet wird, werden demzufolge der P-Anschluss 40 und der O-Anschluss 44 elektrisch miteinander verbunden. Wenn andererseits das zweite Halbleiterelement 22 eingeschaltet wird, werden der N-Anschluss 42 und der O-Anschluss 44 elektrisch miteinander verbunden.
  • Der Substrathauptkörper 12 weist mehrere Schaltungsschichten L1-L6 zum Ausbilden einer mehrschichtigen Substratstruktur auf. Die Schaltungsschichten L1-L6 enthalten eine erste Schaltungsschicht L1, eine zweite Schaltungsschicht L2, eine dritte Schaltungsschicht L3, eine vierte Schaltungsschicht L4, eine fünfte Schaltungsschicht L5 und eine sechste Schaltungsschicht L6. Die erste Schaltungsschicht L1 ist auf der oberen Fläche 12a des Substrathauptkörpers 12 angeordnet. Die zweite Schaltungsschicht L2 ist in der oberen Schicht 14 des Substrathauptkörpers 12 angeordnet. Die dritte Schaltungsschicht L3 ist an der Grenze zwischen der oberen Schicht 14 und der Zwischenschicht 16 des Substrathauptkörpers 12 angeordnet. Die vierte Schaltungsschicht L4 ist an der Grenze zwischen der Zwischenschicht 16 und der unteren Schicht 18 des Substrathauptkörpers 12 angeordnet. Die fünfte Schaltungsschicht L5 ist in der unteren Schicht 18 des Substrathauptkörpers 12 angeordnet. Die sechste Schaltungsschicht L6 ist auf der unteren Fläche 12b des Substrathauptkörpers 12 angeordnet.
  • Die erste Schaltungsschicht L1 weist ein erstes Leitermuster 61 auf. Das erste Leitermuster 61 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Das erste Leitermuster 61 bildet eine Steuerungsschaltung 50, die die beiden Halbleiterelemente 21 und 22 steuert. Daher sind mehrere elektrische Oberflächenkomponenten 52 auf dem ersten Leitermuster 61 montiert. Die elektrischen Oberflächenkomponenten 52 enthalten beispielsweise eine Gate-Ansteuerungsschaltung, die ein Schalten der Halbleiterelemente 21 und 22 steuert.
  • Das erste Leitermuster 61 ist ein allgemeiner Ausdruck für ein oder mehrere Leitermuster, die zum Ausbilden der Steuerungsschaltung 50 benötigt werden. Das heißt, das erste Leitermuster 61 kann ein einzelnes Leitermuster oder eine Kombination aus mehreren Leitermustern sein. Dasselbe gilt für das zweiten bis neunten Leitermuster 62 bis 69, die später beschrieben werden. Jedes aus dem zweiten bis neunten Leitermuster 62 bis 69 ist ein allgemeiner Ausdruck für ein oder mehrere Leitermuster, die eine gemeinsame Funktion aufweisen, und kann ein einzelnes Leitermuster oder eine Kombination aus mehreren Leitermustern sein.
  • Die zweite Schaltungsschicht L2 weist mehrere Leitermuster 62, 63, 64 auf. Jedes Leitermuster 62, 63, 64 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Die Leitermuster 62, 62, 64 enthalten ein zweites Leitermuster 62, ein drittes Leitermuster 63 und ein viertes Leitermuster 64. Hier sind die Leitermuster 62, 63, 64 tatsächlich auf bzw. in derselben Ebene angeordnet, aber in 3 ist aus Darstellungsgründen das zweite Leitermuster 62 in Bezug auf das dritte Leitermuster 63 und das vierte Leitermuster 64 absichtlich versetzt angeordnet gezeigt.
  • Das zweite Leitermuster 62 erstreckt sich über den meisten Teil der zweiten Schaltungsschicht L2 und ist den Halbleiterelementen 21 und 22 zugewandt angeordnet. Als Ergebnis wird Wärme, die in den Halbleiterelementen 21 und 22 erzeugt wird, durch das zweite Leitermuster 62 auf einen breiten Bereich des Substrathauptkörpers 12 verteilt. Das zweite Leitermuster 62 dient auch als eine Abschirmungsschicht, die gegenüber elektromagnetischem Rauschen abschirmt, das von den Halbleiterelementen 21 und 22 abgestrahlt wird. Auch wenn das zweite Leitermuster 62 nicht besonders beschränkt ist, kann es mit dem Erdungspotential verbunden sein, wodurch die Funktion des zweiten Leitermusters 62 als Abschirmungsschicht verbessert wird.
  • Das dritte Leitermuster 63 ist mit dem O-Anschluss 44 über einen ersten Durchgang 71 verbunden. Außerdem ist das dritte Leitermuster 63 mit der Elektrode 21a der oberen Fläche des ersten Halbleiterelementes 21 und der zweiten Wärmesenkeplatte 32 über zwei zweite Durchgänge 72 verbunden. Der erste Durchgang 71 und der zweite Durchgang 72 bestehen jeweils aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Demzufolge sind die beiden Halbleiterelemente 21 und 22 durch das zweite Leitermuster 62 elektrisch in Serie geschaltet und mit dem O-Anschluss 44 über das zweite Leitermuster 62 elektrisch verbunden. Das dritte Leitermuster 63 bildet einen Teil des Strompfades, durch den der Strom durch die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 als einem Satz elektrischer Komponenten fließt.
  • Das vierte Leitermuster 64 ist mit der Elektrode 22a der oberen Fläche des zweiten Halbleiterelementes 22 über einen dritten Durchgang 73 verbunden. Außerdem ist das vierte Leitermuster 64 mit dem N-Anschluss 42 über einen vierten Durchgang 74 verbunden. Der dritte Durchgang 73 und der vierte Durchgang 74 bestehen jeweils aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Als Ergebnis ist die Elektrode 22a der oberen Fläche des zweiten Halbleiterelementes 22 mit dem N-Anschluss 42 über das vierte Leitermuster 64 elektrisch verbunden.
  • Die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 sind in der dritten Schaltungsschicht L3 und der vierten Schaltungsschicht L4 angeordnet. Die Wärmesenkeplatten 31 und 32 weisen eine Dicke auf, die gleich dem Abstand von der dritten Schaltungsschicht L3 zu der vierten Schaltungsschicht L4 ist. Die Halbleiterelemente 21 und 22, die auf den Wärmesenkeplatten 31 und 32 angeordnet sind, sind in der dritten Schaltungsschicht L3 angeordnet. Außerdem weisen die dritte Schaltungsschicht L3 und die vierte Schaltungsschicht L4 ein fünftes Leitermuster 65 und ein sechstes Leitermuster 66 auf. Jedes Leitermuster 65, 66 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Die Verwendung des fünften Leitermusters 65 und des sechsten Leitermusters 66 in dieser Ausführungsform ist nicht besonders beschränkt. Das fünfte Leitermuster 65 und das sechste Leitermuster 66 können beispielsweise mit einem Erdungspotential verbunden sein.
  • Das fünfte Leitermuster 65 der dritten Schaltungsschicht L3 ist in dem Substrathauptkörper 12 in demselben Tiefenbereich bzw. Bereich derselben Tiefe wie die Wärmesenkeplatten 31 und 32 angeordnet. Der Tiefenbereich meint hier einen Bereich in der Z-Richtung. Daher weist das fünfte Leitermuster 65 zwei Öffnungen 65a und 65b in Entsprechung zu den beiden Wärmesenkeplatten 31 und 32 auf. Das heißt, in 3 ist das fünfte Leitermuster 65 an den Positionen der beiden Wärmesenkeplatten 31 und 32 unterteilt gezeigt, aber das tatsächliche fünfte Leitermuster 65 ist in einem breiten Bereich der dritten Schaltungsschicht L3 einstückig ausgebildet.
  • Auf ähnliche Weise ist das sechste Leitermuster 66 der vierten Schaltungsschicht L4 in dem Substrathauptkörper 12 in demselben Tiefenbereich wie die Wärmesenkeplatten 31 und 32 angeordnet. Der Tiefenbereich meint hier einen Bereich in der Z-Richtung. Daher weist das sechste Leitermuster 66 ebenfalls zwei Öffnungen 66a und 66b in Entsprechung zu den beiden Wärmesenkeplatten 31 und 32 auf. Das heißt, in 3 ist das sechste Leitermuster 66 an den Positionen der beiden Wärmesenkeplatten 31 und 32 unterteilt gezeigt, aber das tatsächliche sechste Leitermuster 66 ist in einem breiten Bereich der vierten Schaltungsschicht L4 einstückig ausgebildet.
  • Die fünfte Schaltungsschicht L5 weist mehrere Leitermuster 67, 68 auf. Jedes Leitermuster 67, 68 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Die Leitermuster 67 und 68 enthalten ein siebtes Leitermuster 67 und ein achtes Leitermuster 68. Hier sind die Leitermuster 67, 68 tatsächlich auf bzw. in derselben Ebene angeordnet, aber in 3 ist das siebte Leitermuster 67 aus Darstellungsgründen in Bezug auf das achte Leitermuster 68 verschoben angeordnet gezeigt.
  • Das siebte Leitermuster 67 ist mit der ersten Wärmesenkeplatte 31 über den fünften Durchgang 75 verbunden. Außerdem ist das siebte Leitermuster 67 mit dem P-Anschluss 40 über einen sechsten Durchgang 76 verbunden. Der fünfte Durchgang 75 und der sechste Durchgang 76 bestehen jeweils aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Als Ergebnis wird die Elektrode 21b der unteren Fläche des ersten Halbleiterelementes 21 über die erste Wärmesenkeplatte 31 und das siebte Leitermuster 67 mit dem P-Anschluss 40 elektrisch verbunden. Das siebte Leitermuster 67 bildet einen Teil des Strompfades, durch den der Strom durch die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 als einem Satz elektrischer Komponenten fließt.
  • Das achte Leitermuster 68 erstreckt sich über den meisten Teil der fünften Schaltungsschicht L5 und ist den Halbleiterelementen 21 und 22 zugewandt angeordnet. Als Ergebnis wird Wärme, die in den Halbleiterelementen 21 und 22 erzeugt wird, durch das achte Leitermuster 68 auf einen breiten Bereich des Substrathauptkörpers 12 verteilt. Das achte Leitermuster 68 dient auch als eine Abschirmungsschicht, die gegenüber elektromagnetischem Rauschen, das von den Halbleiterelementen 21 und 22 abgestrahlt wird, abschirmt. Auch wenn das achte Leitermuster 68 nicht speziell beschränkt ist, kann es mit dem Erdungspotential verbunden sein, wodurch die Funktion der achten Leitermusters 68 als Abschirmungsschicht verbessert wird.
  • Die sechste Schaltungsschicht L6 weist ein neuntes Leitermuster 69 auf. Das neunte Leitermuster 69 erstreckt sich über den meisten Teil der sechsten Schaltungsschicht L6 und ist dem achten Leitermuster 68 der fünften Schaltungsschicht L5 zugewandt. Das neunte Leitermuster 69 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Die Wärme, die in den Halbleiterelementen 21 und 22 erzeugt wird, wird nicht nur durch das achte Leitermuster 68, sondern auch durch das neunte Leitermuster 69 auf einen breiten Bereich des Substrathauptkörpers 12 verteilt. Das neunte Leitermuster 69 dient auch als eine Abschirmungsschicht, die gegenüber elektromagnetischem Rauschen, das von den Halbleiterelementen 21 und 22 erzeugt wird, abschirmt. Ähnlich wie das achte Leitermuster 68 kann das neunte Leitermuster 69 mit dem Erdungspotential verbunden sein, wodurch die Funktion des neunten Leitermuster 69 als Abschirmungsschicht verbessert wird.
  • Wie es oben beschrieben ist, ist in der Halbleitervorrichtung 10 dieser Ausführungsform ein Satz elektrischer Komponenten, die die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 enthalten, in der Zwischenschicht 16 des Substrathauptkörpers 12 angeordnet. Der P-Anschluss 40 und der N-Anschluss 42 sind auf der unteren Fläche 12b des Substrathauptkörpers 12 angeordnet. Innerhalb des Substrathauptkörpers 12 ist ein viertes Leitermuster 64 in der zweiten Schaltungsschicht L2 angeordnet, die zwischen der Zwischenschicht 16 und der oberen Fläche 12a angeordnet ist, und ein siebtes Leitermuster 67 ist in der fünften Schaltungsschicht L5 angeordnet, die zwischen der Zwischenschicht 16 und der unteren Fläche 12b angeordnet ist. Das vierte Leitermuster 64 ist mit dem N-Anschluss 42 und dem zweiten Halbleiterelement 22 elektrisch verbunden und dient als ein Strompfad eines Stroms, der durch eine elektrische Komponente des Substrathauptkörpers 12 fließt. Das siebte Leitermuster 67 ist mit dem P-Anschluss 40 und der ersten Wärmesenkeplatte 31 elektrisch verbunden und dient als ein Strompfad eines Stromes, der durch eine elektrische Komponente des Substrathauptkörpers 12 (das heißt die Halbleiterelemente 21, 22 und die Wärmesenkeplatten 31, 32) fließt. Das vierte Leitermuster 64 und das siebte Leitermuster 67 sind mindestens teilweise innerhalb des Substrathauptkörpers 12 einander gegenüberliegend.
  • Wie es oben beschrieben ist, weist die Halbleitervorrichtung 10 eine Schaltungsstruktur auf, bei der zwei Halbleiterelemente 21 und 22, die Schaltelemente sind, in Serie geschaltet sind und einen Teil einer Inverterschaltung oder einer DC-DC-Wandlerschaltung bilden. In der Inverterschaltung und der DC-DC-Wandlerschaltung werden die beiden Halbleiterelemente 21 und 22 derart gesteuert, dass sie abwechselnd eingeschaltet werden, und als Ergebnis fließt der Strom durch das vierte Leitermuster 64 und das siebte Leitermuster 67 in entgegengesetzten Richtungen. Zu diesem Zeitpunkt sind das vierte Leitermuster 64 und das siebte Leitermuster 67 mindestens teilweise innerhalb des Substrathauptkörpers 12 einander gegenüberliegend, und die beiden Strompfade werden antiparallel bzw. in entgegengesetzten Richtungen errichtet. Als Ergebnis wird die Impedanz in den beiden Leitermustern 64 und 67 verringert. Insbesondere sind das vierte Leitermuster 64 und das siebte Leitermuster 67 in den Schaltungsschichten L2 und L5 in demselben Substrathauptkörper 12 angeordnet, und der Abstand zwischen den beiden Leitermustern 64 und 67 ist relativ klein. Daher wird die Impedanz in den beiden Leitermuster 64, 67 effektiv verringert.
  • Um das vierte Leitermuster 64 und das siebte Leitermuster 67 nahe aneinander zu bringen, ist es denkbar, die beiden Leitermuster 64, 67 in derselben oberen Schicht 14 (oder derselben unteren Schicht 18) anzuordnen. Wenn jedoch die Struktur derart ist, dass die beiden Leitermuster 64 und 67 auf derselben Seite in Bezug auf einen Satz elektrischer Komponenten angeordnet sind, die die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 enthalten, ist die Struktur des Substrathauptkörpers 12 in der Dickenrichtung asymmetrisch ausgebildet, was zu einer uneinheitlichen Verformung wie einer Verwölbung oder einer Welligkeit des Substrathauptkörpers 12 führen kann. In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform sind andererseits das vierte Leitermuster 64 und das siebte Leitermuster 67 in der oberen Schicht 14 bzw. der unteren Schicht 18 des Substrathauptkörpers 12 angeordnet, und die Halbleitervorrichtung 10 weist eine Struktur auf, bei der die Muster 64, 67 auf beide Seiten eines Satzes elektrischer Komponenten verteilt sind. Gemäß einer derartigen Konfiguration kann die Struktur des Substrathauptkörpers 12 symmetrisch in Bezug auf die Dickenrichtung ausgelegt werden, wobei beispielsweise die Dicken der oberen Schicht 14 und der unteren Schicht 18 gleich sind, und es kann eine uneinheitliche thermische Verformung des Substrathauptkörpers 12 verhindert werden.
  • Die Halbleitervorrichtung 10 gemäß der ersten Ausführungsform ist eine Ausführungsform der Technik, die in der vorliegenden Beschreibung beschrieben ist, und der Inhalt der vorliegenden Technik ist nicht besonders beschränkt. Der Substrathauptkörper 12 dieser Ausführungsform ist ein Beispiel des Substrats der vorliegenden Technologie. Die obere Fläche 12a und die untere Fläche 12b des Substrathauptkörpers 12 dieser Ausführungsform sind Beispiele der ersten Oberfläche und der zweiten Oberfläche des Substrathauptkörpers 12 der vorliegenden Technologie. Das erste Halbleiterelement 21, das zweite Halbleiterelement 22, die erste Wärmesenkeplatte 31 und die zweite Wärmesenkeplatte 32 dieser Ausführungsform sind Beispiele von elektrischen Komponenten der vorliegenden Technologie. Der N-Anschluss 42 und der P-Anschluss 40 dieser Ausführungsform sind Beispiele des ersten Anschlusses bzw. des zweiten Anschlusses der vorliegenden Technologie. Das vierte Leitermuster 64 dieser Ausführungsform ist ein Beispiel des ersten internen Leitermusters der vorliegenden Technologie. Das siebte Leitermuster 67 dieser Ausführungsform ist ein Beispiel des zweiten internen Leitermusters der vorliegenden Technologie. Die elektrische Oberflächenkomponente 52 dieser Ausführungsform ist ein Beispiel der elektrischen Oberflächenkomponente der vorliegenden Technologie.
  • Ausführungsform 2
  • Die Halbleitervorrichtung 110 der zweiten Ausführungsform wird im Folgenden mit Bezug auf 4 beschrieben. In der Halbleitervorrichtung 110 dieser Ausführungsform sind das fünfte Leitermuster 65 der dritten Schaltungsschicht L3 und das sechste Leitermuster 66 der vierten Schaltungsschicht L4 mit dem vierten Leitermuster 64 elektrisch verbunden, und diesbezüglich unterscheidet sich die vorliegende Ausführungsform von der Halbleitervorrichtung 10 der ersten Ausführungsform. Im Folgenden werden hauptsächlich die Unterschiede zu der ersten Ausführungsform beschrieben, und es werden dieselben Bezugszeichen für dieselben Konfigurationen wie in der ersten Ausführungsform verwendet, und deren Beschreibung wird nicht wiederholt.
  • Das fünfte Leitermuster 65 und das sechste Leitermuster 66 sind in der dritten Schaltungsschicht L3 bzw. der vierten Schaltungsschicht L4 angeordnet und sind in demselben Tiefenbereich wie die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 angeordnet. Das fünfte Leitermuster 65 und das sechste Leitermuster 66 sind über den vierten Durchgang 74 mit dem vierten Leitermuster 64 verbunden. Außerdem ist mindestens ein siebter Durchgang 77 in der Zwischenschicht 16 des Substrathauptkörpers 12 angeordnet. Der siebte Durchgang 77 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Als Ergebnis sind das fünfte Leitermuster 65 und das siebte Leitermuster 66 elektrisch miteinander verbunden. Wie es aus 4 ersichtlich ist, sind das fünfte Leitermuster 65 und das sechste Leitermuster 66 näher bei dem siebten Leitermuster 67 als das vierte Leitermuster 64 angeordnet. Das heißt, ein jeweiliger Abstand von dem fünften Leitermuster 65 oder dem sechsten Leitermuster 66 zu dem siebten Leitermuster 67 ist kleiner als der Abstand von dem vierten Leitermuster 64 zu dem siebten Leitermuster 67.
  • Gemäß der Konfiguration dieser Ausführungsform dienen das fünfte Leitermuster 65 und das sechste Leitermuster 66 als derselbe Strompfad wie das vierte Leitermuster 64. Das fünfte Leitermuster 65 und das sechste Leitermuster 66, die als Strompfade dienen, liegen nahe bei dem siebten Leitermuster 67, das ein Strompfad ist, der parallel in der entgegengesetzten Richtung, das heißt antiparallel, errichtet ist. Als Ergebnis wird die Impedanz in der Halbleitervorrichtung 110 weiter verringert.
  • Die Halbleitervorrichtung 110 gemäß der zweiten Ausführungsform ist eine Ausführungsform der Technik, die in der vorliegenden Beschreibung offenbart ist, und der Inhalt der vorliegenden Technik ist nicht besonders beschränkt. Das fünfte Leitermuster 65 dieser Ausführungsform ist ein Beispiel des dritten internen Leitermusters der vorliegenden Technologie. Das sechste Leitermuster 66 dieser Ausführungsform ist ein Beispiel des vierten internen Leitermusters der vorliegenden Technologie. Der vierte Durchgang 74 dieser Ausführungsform ist ein Beispiel des ersten Verbindungsdurchgangs der vorliegenden Technologie. Der siebte Durchgang 77 dieser Ausführungsform ist ein Beispiel des zweiten Verbindungsdurchgangs der vorliegenden Technologie.
  • Ausführungsform 3
  • Die Halbleitervorrichtung 210 der dritten Ausführungsform wird im Folgenden mit Bezug auf 5 beschrieben. In der Halbleitervorrichtung 210 dieser Ausführungsform sind das fünfte Leitermuster 65 der dritten Schaltungsschicht L3 und das sechste Leitermuster 66 der vierten Schaltungsschicht L4 mit dem siebten Leitermuster 67 elektrisch verbunden, und diesbezüglich unterscheidet sich die Ausführungsform von den Halbleitervorrichtungen 10, 110 der ersten und zweiten Ausführungsformen. Im Folgenden werden hauptsächlich die Unterschiede zu den ersten und zweiten Ausführungsformen beschrieben, und es werden dieselben Bezugszeichen für dieselben Konfigurationen wie in den ersten und zweiten Ausführungsformen verwendet, und deren Beschreibung wird nicht wiederholt.
  • Die Halbleitervorrichtung 210 dieser Ausführungsform enthält außerdem mindestens einen achten Durchgang 78. Der achte Durchgang 78 ist zwischen der vierten Schaltungsschicht L4 und der fünften Schaltungsschicht L5 angeordnet und verbindet das sechste Leitermuster 66 mit dem siebten Leitermuster 67. Der achte Durchgang 78 besteht aus einem Leiter wie beispielsweise Kupfer oder einem anderen Metall. Als Ergebnis werden das sechste Leitermuster 66 und das siebte Leitermuster 67 elektrisch miteinander verbunden. Außerdem weist die Zwischenschicht 16 des Substrathauptkörpers 12 mindestens einen siebten Durchgang 77 wie in der zweiten Ausführungsform auf. Wie es aus 4 ersichtlich ist, liegen das fünfte Leitermuster 65 und das sechste Leitermuster 66 näher bei dem vierten Leitermuster 64 als das siebte Leitermuster 67. Das heißt, ein jeweiliger Abstand von dem fünften Leitermuster 65 oder dem sechsten Leitermuster 66 zu dem vierten Leitermuster 64 ist kleiner als der Abstand von dem siebten Leitermuster 67 zu dem vierten Leitermuster 64.
  • Gemäß der Konfiguration dieser Ausführungsform dienen das fünfte Leitermuster 65 und das sechste Leitermuster 66 als derselbe Strompfad wie das siebte Leitermuster 67. Das fünfte Leitermuster 65 und das sechste Leitermuster 66, die als Strompfade dienen, liegen nahe bei dem vierten Leitermuster 64, der ein Strompfad ist, der parallel in der entgegengesetzten Richtung, das heißt antiparallel, errichtet ist. Als Ergebnis wird die Impedanz in der Halbleitervorrichtung 210 weiter verringert.
  • Die Halbleitervorrichtung 210 gemäß der dritten Ausführungsform ist ein Beispiel der Technik, die in der vorliegenden Beschreibung beschrieben ist, und der Inhalt der vorliegenden Technik ist nicht besonders beschränkt. Das sechste Leitermuster 66 dieser Ausführungsform ist ein Beispiel des dritten internen Leitermusters der vorliegenden Technologie. Das fünfte Leitermuster 65 dieser Ausführungsform ist ein Beispiel des vierten internen Leitermusters der vorliegenden Technologie. Der achte Durchgang 78 dieser Ausführungsform ist ein Beispiel des ersten Verbindungsdurchgangs der vorliegenden Technologie. Der siebte Durchgang 77 dieser Ausführungsform ist ein Beispiel des zweiten Verbindungsdurchgangs der vorliegenden Technologie.
  • Ausführungsform 4
  • Die Halbleitervorrichtung 310 der vierten Ausführungsform wird im Folgenden mit Bezug auf 6 beschrieben. In der Halbleitervorrichtung 310 dieser Ausführungsform ist das fünfte Leitermuster 65 der dritten Schaltungsschicht L3 mit dem vierten Leitermuster 64 elektrisch verbunden, und das sechste Leitermuster 66 der vierten Schaltungsschicht L4 ist mit dem siebten Leitermuster 67 elektrisch verbunden. Diesbezüglich unterscheidet sich die Halbleitervorrichtung 310 dieser Ausführungsform von den Halbleitervorrichtungen 10, 110, 210 der Ausführungsformen 1 bis 3. Im Folgenden werden hauptsächlich die Unterschiede zu den ersten bis dritten Ausführungsformen beschrieben, und es werden dieselben Bezugszeichen für dieselben Konfigurationen wie in den ersten bis dritten Ausführungsformen verwendet, und deren Beschreibung wird nicht wiederholt.
  • In der Halbleitervorrichtung 310 dieser Ausführungsform ist das fünfte Leitermuster 65 über den vierten Durchgang 74 mit dem vierten Leitermuster 64 verbunden. Andererseits ist das sechste Leitermuster 66 über mindestens einen achten Durchgang 78 mit dem siebten Leitermuster 67 verbunden. Das fünfte Leitermuster 65 und das sechste Leitermuster 66 sind in demselben Tiefenbereich wie die Halbleiterelemente 21 und 22 und die Wärmesenkeplatten 31 und 32 angeordnet und liegen nahe beieinander.
  • Gemäß der Konfiguration dieser Ausführungsform dient das fünfte Leitermuster 65 als derselbe Strompfad wie das vierte Leitermuster 64, und das sechste Leitermuster 66 dient als derselbe Strompfad wie das siebte Leitermuster 67. Die Impedanz in der Halbleitervorrichtung 310 wird weiter verringert, wenn das fünfte Leitermuster 65, das als ein Strompfad dient, nahe bei dem sechsten Leitermuster 66 liegt, das als ein Strompfad dient, der parallel in der entgegengesetzten Richtung, das heißt antiparallel, errichtet ist.
  • Die Halbleitervorrichtung 310 gemäß der vierten Ausführungsform ist eine Ausführungsform der Technik, die in der vorliegenden Beschreibung beschrieben ist, und der Inhalt der vorliegenden Technik ist nicht besonders beschränkt. Das fünfte Leitermuster 65 dieser Ausführungsform ist ein Beispiel des dritten internen Leitermusters der vorliegenden Technologie. Das sechste Leitermuster 66 dieser Ausführungsform ist ein Beispiel des vierten internen Leitermusters der vorliegenden Technologie. Der vierte Durchgang 74 dieser Ausführungsform ist ein Beispiel des ersten Verbindungsdurchgangs der vorliegenden Technologie. Der achte Durchgang 78 dieser Ausführungsform ist ein Beispiel des dritten Verbindungsdurchgangs der vorliegenden Technologie.
  • Ausführungsform 5
  • Die Halbleitervorrichtung 410 der fünften Ausführungsform wird im Folgenden mit Bezug auf 7 beschrieben. In der Halbleitervorrichtung 410 der vorliegenden Ausführungsform ist die Dicke TH des siebten Leitermusters 67 größer als die Dicke der anderen Leitermuster 61-66, 68, 69, und diesbezüglich unterscheidet sich die Halbleitervorrichtung 410 von der Halbleitervorrichtung 110 der dritten Ausführungsform. Im Folgenden werden hauptsächlich die Unterschiede zu der dritten Ausführungsform beschrieben, und es werden dieselben Bezugszeichen für dieselben Konfigurationen wie in der dritten Ausführungsform verwendet, und deren Beschreibung wird nicht wiederholt.
  • Durch Erhöhen der Dicke TH des siebten Leitermusters 67 erhöht sich die Querschnittsfläche des Strompfades des siebten Leitermusters 67. Dadurch kann eine Wirkung einer Verringerung der Induktivität erwartet werden. Durch Erhöhen der Dicke des siebten Leitermusters 67 wird außerdem die thermische Leitfähigkeit des siebten Leitermusters 67 erhöht, und es kann eine Kühlwirkung für die Halbleiterelemente 21 und 22 und der Wärmesenkeplatten 31 und 32 erwartet werden.
  • Die Halbleitervorrichtung 310 gemäß der fünften Ausführungsform ist eine Ausführungsform der Technik, die in der vorliegenden Beschreibung beschrieben ist, und der Inhalt der vorliegenden Technik ist nicht besonders beschränkt. Anstelle oder zusätzlich zu dem siebten Leitermuster 67 kann die Dicke des vierten Leitermusters 64 erhöht werden. Außerdem kann die Konfiguration gemäß dieser Ausführungsform auf ähnliche Weise in den übrigen Ausführungsformen, die in der vorliegenden Beschreibung beschrieben sind, verwendet werden.
  • Ausführungsform 6
  • Die Halbleitervorrichtung 510 der sechsten Ausführungsform wird im Folgenden mit Bezug auf 8 beschrieben. In der Halbleitervorrichtung 510 der vorliegenden Ausführungsform ist eine Öffnung 67a in dem siebten Leitermuster 67 angeordnet, was ein Unterschied zu der Halbleitervorrichtung 210 der dritten Ausführungsform ist. Im Folgenden werden hauptsächlich die Unterschiede zu der dritten Ausführungsform beschrieben, und es werden dieselben Bezugszeichen für dieselben Konfigurationen wie in der dritten Ausführungsform verwendet, und deren Beschreibung wird nicht wiederholt.
  • Die Öffnung 67a des siebten Leitermusters 67 ist in einem Bereich, der der zweiten Wärmesenkeplatte 32 zugewandt ist, angeordnet. In dem Bereich, in dem die zweite Wärmesenkeplatte 32 zwischen dem vierten Leitermuster 64 und dem siebten Leitermuster 67 angeordnet ist, das als ein Strompfad dient, kann die Wirkung, wenn das vierte Leitermuster 64 und das siebte Leitermuster 67 parallel errichtet sind, verringert werden. Daher kann durch Weglassen des siebten Leitermusters 67 in einem Bereich, der der zweiten Wärmesenkeplatte 32 zugewandt ist, eine größere Strommenge in anderen Abschnitten konzentriert werden, bei denen die Wirkung eines parallelen Pfades erwartet bzw. erzielt werden kann.
  • Die Halbleitervorrichtung 510 gemäß der sechsten Ausführungsform ist eine Ausführungsform der Technik, die in der vorliegenden Beschreibung beschrieben ist, und der Inhalt der vorliegenden Technik ist nicht besonders beschränkt. Es kann eine ähnliche Öffnung in dem vierten Leitermuster 64 anstelle oder zusätzlich zu der Öffnung in dem siebten Leitermuster 67 bereitgestellt werden. Außerdem kann die Konfiguration gemäß dieser Ausführungsform auf ähnliche Weise in anderen Ausführungsformen verwendet werden, die in der vorliegenden Beschreibung beschrieben sind.
  • Während die vorliegende Erfindung mit Bezug auf Ihre Ausführungsformen beschrieben wurde, ist es selbstverständlich, dass die Erfindung nicht auf die Ausführungsformen und deren Konstruktionen beschränkt ist. Die vorliegende Erfindung deckt verschiedene Modifikationen und äquivalente Anordnungen ab. Zusätzlich zu den verschiedenen Kombinationen und Konfigurationen sind weitere Kombinationen und Konfigurationen einschließlich mehr, weniger oder einem einzelnen Element innerhalb des Bereiches der vorliegenden Erfindung möglich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 10229895 [0002, 0003]

Claims (8)

  1. Halbleitervorrichtung (10), die aufweist: einen Substrathauptkörper (12), der eine erste Oberfläche (12a) und eine zweite Oberfläche (12b) aufweist; eine elektrische Komponente (21, 22, 31, 32), die in dem Substrathauptkörper angeordnet ist; einen ersten Anschluss (42) und einen zweiten Anschluss (40), die jeweils auf der ersten Oberfläche oder der zweiten Oberfläche angeordnet sind; ein erstes internes Leitermuster (64), das in einer ersten Schaltungsschicht (L2) angeordnet ist, die zwischen der elektrischen Komponente und der ersten Oberfläche angeordnet ist, und das mit dem ersten Anschluss und der elektrischen Komponente verbunden ist; und ein zweites internes Leitermuster (67), das in einer zweiten Schaltungsschicht (L5) angeordnet ist, die zwischen der elektrischen Komponente und der zweiten Oberfläche angeordnet ist, und das mit dem zweiten Anschluss und der elektrischen Komponente elektrisch verbunden ist, wobei das erste interne Leitermuster und das zweite interne Leitermuster mindestens teilweise innerhalb des Substrathauptkörpers einander gegenüberliegen.
  2. Halbleitervorrichtung nach Anspruch 1, die außerdem aufweist: ein drittes internes Leitermuster (65, 66), das in einer dritten Schaltungsschicht angeordnet ist, die in einem selben Tiefenbereich wie die elektrische Komponente angeordnet ist; und einen ersten Verbindungsdurchgang (74, 78) zum elektrischen Verbinden von einem Leitermuster aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster mit dem dritten internen Leitermuster, wobei das dritte interne Leitermuster mindestens teilweise dem anderen Leitungsmuster aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster innerhalb des Substrathauptkörpers gegenüberliegt.
  3. Halbleitervorrichtung nach Anspruch 2, die außerdem aufweist: ein viertes internes Leitermuster (66, 65), das in demselben Tiefenbereich wie die elektrische Komponente und in einer Tiefe, die sich von der Tiefe des dritten internen Leitermusters unterscheidet, angeordnet ist; und einen zweiten Verbindungsdurchgang (77) zum elektrischen Verbinden des dritten internen Leitermusters mit dem vierten internen Leitermuster, wobei das vierte interne Leitermuster mindestens teilweise dem anderen Leitermuster aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster innerhalb des Substrathauptkörpers gegenüberliegt.
  4. Halbleitervorrichtung nach Anspruch 2, die außerdem aufweist: ein viertes internes Leitermuster (66), das in demselben Tiefenbereich wie die elektrische Komponente und in einer Tiefe, die sich von derjenigen des dritten internen Leitermusters (65) unterscheidet, angeordnet ist; und einen dritten Verbindungsdurchgang (78) zum elektrischen Verbinden des anderen Leitermusters aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster mit dem vierten internen Leitermuster, wobei das dritte interne Leitermuster und das vierte interne Leitermuster mindestens teilweise innerhalb des Substrathauptkörpers einander gegenüberliegen.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei mindestens eine Dicke aus einer Dicke des ersten internen Leitermusters und einer Dicke (TH) des zweiten internen Leitermusters größer als eine Dicke eines anderen internen Leitermusters in dem Substrathauptkörper ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei mindestens ein Leitermuster aus dem ersten internen Leitermuster und dem zweiten internen Leitermuster eine Öffnung (67a) in einem Bereich aufweist, der der elektrischen Komponente zugewandt ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, die außerdem aufweist: eine elektrische Oberflächenkomponente (52), die auf der ersten Oberfläche angeordnet ist und einen Betrieb der elektrischen Komponente steuert.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die elektrische Komponente ein Leistungshalbleiterelement (21, 22) und eine Wärmesenkeplatte (31, 32) enthält, mit der das Leistungshalbleiterelement verbunden ist.
DE102022105834.4A 2021-03-30 2022-03-14 Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente Pending DE102022105834A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-058211 2021-03-30
JP2021058211A JP2022154937A (ja) 2021-03-30 2021-03-30 回路基板内に電気部品を内蔵する半導体装置

Publications (1)

Publication Number Publication Date
DE102022105834A1 true DE102022105834A1 (de) 2022-10-06

Family

ID=83282675

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022105834.4A Pending DE102022105834A1 (de) 2021-03-30 2022-03-14 Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente

Country Status (4)

Country Link
US (1) US12074113B2 (de)
JP (1) JP2022154937A (de)
CN (1) CN115148686A (de)
DE (1) DE102022105834A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4380320A1 (de) * 2022-12-01 2024-06-05 Nabtesco Corporation Leiterplatte mit eingebauten komponenten
JP2024135555A (ja) * 2023-03-23 2024-10-04 ナブテスコ株式会社 部品内蔵型回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229895B2 (en) 2013-03-13 2019-03-12 Schweizer Electronic Ag Electronic sub-assembly and method for the production of an electronic sub-assembly

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384492B1 (en) * 1995-05-04 2002-05-07 Spinel Llc Power semiconductor packaging
CN1192695C (zh) 2000-06-29 2005-03-09 三菱电机株式会社 多层基板模块及无线便携终端
JP2002270710A (ja) 2001-03-12 2002-09-20 Toshiba Corp 半導体パッケージおよびそのドライブ装置
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
US7119437B2 (en) 2002-12-26 2006-10-10 Yamaha Hatsudoki Kabushiki Kaisha Electronic substrate, power module and motor driver
US20050207133A1 (en) * 2004-03-11 2005-09-22 Mark Pavier Embedded power management control circuit
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
US8218323B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
US20120314389A1 (en) * 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US9978719B2 (en) * 2014-01-28 2018-05-22 Infineon Technologies Austria Ag Electronic component, arrangement and method
JP7215265B2 (ja) * 2019-03-19 2023-01-31 富士電機株式会社 半導体ユニット、半導体モジュール及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229895B2 (en) 2013-03-13 2019-03-12 Schweizer Electronic Ag Electronic sub-assembly and method for the production of an electronic sub-assembly

Also Published As

Publication number Publication date
US12074113B2 (en) 2024-08-27
US20220319998A1 (en) 2022-10-06
JP2022154937A (ja) 2022-10-13
CN115148686A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
DE112015005217B4 (de) Halbleitervorrichtung und elektronisches Bauteil, welches diese verwendet
DE102022105834A1 (de) Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente
DE102015115805B4 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102005057981A1 (de) Leistungshalbleitervorrichtung
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102016122772A1 (de) Elektrische Leistungsumwandlungsvorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102018208437A1 (de) Halbleitervorrichtung
DE112021002909T5 (de) Halbleiterbauteil
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE102019104730B4 (de) Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102019135373B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017000077T5 (de) Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate
DE102020110615B4 (de) Halbleitervorrichtung
DE202021001687U1 (de) Leistungselektronikmodul
DE102017112048A1 (de) Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat
DE112021002007T5 (de) Transistor und Halbleitervorrichtung
DE102022105835A1 (de) Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente
DE102022105826A1 (de) Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente
DE102022201215B3 (de) Halbbrückenmodul mit in Sperrrichtung gepolten Dioden
DE102021103424B4 (de) Mikroelektronische Vorrichtungen
DE112021002921B4 (de) Halbleiterbauteil
DE102022126082B4 (de) Leistungselektronikvorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed