DE102017112048A1 - Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat - Google Patents

Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat Download PDF

Info

Publication number
DE102017112048A1
DE102017112048A1 DE102017112048.3A DE102017112048A DE102017112048A1 DE 102017112048 A1 DE102017112048 A1 DE 102017112048A1 DE 102017112048 A DE102017112048 A DE 102017112048A DE 102017112048 A1 DE102017112048 A1 DE 102017112048A1
Authority
DE
Germany
Prior art keywords
power device
housing
electronic power
metal substrate
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017112048.3A
Other languages
English (en)
Inventor
Elvir Kahrimanovic
Wai Keung Alan Lun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017112048.3A priority Critical patent/DE102017112048A1/de
Priority to US15/992,406 priority patent/US10426028B2/en
Priority to CN201810551726.2A priority patent/CN108987368B/zh
Publication of DE102017112048A1 publication Critical patent/DE102017112048A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine elektronische Leistungsvorrichtung (1) umfasst eine Isoliertes-Metallsubstrat-Leiterplatte (2), im Folgenden als IMS-PCB (2) bezeichnet, und ein Leistungshalbleitervorrichtungsgehäuse (3), im Folgenden als Gehäuse (3) bezeichnet, wobei: das Gehäuse (3) einen Leiterrahmen (31) beinhaltet, der dazu konfiguriert ist, das Gehäuse elektrisch und mechanisch mit der IMS-PCB (2) zu koppeln, wobei der Leiterrahmen (31) eine starre Konfiguration aufweist und aus einem Leiterrahmenmaterial mit einem ersten Wärmeausdehnungskoeffizienten gefertigt ist; und wobei die IMS-PCB (2) ein isoliertes Metallsubstrat (21) beinhaltet, das aus einem Substratmaterial mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 60 % bis 140 % des ersten Wärmeausdehnungskoeffizienten gefertigt ist.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung betrifft Ausführungsformen einer elektronischen Leistungsvorrichtung, die eine Isoliertes-Metallsubstrat-Leiterplatte und ein Leistungshalbleitervorrichtungsgehäuse umfasst. Insbesondere betrifft diese Beschreibung Ausführungsformen einer elektronischen Leistungsvorrichtung mit einer Isoliertes-Metallsubstrat-Leiterplatte, die ein isoliertes Metallsubstrat beinhaltet und die mittels einer oder mehrerer Lötverbindungen mit einem starren Gehäuse verbunden ist.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleitervorrichtungen ab.
  • Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Stromversorgungen und Leistungswandlern.
  • Nachdem ein Leistungshalbleiter-Die hergestellt wurde, muss es in ein Gehäuse aufgenommen werden, z. B. auf eine Weise, die ermöglicht, dass der Die innerhalb einer Anwendung, z. B. in einem Leistungswandler, installiert wird, so dass z. B. der Die mit einer Stütze, z. B. einer Leiterplatte (PCB: Printed Circuit Board), gekoppelt werden kann.
  • Zu diesem Zweck ist eine Technologie bekannt, die allgemein als Oberflächenmontagetechnologie (SMT: Surface-Mount Technology) bekannt ist, wobei dieser Begriff allgemein auf das Produzieren von elektronischen Schaltkreisen verweisen kann, bei denen die Komponenten direkt auf der Oberfläche von PCBs montiert oder platziert werden. Zum Beispiel kann die PCB eine Kupferschicht beinhalten, die es ermöglicht, Komponenten mittels Löten an der PCB anzubringen.
  • Eine gewisse Gruppe von PCBs wird Isoliertes-Metallsubstrat-PCB (kurz: IMS-PCB: Insulated Metal Substrate PCB) genannt, wobei statt eines üblichen Basismaterials ein Metall, wie etwa Aluminium, als Träger für die Kupferschicht verwendet werden kann. Zum Beispiel kann das isolierte Metallsubstrat für die Wärmeverwaltung eines elektronischen Leistungsschaltkreises verwendet werden, der auf der IMS-PCB montiert ist.
  • Kurzdarstellung
  • Gewisse Aspekte der vorliegenden Beschreibung betreffen eine IMS-PCB mit einem isolierten Metall-Substrat, das aus Stahl gefertigt ist, z. B. in dem Zusammenhang mit Gehäusen, die eine starre Konfiguration, z. B. ohne Anschlussbeine, aufweisen.
  • Gemäß einer Ausführungsform umfasst eine elektronische Leistungsvorrichtung eine Isoliertes-Metallsubstrat-Leiterplatte, im Folgenden als IMS-PCB bezeichnet, und ein Leistungshalbleitervorrichtungsgehäuse, im Folgenden als Gehäuse bezeichnet, wobei: das Gehäuse einen Leiterrahmen beinhaltet, der dazu konfiguriert ist, das Gehäuse elektrisch und mechanisch mit der IMS-PCB zu koppeln, wobei der Leiterrahmen eine starre Konfiguration aufweist und aus einem Leiterrahmenmaterial mit einem ersten Wärmeausdehnungskoeffizienten gefertigt ist; und wobei die IMS-PCB ein isoliertes Metallsubstrat beinhaltet, das aus einem Substratmaterial mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 60 % bis 140 % des ersten Wärmeausdehnungskoeffizienten gefertigt ist. Der Bereich kann gemäß einer Ausführungsform sogar kleiner sein, z. B. 60 % bis 120 %, 80 % bis 110 % oder 90 % bis 105 oder sogar 95 % bis 105 %. Zum Beispiel weist das Leiterrahmenmaterial, z. B. Kupfer, einen ersten Wärmeausdehnungskoeffizienten in dem Bereich von 16*10-6 m/(m K) bis 17*10-6 m/(m K) auf. Das Substratmaterial kann Stahl mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 11*10-6 m/(m K) bis 13*10-6 m/(m K) oder rostfreier Stahl mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 10*10-6 m/(m K) bis 18*10-6 m/(m K) oder rostfreier austenitischer Stahl mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 14*10-6 m/(m K) bis 18*10-6 m/(m K) oder rostfreier ferritischer Stahl mit einem zweiten Wärmeausdehnungskoeffizienten von etwa 10*10-6 m/(m K) sein.
  • Zum Beispiel kann sowohl der erste Wärmeausdehnungskoeffizient als auch der zweite Wärmeausdehnungskoeffizient ein jeweiliger linearer Wärmeausdehnungskoeffizient sein. Falls zum Beispiel das Leiterrahmenmaterial einen ersten Wärmeausdehnungskoeffizienten von 16.5*10-6 m/(m K) aufweist, kann dies implizieren, dass sich der Leiterrahmen mit einer Gesamtausdehnung von 1 cm um 16,5 µm ausdehnt, falls seine Temperatur um 100 K ansteigt.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf veranschaulichende Prinzipien der Erfindung gelegt. Darüber hinaus können in den Figuren gleiche Bezugszeichen entsprechende Teile bezeichnen. In den Zeichnungen gilt:
    • 1 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer elektronischen Leistungsvorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 2A-B veranschaulichen einen Abschnitt eines vertikalen Querschnitts einer elektronischen Leistungsvorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer elektronischen Leistungsvorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 4 veranschaulicht einen Abschnitt jeder Seitenansicht und eines vertikalen Querschnitts einer elektronischen Leistungsvorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 5A-B veranschaulichen jeweils einen Abschnitt einer perspektivischen Ansicht eines Gehäuses gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 6 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer elektronischen Leistungsvorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vor“, „hinter“, „rück“, „anführend“, „anhängend“, „unter“, „über“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise auf oder kombiniert mit anderen Ausführungsformen angewandt werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Zum Zwecke der Klarheit wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die unten erwähnte (erste) laterale Richtung X als auch die (zweite) laterale Richtung Y können beispielsweise horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander stehen können.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalen der Oberfläche des Halbleiterwafers/Chips/Die. Die unten erwähnte Ausdehnungsrichtung Z kann zum Beispiel eine Ausdehnungsrichtung sein, die sowohl zur ersten lateralen Richtung X als auch zur zweiten lateralen Richtung Y senkrecht steht.
  • In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen der hier beschriebenen Vorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang mit der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen; d. h., zwei Elemente können einander berühren.
  • Zusätzlich wird in dem Zusammenhang mit der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Zusammenhang seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehrere Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die voneinander elektrisch isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle Ausführungsformen, die in dieser Beschreibung beschrieben sind, betreffen unter anderem eine elektronische Leistungsvorrichtung, die eine Isoliertes-Metallsubstrat-Leiterplatte, im Folgenden als IMS-PCB bezeichnet, und ein Leistungshalbleitervorrichtungsgehäuse, im Folgenden als Gehäuse bezeichnet, welches mit der IMS-PCB gekoppelt ist, umfasst. Das Gehäuse kann einen Leistungshalbleiter-Die, z. B. einen Leistungshalbleiter-Die, der innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann, beherbergen. Dementsprechend kann ein solcher Die bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der jeweils einer Last zugeführt werden soll und/oder der entsprechend von einer Stromversorgung bereitgestellt wird. Beispielsweise kann der Die eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle und/oder eine monolithisch integrierte MOS-Gated-Diode(MGD)-Zelle und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon. Mehrere solche Diodenzelle und/oder solche Transistorzellen können in dem Die integriert sein.
  • Der Ausdruck „Leistungshalbleiter-Die“, wie in dieser Beschreibung verwendet, soll einen einzigen Die mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist ein solcher Die für einen starken Strom, typischerweise im Ampere-Bereich, z. B. von bis zu 5 oder 100 Ampere, und/oder für Spannungen, typischerweise oberhalb von 15 V, typischer von bis zu 40 V und darüber, z. B. bis zu wenigstens 500 V, oder mehr als 500 V, z. B. wenigstens 600 V, gedacht.
  • Zum Beispiel kann der Leistungshalbleiter-Die ein Die sein, der dazu konfiguriert ist, als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung eingesetzt zu werden. Ferner bezieht sich der Ausdruck „Leistungshalbleiter-Die“, wie in dieser Beschreibung verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Bevor er in einer Anwendung eingesetzt werden kann, wird der Leistungshalbleiter-Die üblicherweise in ein Gehäuse aufgenommen, das eine mechanische Montage und elektrische Verbindung des Die innerhalb der Anwendung, z. B. auch zu Wärmeverteilungszwecken, ermöglicht. Wie einleitend erwähnt wurde, kann dies Anwenden der Oberflächenmontagetechnologie (SMT) beinhalten.
  • Beispielhafte Ausführungsformen des hier offenbarten Gehäuses betreffen ein Gehäuse mit einem Leiterrahmen, das eine starre Konfiguration aufweist, z. B. ein Konfiguration ohne Anschlussbeine, wie etwa das Transistor Outline (TO) Leadless ® Package. Ein solcher Leiterrahmen kann mit einer IMS-PCB gekoppelt sein, z. B. mittels einer Lötverbindung. Eine allgemeine Idee mancher Ausführungsformen besteht darin, den Wärmeausdehnungskoeffizienten des Leiterrahmens und des isolierten Metallsubstrats der IMS-PCB anzugleichen. Dies kann das Stabilisieren der Lötverbindung ermöglichen, da die mechanische Spannung, der sie aufgrund der Wärmeausdehnungen von Komponenten innerhalb des Gehäuses und innerhalb der IMS-PCB ausgesetzt wird, reduziert wird. Zum Beispiel ist der Leiterrahmen aus Kupfer gefertigt. Ferner kann das isolierte Metallsubstrat aus Stahl oder Kupfer gefertigt sein.
  • 1 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer elektronischen Leistungsvorrichtung 1 gemäß einer Ausführungsform schematisch und beispielhaft. Die folgende Beschreibung kann auf jede der 1 bis 6 zutreffen, sofern nichts anderes angegeben ist.
  • Die veranschaulichten vertikalen Querschnitte können parallel zu der ersten lateralen Richtung X und der vertikalen Richtung Z sein. Jede der veranschaulichten Komponenten kann sich entlang der zweiten lateralen Richtung Y erstrecken.
  • Die Vorrichtung 1 kann eine Isoliertes-Metallsubstrat-Leiterplatte 2, im Folgenden als IMS-PCB 2 bezeichnet, und ein Leistungshalbleitervorrichtungsgehäuse 3, im Folgenden als Gehäuse 3 bezeichnet, welches damit gekoppelt ist, umfassen. Das Gehäuse 3 kann eine SMT-Konfiguration aufweisen; zum Beispiel ist das Gehäuse 3 nicht innerhalb der IMS-PCB 2 eingebettet.
  • Zum Beispiel kann die IMS-PCB 2 in einer horizontalen Orientierung angeordnet sein und kann das Gehäuse auf der IMS-PCB 2, z. B. vertikal von der IMS-PCB 2 versetzt, angeordnet sein.
  • Das Gehäuse 3 kann einen (nicht veranschaulichten) Leistungshalbleiter-Die, im Folgenden als Die bezeichnet, einschließen. Das Gehäuse 3 kann den Die vollständig umgeben und den Die gegenüber der Umgebung versiegeln. Zu diesem Zweck kann das Gehäuse 3 übliche Materialien und Komponenten, wie etwa eine Umhüllung, ein Isolationsmaterial, eine Vergussmasse usw., umfassen. Zum Beispiel weist der Die eine Leistungshalbleiterdiodenkonfiguration oder eine Leistungshalbleitertransistorkonfiguration auf, z. B. eine MOSFET-Konfiguration, eine IGBT-Konfiguration oder eine Konfiguration, die von diesen Basiskonfigurationen abgeleitet ist. Der Die kann einen ersten Lastanschluss und einen zweiten Lastanschluss umfassen und der Die kann dazu konfiguriert sein, einen Laststrom zwischen diesen Lastanschlüssen zu leiten. Der Laststrom kann bis zu 300 A betragen, z. B. in dem Bereich von 10 A bis 50 A. Der maximale Laststrom, der kontinuierlich durch den Die geleitet werden kann, kann durch einen Nennlaststrom des Die angegeben werden. Ferner kann der Die, der in dem Gehäuse 3 eingeschlossen sein kann, dazu konfiguriert sein, eine Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss, z. B. in dem Bereich von 10 V bis 500 V, z. B. in dem Bereich von 50 V bis 300 V, zu sperren. Die maximale Spannung, die kontinuierlich durch den Die gesperrt werden kann, kann durch eine Nennsperrspannung des Die angegeben werden. Bei einer Ausführungsform kann der Die eine Leistungsdiode, wobei der erste Lastanschluss ein Anodenport sein kann und der zweite Lastanschluss ein Kathodenport sein kann, ein Leistungs-IGBT, wobei der erste Lastanschluss ein Emitteranschluss sein kann und der zweite Lastanschluss ein Kollektoranschluss sein kann, ein MOSFET, wobei der erste Lastanschluss ein Source-Anschluss sein kann und der zweite Lastanschluss ein Drain-Anschluss sein kann, oder eine Leistungsvorrichtung, die von einer oder mehreren dieser Basiskonfigurationen abgeleitet ist, z. B. ein JFET (Junction Field Effect Transistor), manchmal als ein SFET (Deutsch: Sperrschicht-Feldeffekttransistor) bezeichnet, sein. Zum Beispiel kann der zweite Lastanschluss auf einer Die-Rückseite angeordnet sein und kann mittels einer Rückseitenmetallisierung gebildet werden. Bei der Ausführungsform beinhaltet der Die nur den zweiten Lastanschluss auf der Die-Rückseite und es ist kein anderer Anschluss auf der Die-Rückseite angeordnet. Ferner kann auf einer Die-Vorderseite, wo der erste Lastanschluss angeordnet sein kann, zusätzlich wenigstens ein weiterer Anschluss angeordnet sein, z. B. ein Sensoranschluss und/oder ein Steueranschluss, z. B. ein Gate-Anschluss, falls der Die als steuerbare Vorrichtung, wie etwa ein MGD oder ein Transistor, z. B. ein MOSFET oder ein IGBT, implementiert ist. Zum Beispiel kann der weitere Anschluss (z. B. der Steueranschluss und/oder der Sensoranschluss) elektrisch jeweils von dem ersten Lastanschluss und dem zweiten Lastanschluss isoliert sein. Der Die kann zwischen einer Gehäuseoberseite 301 und einer Gehäusegrundflächenseite 302 liegen.
  • Das Gehäuse 3 ist mit der IMS-PCB 2 gekoppelt. Zum Beispiel beinhaltet das Gehäuse 3 einen Leiterrahmen 31, der dazu konfiguriert ist, das Gehäuse 3 elektrisch und mechanisch mit der IMS-PCB 2 zu koppeln. Die IMS-PCB kann eine Oberflächenschicht 20 umfassen, wobei der Leiterrahmen 31 an die Oberflächenschicht 20 angelötet sein kann.
  • Eine Beispielkonfiguration der Oberflächenschicht ist in 3 veranschaulicht, gemäß welcher die Oberflächenschicht 20 eine Lötfolienschicht 201 und/oder eine Lötstopplackschicht 202 (vergleiche 2B) umfassen kann. Zum Beispiel ist die Lötfolienschicht 201 aus Kupfer gefertigt. Sowohl die Lötfolienschicht 201 als auch die Lötstopplackschicht 202 können lateral strukturiert sein.
  • Zum Beispiel ist ein Hauptteil des Leiterrahmens 31 innerhalb einer Umhüllung des Gehäuses 3 eingeschlossen und nur ein oder mehrere Kontakte des Leiterrahmens 31 erstrecken sich aus der Umhüllung des Gehäuses 3 heraus. Eine Beispielkonfiguration des Gehäuses 3 und seines Leiterrahmens 31 ist in 5A-B veranschaulicht, wobei 5A eine Sicht auf die Oberseite 301 und 5B eine Sicht auf die Grundflächenseite 302 veranschaulicht. Zum Beispiel erstrecken sich erste Kontakte 311 bei der Gehäusegrundflächenseite 302 aus der Umhüllung des Gehäuses 3 heraus und ein zweiter Kontakt 312 kann auch auf der Gehäusegrundflächenseite 302 angeordnet sein. Zum Beispiel ist jeder der ersten Kontakte 311 und des zweiten Kontakts 312 ein flacher Kontakt. Zum Beispiel können die ersten Kontakte 311 elektrisch mit dem ersten Lastanschluss oder dem zweiten Lastanschluss des Die verbunden sein, der in dem Gehäuse 3 eingeschlossen ist, und der zweite Kontakt 312 kann elektrisch mit dem anderen des ersten Lastanschlusses und des zweiten Lastanschlusses des Die verbunden sein.
  • Bei einer Ausführungsform ist das Gehäuse 3 ein Gehäuse 3 ohne Anschlussbeine. Zum Beispiel kann das Gehäuse 3 ohne Anschlussbeine mittels eines Leiterrahmens 31 realisiert werden, der eine starre Konfiguration aufweist. Die starre Konfiguration des Leiterrahmens 31 kann z. B. durch flache Kontakte gebildet werden, wie in 5A-B (vergleiche Kontakte 311 und 312) beispielhaft veranschaulicht ist. Bei einer Ausführungsform umfasst der Leiterrahmen 31 keinerlei flexiblen Kontakte, wie etwa drahtartige Kontakte. Zum Beispiel ist der Leiterrahmen 31 (mit der starren Konfiguration) so konfiguriert, dass er einer Ausdehnung der Oberflächenschicht 20 nicht folgt, z. B. einer Ausdehnung in dem gleichen Ausmaß wie eine Ausdehnung der Oberflächenschicht 20 nicht folgt. Dieser optionale Aspekt wird unten ausführlicher erklärt. Zum Beispiel sind die Kontakte 311 und 312 mittels einer starren Lötverbindung mit der Oberflächenschicht 20 gekoppelt.
  • Eine Beispielkonfiguration ist in 6 veranschaulicht, bei der ein flacher Kontakt des Leiterrahmens 31 mittels einer starren Lötverbindung 203 auf der Oberflächenschicht 20 der IMS-PCB 2 montiert ist.
  • Der Leiterrahmen 31 kann so konfiguriert sein, dass seine Kontakte 311 und 312 als Abstandshalter dienen. Zum Beispiel kann es in Gebieten, wo der Leiterrahmen 31 nicht an die Oberflächenschicht 20 angrenzt, einen leeren Raum geben (z. B. in dem linken Abschnitt aus 6 mit dem nichtreferenzierten Bereich zwischen der dielektrischen Schicht 22 und dem Gehäuse 3 sowie in 1 mit dem nichtreferenzierten Bereich zwischen der Oberflächenschicht 20, dem Gehäuse 3 und den Kontakten 311 und 312 angegeben).
  • Der Leiterrahmen 31 kann aus einem Leiterrahmenmaterial mit einem ersten Wärmeausdehnungskoeffizienten gefertigt sein. Zum Beispiel ist das Leiterrahmenmaterial Kupfer und/oder ist der erste Wärmeausdehnungskoeffizient im Wesentlichen der Wärmeausdehnungskoeffizient von Kupfer. Zum Beispiel liegt der erste Wärmeausdehnungskoeffizient in dem Bereich von 16*10-6 m/(m K) bis 17*10-6 m/(m K).
  • Die IMS-PCB 2, mit der das Gehäuse 3 mittels des Leiterrahmens 31 gekoppelt ist, kann ein isoliertes Metallsubstrat 21 beinhalten. Zum Beispiel ist das isolierte Metallsubstrat 21 aus einem Substratmaterial mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 60 % bis 140 % des ersten Wärmeausdehnungskoeffizienten gefertigt. Der Bereich kann gemäß einer Ausführungsform sogar kleiner sein, z. B. 60 % bis 120 %, 80 % bis 110 % oder 90 % bis 105 % oder sogar 95 % bis 105 %. Zum Beispiel weist das Leiterrahmenmaterial, z. B. Kupfer, einen ersten Wärmeausdehnungskoeffizienten in dem Bereich von 16*10-6 m/(m K) bis 17*10-6 m/(m K) auf. Das Substratmaterial kann Stahl mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 11*10-6 m/(m K) bis 13*10-6 m/(m K) oder rostfreier Stahl mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 10*10-6 m/(m K) bis 18*10-6 m/(m K) oder rostfreier austenitischer Stahl mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 14*10-6 m/(m K) bis 18*10-6 m/(m K) oder rostfreier ferritischer Stahl mit einem zweiten Wärmeausdehnungskoeffizienten von etwa 10*10-6 m/(m K) sein.
  • Bei einer Ausführungsform beinhalten beispielhafte Substratmaterialien Stahl und/oder rostfreien Stahl und/oder einen zinkbeschichteten Stahl und/oder eine Stahllegierung mit Chromanteil, zum Beispiel mit einem minimalen Chrommassenanteil von 10 %, und/oder Stahl vom Typ 304 und/oder elektrolytisch zinkbeschichtetes Stahlblech (SECC). Jedoch sollte unabhängig davon, welches Substratmaterial schlussendlich für das isolierte Metallsubstrat 21 gewählt wird, sichergestellt werden, dass der entsprechende zweite Wärmeausdehnungskoeffizient des Substratmaterials innerhalb des Bereichs des ersten Wärmeausdehnungskoeffizienten des Leiterrahmenmaterials liegt.
  • Wie veranschaulicht, kann die IMS-PCB 2 ferner eine dielektrische Schicht 22 umfassen, die zwischen der Oberflächenschicht 20 und dem isolierten Metallsubstrat 21 angeordnet ist. Zum Beispiel ist die dielektrische Schicht 22 in Kontakt mit sowohl der Oberflächenschicht 20 als auch dem isolierten Metallsubstrat 21 angeordnet. Die dielektrische Schicht 22 kann dazu konfiguriert sein, eine elektrische Isolation zwischen der Oberflächenschicht 20 und dem isolierten Metallsubstrat 21 bereitzustellen.
  • Wie oben veranschaulicht wurde, können das Leiterrahmenmaterial, z. B. Kupfer, und ein Material, das in der Oberflächenschicht 20, z. B. der Lötfolienschicht 201, die aus Kupfer gefertigt sein kann, vorhanden ist, identisch sein. Jedoch kann das Volumen des isolierten Metallsubstrats 21 erheblich größer als das Volumen der Oberflächenschicht 20 sein, kann ein thermisches Verhalten der Oberflächenschicht 20 durch das isolierte Metallsubstrat 21 beeinflusst oder sogar hauptsächlich bestimmt werden, z. B. kann der zweite Wärmeausdehnungskoeffizient des Substratmaterials eine Wärmeausdehnung der bzw. innerhalb der Oberflächenschicht 20 beeinflussen oder hauptsächlich bestimmen. Wie oben erklärt wurde, können die Materialien des Leiterrahmens 31 und des isolierten Metallsubstrats 21 voneinander abweichen, wobei das Leiterrahmenmaterial näherungsweise identisch mit dem Material der Lötfolienschicht 201 sein kann. Zum Beispiel ist der Leiterrahmen 31 (mit der starren Konfiguration) so konfiguriert, dass er einer Ausdehnung der Oberflächenschicht 20 nicht folgt, z. B. einer Ausdehnung in dem gleichen Ausmaß wie eine Ausdehnung der Oberflächenschicht 20 nicht folgt.
  • Die dielektrische Schicht 22 kann eine Wärmeleitfähigkeit von mehr als 1 W/mK, z. B. eine Wärmeleitfähigkeit von etwa 1,3 W/mK, aufweisen. Die dielektrische Schicht 22 kann eine Dicke von 160 µm oder weniger, z. B. eine Dicke entlang der vertikalen Richtung Z in dem Bereich von 40 µm bis 120 µm, aufweisen. Die Wärmeleitfähigkeit der dielektrischen Schicht 22 kann in dem Bereich von 1 bis 20 W/mK liegen.
  • Die dielektrische Schicht 22 kann aus einem Material gefertigt sein, das Nippon Rika:NRA-ES® oder Nippon Rika:NRA-ES1® umfasst. Zum Beispiel zeigt die dielektrische Schicht 22 eine dielektrische Konstante in dem Bereich von 4 bis 6 auf.
  • Das isolierte Metallsubstrat 21 kann eine Dicke entlang der vertikalen Richtung Z aufweisen, die viel größer als die Dicke der dielektrischen Schicht 22 ist, z. B. größer als 0,3 mm, größer als 0,4 mm oder sogar größer als 0,5 mm.
  • Ferner kann das isolierte Metallsubstrat 21 eine Wärmeleitfähigkeit von mehr als 60 W/mK, z. B. eine Wärmeleitfähigkeit von etwa 80 W/mK, aufweisen.
  • Hinsichtlich den in 2A-B und 4 veranschaulichten Ausführungsformen soll ferner angemerkt werden, dass die IMS-PCB 2 dazu konfiguriert sein kann, mit einem Kühlkörper 4 der elektronischen Leistungsvorrichtung 1 gekoppelt zu werden. Zum Beispiel kann die IMS-PCB 2 eine Kopplungsschicht 41, z. B. eine Haftschicht, beinhalten, die in Kontakt mit sowohl dem isolierten Metallsubstrat 21 als auch dem Kühlkörper 4 angeordnet sein kann. Ferner unter Bezugnahme auf die schematische Veranschaulichung aus 4 kann ein Halbleiterteil 10 des von dem Gehäuse 3 umschlossenen Die mittels einer Kopplungsstruktur 32, z. B. einer starren Lötverbindung, mit dem Leiterrahmen 31 gekoppelt sein. Wie oben erklärt wurde, kann der Leiterrahmen 31 mittels einer starren Lötverbindung, wie in 4 mit der Bezugsziffer 203 veranschaulicht, mit der Oberflächenschicht 20 verbunden sein. Der Transfer von Wärme, die durch den umschlossenen Die innerhalb des Gehäuses 3 produziert wird, kann dementsprechend entlang der vertikalen Richtung Z, nämlich über die Lötverbindung 203 und durch jede der Oberflächenschicht 20, der dielektrischen Schicht 22, des isolierten Metallsubstrats 21 herab zu dem Kühlkörper auftreten.
  • Gemäß einer oder mehreren Ausführungsformen ist eine elektronische Leistungsvorrichtung bereitgestellt, die ein Gehäuse ohne Anschlussbeine umfasst, das mit einer IMS-PCB gekoppelt ist, die ein aus einem Stahl gefertigtes isoliertes Metallsubstrat aufweist. Aufgrund einer näherungsweise guten Übereinstimmung zwischen den Wärmeausdehnungskoeffizienten eines Leiterrahmens des Gehäuses ohne Anschlussbeine und dem isolierten Metallsubstrat können vorteilhafte TCoB-Ergebnisse (TCoB: Temperature Cycling on Board - Temperaturzyklusdurchlaufen auf Platine) erzielt werden und können Risse innerhalb von Lötverbindungen, die den Leiterrahmen mit der IMS-PCB koppeln, auf eine kosteneffektive Weise vermieden werden.
  • Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu denjenigen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Begriffe wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg verweisen gleiche Begriffe auf gleiche Elemente.
  • Die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen sind offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (14)

  1. Elektronische Leistungsvorrichtung (1), die eine Isoliertes-Metallsubstrat-Leiterplatte (2), im Folgenden als IMS-PCB (2) bezeichnet, und ein Leistungshalbleitervorrichtungsgehäuse (3), im Folgenden als Gehäuse (3) bezeichnet, umfasst, wobei: - das Gehäuse (3) einen Leiterrahmen (31) beinhaltet, der dazu konfiguriert ist, das Gehäuse (3) elektrisch und mechanisch mit der IMS-PCB (2) zu koppeln, wobei der Leiterrahmen (31): - eine starre Konfiguration aufweist; und - aus einem Leiterrahmenmaterial mit einem ersten Wärmeausdehnungskoeffizienten gefertigt ist; - die IMS-PCB (2) ein isoliertes Metallsubstrat (21) beinhaltet, das aus einem Substratmaterial mit einem zweiten Wärmeausdehnungskoeffizienten in dem Bereich von 60 % bis 140 % des ersten Wärmeausdehnungskoeffizienten gefertigt ist.
  2. Elektronische Leistungsvorrichtung (1) nach Anspruch 1, wobei der zweite Wärmeausdehnungskoeffizient in dem Bereich von 80 % bis 110 % des ersten Wärmeausdehnungskoeffizienten liegt.
  3. Elektronische Leistungsvorrichtung (1) nach Anspruch 1, wobei der zweite Wärmeausdehnungskoeffizient in dem Bereich von 90 % bis 105 % des ersten Wärmeausdehnungskoeffizienten liegt.
  4. Elektronische Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Leiterrahmen (31) aus Kupfer gefertigt ist.
  5. Leistungshalbleiterschalter (1) nach einem der vorhergehenden Ansprüche, wobei das isolierte Metallsubstrat (21) aus Stahl oder Kupfer gefertigt ist.
  6. Elektronische Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche 1 bis 4, wobei das isolierte Metallsubstrat (21) aus Stahl gefertigt ist und wobei der Stahl rostfreier Stahl oder zinkbeschichteter Stahl ist.
  7. Elektronische Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das Gehäuse (3) ein Gehäuse ohne Anschlussbeine ist.
  8. Elektronische Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die IMS-PCB (2) ferner eine Oberflächenschicht (20) umfasst, wobei der Leiterrahmen (31) an die Oberflächenschicht (20) angelötet ist.
  9. Elektronische Leistungsvorrichtung (1) nach Anspruch 8, wobei die Oberflächenschicht (20) eine Lötfolienschicht (201) und/oder eine Lötstopplackschicht (202) umfasst.
  10. Elektronische Leistungsvorrichtung (1) nach Anspruch 8 oder 9, wobei die IMS-PCB (2) ferner eine dielektrische Schicht (22) umfasst, die zwischen der Oberflächenschicht (20) und dem isolierten Metallsubstrat (21) angeordnet ist.
  11. Elektronische Leistungsvorrichtung (1) nach Anspruch 10, wobei die dielektrische Schicht (22) eine Dicke von 160 µm oder weniger aufweist.
  12. Elektronische Leistungsvorrichtung (1) nach Anspruch 10 oder 11, wobei die dielektrische Schicht (22) eine Wärmeleitfähigkeit von mehr als 1 W/mK aufweist.
  13. Elektronische Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das isolierte Metallsubstrat (21) eine Dicke von mehr als 0,3 mm aufweist.
  14. Elektronische Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das isolierte Metallsubstrat (21) dazu konfiguriert ist, mit einem Kühlkörper (4) der elektronischen Leistungsvorrichtung (1) gekoppelt zu werden, und eine Wärmeleitfähigkeit von mehr als 60 W/mK aufweist.
DE102017112048.3A 2017-06-01 2017-06-01 Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat Pending DE102017112048A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017112048.3A DE102017112048A1 (de) 2017-06-01 2017-06-01 Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat
US15/992,406 US10426028B2 (en) 2017-06-01 2018-05-30 Printed circuit board with insulated metal substrate made of steel
CN201810551726.2A CN108987368B (zh) 2017-06-01 2018-05-31 具有由钢制成的绝缘金属基板的印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017112048.3A DE102017112048A1 (de) 2017-06-01 2017-06-01 Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat

Publications (1)

Publication Number Publication Date
DE102017112048A1 true DE102017112048A1 (de) 2018-12-06

Family

ID=64278718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017112048.3A Pending DE102017112048A1 (de) 2017-06-01 2017-06-01 Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat

Country Status (3)

Country Link
US (1) US10426028B2 (de)
CN (1) CN108987368B (de)
DE (1) DE102017112048A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220278017A1 (en) * 2021-02-26 2022-09-01 Infineon Technologies Austria Ag Power Electronics Carrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617729A (en) * 1984-02-28 1986-10-21 Automobiles Citroen Process for manufacturing miniaturized electronic power circuits
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
US20120273034A1 (en) * 2010-02-08 2012-11-01 Fujifilm Corporation Metal substrate with insulation layer and manufacturing method thereof, semiconductor device and manufacturing method thereof, solar cell and manufacturing method thereof, electronic circuit and manufacturing method thereof, and light-emitting element and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201011655Y (zh) * 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
US8069559B2 (en) * 2007-08-24 2011-12-06 World Properties, Inc. Method of assembling an insulated metal substrate
US20100171543A1 (en) * 2009-01-08 2010-07-08 Ciclon Semiconductor Device Corp. Packaged power switching device
US8660489B2 (en) * 2010-01-29 2014-02-25 Infineon Technologies Austria Ag System and method for receiving data across an isolation barrier
FR2969899B1 (fr) * 2010-12-23 2012-12-21 Valeo Sys Controle Moteur Sas Circuit imprime a substrat metallique isole
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US9905500B2 (en) * 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN205071443U (zh) * 2015-09-30 2016-03-02 深圳市亿通科技有限公司 一种基板、印刷电路板及使用该印刷电路板的设备
CN106531645A (zh) * 2016-12-21 2017-03-22 江苏长电科技股份有限公司 先封后蚀贴装金属导通三维封装结构的工艺方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617729A (en) * 1984-02-28 1986-10-21 Automobiles Citroen Process for manufacturing miniaturized electronic power circuits
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
US20120273034A1 (en) * 2010-02-08 2012-11-01 Fujifilm Corporation Metal substrate with insulation layer and manufacturing method thereof, semiconductor device and manufacturing method thereof, solar cell and manufacturing method thereof, electronic circuit and manufacturing method thereof, and light-emitting element and manufacturing method thereof

Also Published As

Publication number Publication date
US20180352653A1 (en) 2018-12-06
CN108987368B (zh) 2021-07-30
CN108987368A (zh) 2018-12-11
US10426028B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102014118836A1 (de) Halbleiterbauteil
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015101086A1 (de) Leistungshalbleitermodulanordnung
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015110530A1 (de) Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche
DE102017120753B4 (de) SMD-Package mit Oberseitenkühlung
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102016212032A1 (de) Halbleitermodul
DE102015223300B4 (de) Halbleitervorrichtung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112009004661T5 (de) Stromversorgungsvorrichtung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017112048A1 (de) Leiterplatte mit aus Stahl gefertigtem isoliertem Metallsubstrat
DE102014116793B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102018107094B4 (de) Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
DE102016119078B4 (de) Träger, Schaltkreis, Halbleiterbauelement-Paket
DE112021002959T5 (de) Montagestruktur für halbleitermodule
DE112021002007T5 (de) Transistor und Halbleitervorrichtung
DE102014108641B4 (de) Schaltungsanordnung und verfahren zur herstellung derselben
DE102022109792B4 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication