CN106531645A - 先封后蚀贴装金属导通三维封装结构的工艺方法 - Google Patents

先封后蚀贴装金属导通三维封装结构的工艺方法 Download PDF

Info

Publication number
CN106531645A
CN106531645A CN201611192183.7A CN201611192183A CN106531645A CN 106531645 A CN106531645 A CN 106531645A CN 201611192183 A CN201611192183 A CN 201611192183A CN 106531645 A CN106531645 A CN 106531645A
Authority
CN
China
Prior art keywords
metal
plastic packaging
conducting
circuit layer
honored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611192183.7A
Other languages
English (en)
Inventor
沈锦新
林煜斌
梁新夫
孔海申
周青云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201611192183.7A priority Critical patent/CN106531645A/zh
Publication of CN106531645A publication Critical patent/CN106531645A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种先封后蚀贴装金属导通三维封装结构的工艺方法，它包括以下步骤：步骤一、取金属载体；步骤二、金属载体表面预镀铜层；步骤三、电镀金属外引脚；步骤四、环氧树脂塑封；步骤五、电镀第一金属线路层；步骤六、倒装芯片贴装；步骤七、导电金属框架贴装；步骤八、塑封；步骤九、无源器件贴装；步骤十、塑封；步骤十一、载体蚀刻开窗；步骤十二、电镀抗氧化金属层；步骤十三、切割成品。本发明能够埋入元器件提升整个封装功能集成度，此工艺方法制备的线路层被包封起来，可以提供产品的可靠性能；同时层间导通采用贴装金属引线框架实现，适用于板级封装，可以简化工艺。

Description

先封后蚀贴装金属导通三维封装结构的工艺方法
技术领域
本发明涉及一种先封后蚀贴装金属导通三维封装结构的工艺方法，属于半导体封装技术领域。
背景技术
针对半导体封装轻薄短小的要求，现在的金属引线框或者有机基板的封装都在朝两个方向努力：1、降低封装尺寸；2、功能集成。对于降低封装尺寸部分，可以改善的空间有限，所以封装行业内集中于提高功能集成度，就是将部分功能元器件或者其他电子器件以埋入的方式集成于基板内部，以扩大整个封装体的功能集成度，而由于埋入元器件之后的基板层间材料更加复杂多样，并且不同材料的热膨胀系数差异很大，导致整个基板的翘曲问题严重、分层加剧，甚至引起爆板的问题。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种先封后蚀贴装金属导通三维封装结构的工艺方法，它能够埋入元器件提升整个封装功能集成度，此工艺方法制备的线路层被包封起来，可以提供产品的可靠性能；同时层间导通采用贴装金属引线框架实现，适用于板级封装，可以简化工艺。
本发明解决上述问题所采用的技术方案为：一种先封后蚀贴装金属导通三维封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取金属载体
步骤二、金属载体表面预镀铜层
步骤三、电镀金属外引脚
在金属载体正面通过电镀形成金属外引脚；
步骤四、环氧树脂塑封
将金属外引脚外围区域利用环氧树脂材料进行塑封保护，并通过表面研磨使金属外引脚顶端露出塑封料表面；
步骤五、电镀第一金属线路层
在步骤四的塑封料表面通过电镀形成第一金属线路层；
步骤六、倒装芯片贴装
在第一金属线路层表面贴装倒装芯片；
步骤七、导电金属框架贴装
在第一金属线路层表面贴装导电金属框架；
步骤八、塑封
将第一金属线路层、导电金属框架和芯片外围区域采用塑封料进行塑封，并通过表面研磨使导电金属框架顶端露出塑封料表面；
步骤九、无源器件贴装
在步骤八露出的导电金属框架顶端贴装无源器件；
步骤十、塑封
将无源器件外围区域采用塑封料进行塑封；
步骤十一、载体蚀刻开窗
在金属载体背面进行蚀刻开窗，使外引脚背面露出；
步骤十二、电镀抗氧化金属层
在露出的金属外引脚背面通过电镀形成抗氧化金属层；
步骤十三、切割成品
将步骤十二完成电镀抗氧化金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来，制得先封后蚀贴装金属导通三维封装结构成品。
步骤二中的铜层厚度在2~10微米。
步骤二中铜层的制备方式是化学沉积、电沉积或者气相沉积。
所述金属外引脚和第一金属线路层的材料是铜、铝或镍。
塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
步骤十一中的蚀刻方法采用氯化铜或者氯化铁的蚀刻工艺。
步骤七中的导电金属框架采用整片框架，导电金属框架的图案可根据需求设计变换，横截面形状可为规则的长方形、圆形、多边形或其他不规则形状。
一种先封后蚀贴装金属导通三维封装结构，它包括第一金属线路层，所述第一金属线路层正面设置有导电金属框架，所述第一金属线路层背面设置有金属外引脚，所述金属外引脚外围区域包封有预包封料，所述第一金属线路层上设置有芯片，所述第一金属线路层、导电金属框架和芯片的外围区域包封有第一塑封料，所述导电金属框架顶端露出第一塑封料，所述导电金属框架顶端设置有第一无源器件，所述第一无源器件外围区域包封有第二塑封料。
与现有技术相比，本发明的优点在于：
1、本发明的金属导通三维封装结构，在基板中间的夹层制作过程中埋入对象，可以根据系统或功能需要在需要的位置或是区域埋入主动或被动元器件，封装整合的系统功能多，从而同样功能的元器件模块在PCB板上占用的空间比较少，从而降低成本又提升了封装的集成度；
2、本发明工艺流程，层间导通通过金属引线框架制备，不需要电镀单颗金属柱，能够很好的控制导通金属的高度，可以简化工艺，缩短制程时间。
附图说明
图1~图23为本发明一种先封后蚀贴装金属导通三维封装结构实施例1工艺方法的各工序示意图。
图24为本发明一种先封后蚀贴装金属导通三维封装结构实施例1的示意图。
图25为本发明一种先封后蚀贴装金属导通三维封装结构的导电金属框架的示意图。
图26、图27为图25的局部放大的两个实施例图。
其中：
金属载体1
定位孔2
铜层3
预包封料4
金属外引脚5
导电层6
第一金属线路层7
金属凸点8
导电金属框架9
第一塑封料10
倒装芯片11
第一无源器件12
第二塑封料13。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图24所示，本实施例中的一种先封后蚀贴装金属导通三维封装结构，它包括第一金属线路层7，所述第一金属线路层7正面设置有导电金属框架9，所述第一金属线路层7背面设置有金属外引脚5，所述金属外引脚5外围区域包封有预包封料4，所述第一金属线路层7上通过金属凸点8设置有倒装芯片11，所述第一金属线路层7、导电金属框架9和倒装芯片11的外围区域包封有第一塑封料10，所述导电金属框架9顶端露出第一塑封料10，所述导电金属框架9顶端通过焊料设置有第一无源器件12，所述第一无源器件12外围区域包封有第二塑封料13。
其工艺方法如下：
步骤一、取金属载体
参见图1，取一片厚度合适的金属载体，此板材使用的目的是为线路制作及线路层结构提供支撑，此板材的材质主要以金属材料为主，而金属材料的材质可以是铜材，铁材，不锈钢材或其它可导电功能的金属物质；
步骤二、金属载体表面预镀铜层
参见图2，在金属载体表面预镀铜层，铜层厚度在2~10微米，制备方式可以是化学沉积、电沉积或者气相沉积；
步骤三、光刻作业
参见图3，在预镀铜层的金属载体正面及背面贴覆或印刷可进行曝光显影的光阻材料，以保护后续电镀金属层工艺作业，并利用曝光显影设备对金属载体表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行金属外引脚电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤四、电镀金属外引脚
参见图4，在步骤四中金属载体正面去除部分光阻材料的区域内电镀上金属外引脚，金属外引脚材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤五、去除光阻材料
参见图5，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤六、环氧树脂塑封
参见图6，在金属载体正面的金属外引脚外围区域利用环氧树脂材料进行塑封保护，环氧树脂材料可以依据产品特性选择有填料或者没有填料的种类，塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式；
步骤七、表面研磨
参见图7，在完成环氧树脂塑封后进行环氧树脂表面研磨，目的是使金属外引脚顶端露出塑封体表面以及控制环氧树脂的厚度；
步骤八、环氧树脂表面导电层制备
参见图8，在研磨后的环氧树脂表面进行导电层制备；导电层可以是金属类物质，如镍、钛、铜、银等，也可以使非金属导电高分子材料，如聚苯胺、聚吡咯、聚噻吩等。沉积方式通常为化学沉积、气相沉积、溅射等；
步骤九、光刻作业
参见图9，在步骤八金属载体正面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行第一金属线路层电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤十、电镀第一金属线路层
参见图10，在步骤九中金属载体正面去除部分光阻材料的区域内电镀上第一金属线路层，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤十一、去除光阻材料
参见图11，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤十二、快速蚀刻
参见图12，去除金属载体正面露出的导电层；
步骤十三、倒装芯片贴装
参见图13，在第一金属线路层表面贴装倒装芯片；
步骤十四、导电金属框架或金属引线框架贴装
参见图14，在第一金属线路层表面贴装导电金属框架或者金属引线框架；
步骤十五、塑封
参见图15，将步骤十四中的金属载体正面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、压缩灌胶、喷涂方式或是用贴膜方式，所述可以采用有填料物质或是无填料物质的环氧树脂；
步骤十六、表面研磨
参见图16，在完成环氧树脂塑封后进行环氧树脂表面研磨，目的是使导电金属框架顶端露出塑封体表面以及控制环氧树脂的厚度；
步骤十七、无源器件贴装
参见图17，在步骤十七露出的导电金属框架顶端贴装无源器件；
步骤十八、塑封
参见图18，将步骤十七中的金属载体正面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、压缩灌胶、喷涂方式或是用贴膜方式，所述可以采用有填料物质或是无填料物质的环氧树脂；
步骤十九、光刻作业
参见图19，在步骤十八金属载体背面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行蚀刻的图形区域，光阻材料可以是光阻膜，也可以是光刻胶。
步骤二十、载体蚀刻
参见图20，在步骤十九中金属载体背面去除部分光阻材料的区域进行化学蚀刻开窗，蚀刻方法可以采用氯化铜或者氯化铁的蚀刻工艺；
步骤二十一、去除光阻材料
参见图21，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤二十二、电镀抗氧化金属层
参见图21，在步骤二十一中去除光阻材料后，金属载体表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡等；
步骤二十三、切割成品
参见图23，将步骤二十二完成电镀抗氧化金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来，制得先封后蚀贴装金属导通芯片倒装三维封装结构成品。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (8)

1.一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属载体
步骤二、金属载体表面预镀铜层
步骤三、电镀金属外引脚
在金属载体正面通过电镀形成金属外引脚；
步骤四、环氧树脂塑封
将金属外引脚外围区域利用环氧树脂材料进行塑封保护，并通过表面研磨使金属外引脚顶端露出塑封料表面；
步骤五、电镀第一金属线路层
在步骤四的塑封料表面通过电镀形成第一金属线路层；
步骤六、倒装芯片贴装
在第一金属线路层表面贴装倒装芯片；
步骤七、导电金属框架贴装
在第一金属线路层表面贴装导电金属框架；
步骤八、塑封
将第一金属线路层、导电金属框架和芯片外围区域采用塑封料进行塑封，并通过表面研磨使导电金属框架顶端露出塑封料表面；
步骤九、无源器件贴装
在步骤八露出的导电金属框架顶端贴装无源器件；
步骤十、塑封
将无源器件外围区域采用塑封料进行塑封；
步骤十一、载体蚀刻开窗
在金属载体背面进行蚀刻开窗，使外引脚背面露出；
步骤十二、电镀抗氧化金属层
在露出的金属外引脚背面通过电镀形成抗氧化金属层；
步骤十三、切割成品
将步骤十二完成电镀抗氧化金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来，制得先封后蚀贴装金属导通三维封装结构成品。
2.根据权利要求1所述的一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于：步骤二中的铜层厚度在2~10微米。
3.根据权利要求1所述的一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于：步骤二中铜层的制备方式是化学沉积、电沉积或者气相沉积。
4.根据权利要求1所述的一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于：所述金属外引脚和第一金属线路层的材料是铜、铝或镍。
5.根据权利要求1所述的一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于：塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
6.根据权利要求1所述的一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于：步骤七中的导电金属框架采用整片框架。
7.根据权利要求6所述的一种先封后蚀贴装金属导通三维封装结构的工艺方法，其特征在于：导电金属框架的图案横截面形状可为规则的长方形、圆形或多边形。
8.一种先封后蚀贴装金属导通三维封装结构，其特征在于：它包括第一金属线路层（7），所述第一金属线路层（7）正面设置有导电金属框架（9），所述第一金属线路层（7）背面设置有金属外引脚（5），所述金属外引脚（5）外围区域包封有预包封料（4），所述第一金属线路层（7）上设置有芯片，所述第一金属线路层（7）、导电金属框架（9）和芯片的外围区域包封有第一塑封料（10），所述导电金属框架（9）顶端露出第一塑封料（10），所述导电金属框架（9）顶端设置有第一无源器件（12），所述第一无源器件（12）外围区域包封有第二塑封料（13）。
CN201611192183.7A 2016-12-21 2016-12-21 先封后蚀贴装金属导通三维封装结构的工艺方法 Pending CN106531645A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611192183.7A CN106531645A (zh) 2016-12-21 2016-12-21 先封后蚀贴装金属导通三维封装结构的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611192183.7A CN106531645A (zh) 2016-12-21 2016-12-21 先封后蚀贴装金属导通三维封装结构的工艺方法

Publications (1)

Publication Number Publication Date
CN106531645A true CN106531645A (zh) 2017-03-22

Family

ID=58340318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611192183.7A Pending CN106531645A (zh) 2016-12-21 2016-12-21 先封后蚀贴装金属导通三维封装结构的工艺方法

Country Status (1)

Country Link
CN (1) CN106531645A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018113575A1 (zh) * 2016-12-21 2018-06-28 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构及其工艺方法
CN108987368A (zh) * 2017-06-01 2018-12-11 英飞凌科技奥地利有限公司 具有由钢制成的绝缘金属基板的印刷电路板
CN109392253A (zh) * 2018-09-17 2019-02-26 珠海欧比特电子有限公司 一种改进型的三维立体封装方法
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112530907A (zh) * 2020-12-02 2021-03-19 中国电子科技集团公司第十四研究所 一种无源器件堆叠的多芯片封装结构和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058472A1 (en) * 2002-09-25 2004-03-25 Shim Jong Bo Area array semiconductor package and 3-dimensional stack thereof
CN101728364A (zh) * 2008-10-31 2010-06-09 日月光半导体制造股份有限公司 芯片封装体及制作方法
CN102456677A (zh) * 2010-10-27 2012-05-16 三星半导体(中国)研究开发有限公司 球栅阵列封装结构及其制造方法
CN102593110A (zh) * 2012-01-05 2012-07-18 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN103400773A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058472A1 (en) * 2002-09-25 2004-03-25 Shim Jong Bo Area array semiconductor package and 3-dimensional stack thereof
CN101728364A (zh) * 2008-10-31 2010-06-09 日月光半导体制造股份有限公司 芯片封装体及制作方法
CN102456677A (zh) * 2010-10-27 2012-05-16 三星半导体(中国)研究开发有限公司 球栅阵列封装结构及其制造方法
CN102593110A (zh) * 2012-01-05 2012-07-18 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN103400773A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018113575A1 (zh) * 2016-12-21 2018-06-28 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构及其工艺方法
US11217459B2 (en) 2016-12-21 2022-01-04 Jiangsu Changjiang Electronics Technology Co., Ltd. Package-before-etch three-dimensional package structure electrically connected by plated copper pillars and process thereof
US11823911B2 (en) 2016-12-21 2023-11-21 Jiangsu Changjiang Electronics Technology Co., Ltd. Process of package-then-etch three-dimensional package structure electrically connected by plated copper pillars
CN108987368A (zh) * 2017-06-01 2018-12-11 英飞凌科技奥地利有限公司 具有由钢制成的绝缘金属基板的印刷电路板
CN108987368B (zh) * 2017-06-01 2021-07-30 英飞凌科技奥地利有限公司 具有由钢制成的绝缘金属基板的印刷电路板
CN109392253A (zh) * 2018-09-17 2019-02-26 珠海欧比特电子有限公司 一种改进型的三维立体封装方法
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
WO2022042682A1 (zh) * 2020-08-31 2022-03-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112530907A (zh) * 2020-12-02 2021-03-19 中国电子科技集团公司第十四研究所 一种无源器件堆叠的多芯片封装结构和方法

Similar Documents

Publication Publication Date Title
CN106601627A (zh) 先封后蚀电镀铜柱导通三维封装结构的工艺方法
CN106531645A (zh) 先封后蚀贴装金属导通三维封装结构的工艺方法
US8569894B2 (en) Semiconductor package with single sided substrate design and manufacturing methods thereof
US7934313B1 (en) Package structure fabrication method
CN103730429B (zh) 封装结构
CN107644848A (zh) 封装结构及其制造方法
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN103745931B (zh) 引线框架和封装结构的形成方法
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
CN106601631A (zh) 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN105161427A (zh) 半导体基板、半导体封装与半导体装置的制造方法
CN105870024A (zh) 系统级封装方法
CN111384032A (zh) 半导体装置和其制造方法
US20100314747A1 (en) Electronic device package and method of manufacture
US9202712B2 (en) Lead frame and a method of manufacturing thereof
US9153530B2 (en) Thermal enhanced high density flip chip package
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN106601636A (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
CN106981430B (zh) 一种贴装金属导通三维系统级线路板的工艺方法
CN103441078B (zh) 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
US9805956B2 (en) Lead frame and a method of fabrication thereof
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
CN106601626A (zh) 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法
CN114203882A (zh) 一种扇出型led封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170322

RJ01 Rejection of invention patent application after publication