CN106601626A - 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法 - Google Patents

先封后蚀电镀铜柱导通三维系统级线路板的工艺方法 Download PDF

Info

Publication number
CN106601626A
CN106601626A CN201611192185.6A CN201611192185A CN106601626A CN 106601626 A CN106601626 A CN 106601626A CN 201611192185 A CN201611192185 A CN 201611192185A CN 106601626 A CN106601626 A CN 106601626A
Authority
CN
China
Prior art keywords
circuit layer
metal
metallic circuit
plastic packaging
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611192185.6A
Other languages
English (en)
Inventor
孔海申
林煜斌
沈锦新
梁新夫
周青云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201611192185.6A priority Critical patent/CN106601626A/zh
Publication of CN106601626A publication Critical patent/CN106601626A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明涉及一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，它包括以下步骤：步骤一、取金属载体；步骤二、金属载体表面预镀铜层；步骤三、电镀金属外引脚；步骤四、环氧树脂塑封；步骤五、电镀第一金属线路层；步骤六、电镀导电金属柱；步骤七、贴装芯片；步骤八、塑封；步骤九、电镀第二金属线路层；步骤十、防焊。本发明能够埋入元器件提升整个封装功能集成度，且此工艺方法制备的线路层在金属载体的一侧被包封起来，在工艺流程中金属载体保留，可以提高产品的可靠性能。

Description

先封后蚀电镀铜柱导通三维系统级线路板的工艺方法
技术领域
本发明涉及一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，属于半导体封装技术领域。
背景技术
针对半导体封装轻薄短小的要求，现在的金属引线框或者有机基板的封装都在朝两个方向努力：1、降低封装尺寸；2、功能集成。对于降低封装尺寸部分，可以改善的空间有限，所以封装行业内集中于提高功能集成度，就是将部分功能元器件或者其他电子器件以埋入的方式集成于基板内部，以扩大整个封装体的功能集成度，而由于埋入元器件之后的基板层间材料更加复杂多样，并且不同材料的热膨胀系数差异很大，导致整个基板的翘曲问题严重、分层加剧，甚至引起爆板的问题。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，它能够埋入元器件提升整个封装功能集成度，且此工艺方法制备的线路层在金属载体的一侧被包封起来，在工艺流程中金属载体保留，可以提高产品的可靠性能。
本发明解决上述问题所采用的技术方案为：一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，所述方法包括以下步骤：
步骤一、取金属载体
步骤二、金属载体表面预镀铜层
步骤三、电镀金属外引脚
在金属载体正面通过电镀形成金属外引脚；
步骤四、环氧树脂塑封
将金属外引脚外围区域利用环氧树脂材料进行塑封保护，并通过表面研磨使金属外引脚顶端露出塑封料表面；
步骤五、电镀第一金属线路层
在步骤四的塑封料表面通过电镀形成第一金属线路层；
步骤六、电镀导电金属柱
在金属线路层表面通过电镀形成导电金属柱；
步骤七、贴装芯片
在金属线路层表面贴装芯片；
步骤八、塑封
将第一金属线路层、导电金属柱和芯片外围区域采用塑封料进行塑封，并通过表面研磨使导电金属柱顶端露出塑封料表面；
步骤九、电镀第二金属线路层
在步骤八的塑封料表面通过电镀形成第二金属线路层；
步骤十、防焊
在步骤九的金属载体正面贴覆或印刷防焊材料，并利用曝光显影设备对防焊材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行电镀图形区域；
步骤二中的铜层厚度在2~10微米。
步骤二中铜层的制备方式是化学沉积、电沉积或者气相沉积。
所述金属外引脚、第一金属线路层和第二金属线路层的材料是铜、铝或镍。
塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
一种先封后蚀电镀铜柱导通三维系统级线路板，它包括第一金属线路层和第二金属线路层，所述第一金属线路层和第二金属线路层之间通过导电金属柱相连接，所述第一金属线路层正面设置有芯片，所述第一金属线路层背面设置有金属外引脚，所述金属外引脚外围区域包封有预包封料，所述第一金属线路层、导电金属柱和芯片的外围区域包封有塑封料，部分第二金属线路层外围区域包覆有防焊材料。
露出于防焊材料的第二金属线路层表面设置有抗氧化层。
所述芯片采用正装或倒装。
与现有技术相比，本发明的优点在于：
1、本发明的三维系统级线路板的工艺方法，在基板中间的夹层制作过程中埋入对象，可以根据系统或功能需要在需要的位置或是区域埋入主动或被动元器件，封装整合的系统功能多，从而同样功能的元器件模块在PCB板上占用的空间比较少，从而降低成本又提升了封装的集成度；
2、本发明的三维系统级线路板的工艺方法，引脚线路层全部设计在金属载体的一侧且被包封在产品内部，防止外露在外的氧化，提高了封装可靠性；
3、本发明的三维系统级线路板的工艺方法，采用在金属载体一侧封装，金属载体在基板完成后保留完成整体封装之后去除，可以在塑封料遇冷收缩的时候起到牵制的作用，有效的保证基板的平整性，为后续的制程提供良好的制程环境。
附图说明
图1~图23为本发明一种先封后蚀电镀铜柱导通三维系统级线路板实施例1工艺方法的各工序示意图。
图24为本发明一种先封后蚀电镀铜柱导通三维系统级线路板实施例1的示意图。
图25为本发明一种先封后蚀电镀铜柱导通三维系统级线路板实施例2的示意图。
图26为本发明一种先封后蚀电镀铜柱导通三维系统级线路板实施例3的示意图。
其中：
金属载体1
定位孔2
铜层3
预包封料4
金属外引脚5
导电层6
第一金属线路层7
金属凸点8
导电金属柱9
塑封料10
倒装芯片11
第二金属线路层12
抗氧化层13
防焊材料14
正装芯片15
金属线16
无源器件17。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例1：埋入倒装芯片线路板
如图24所示，本实施例中的一种先封后蚀电镀铜柱导通三维系统级线路板，它包括金属载体1、第一金属线路层7和第二金属线路层12，所述第一金属线路层7和第二金属线路层12之间通过导电金属柱9相连接，所述第一金属线路层7正面设置有芯片，所述第一金属线路层7背面设置有金属外引脚5，所述金属外引脚5外围区域包封有预包封料4，所述第一金属线路层7、导电金属柱9和芯片的外围区域包封有塑封料10，部分第二金属线路层12外围区域包覆有防焊材料14；
露出于防焊材料14的第二金属线路层12表面设置有抗氧化层13。
其工艺方法如下：
步骤一、取金属载体
参见图1，取一片厚度合适的金属载体，此板材使用的目的是为线路制作及线路层结构提供支撑，此板材的材质主要以金属材料为主，而金属材料的材质可以是铜材，铁材，不锈钢材或其它可导电功能的金属物质；
步骤二、金属载体表面预镀铜层
参见图2，在金属载体表面预镀铜层，铜层厚度在2~10微米，制备方式可以是化学沉积、电沉积或者气相沉积；
步骤三、光刻作业
参见图3，在预镀铜层的金属载体正面及背面贴覆或印刷可进行曝光显影的光阻材料，以保护后续电镀金属层工艺作业，并利用曝光显影设备对金属载体表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行金属外引脚电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤四、电镀金属外引脚
参见图4，在步骤四中金属载体正面去除部分光阻材料的区域内电镀上金属外引脚，金属外引脚材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤五、去除光阻材料
参见图5，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤六、环氧树脂塑封
参见图6，在金属载体正面的金属外引脚外围区域利用环氧树脂材料进行塑封保护，环氧树脂材料可以依据产品特性选择有填料或者没有填料的种类，塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式；
步骤七、表面研磨
参见图7，在完成环氧树脂塑封后进行环氧树脂表面研磨，目的是使金属外引脚顶端露出塑封体表面以及控制环氧树脂的厚度；
步骤八、环氧树脂表面导电层制备
参见图8，在研磨后的环氧树脂表面进行导电层制备；导电层可以是金属类物质，如镍、钛、铜、银等，也可以使非金属导电高分子材料，如聚苯胺、聚吡咯、聚噻吩等。沉积方式通常为化学沉积、气相沉积、溅射等；
步骤九、光刻作业
参见图9，在步骤八导电层表面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出导电层表面需要进行金属线路层电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤十、电镀第一金属线路层
参见图10，在步骤九中导电层表面去除部分光阻材料的区域内电镀上第一金属线路层，第一金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤十一、光刻作业
参见图11，在步骤十金属载体正面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行导电金属柱电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤十二、电镀导电金属柱
参见图12，在步骤十一中金属载体正面去除部分光阻材料的区域内电镀导电金属柱，该导电金属柱用于三维封装结构之间的导通及连接；
步骤十三、去除光阻材料
参见图13，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤十四、快速蚀刻
参见图14，去除多余的导电层；
步骤十五、芯片倒装
参见图15，在金属线路层上倒装芯片；
步骤十六、塑封
参见图16，将步骤十五中的金属载体正面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、压缩灌胶、喷涂方式或是用贴膜方式，所述可以采用有填料物质或是无填料物质的环氧树脂；
步骤十七、表面研磨
参见图17，在完成环氧树脂塑封后进行环氧树脂表面研磨，目的是使步骤十二制备的导电金属柱顶端露出塑封体表面以及控制环氧树脂的厚度；
步骤十八、环氧树脂表面导电层制备
参见图18，在研磨后的环氧树脂表面进行导电层制备，导电层可以是金属类物质，如镍、钛、铜、银等，也可以使非金属导电高分子材料，如聚苯胺、聚吡咯、聚噻吩等，沉积方式通常为化学沉积、气相沉积、溅射等；
步骤十九、光刻作业
参见图19，在步骤十八金属载体正面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行电镀图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤二十、电镀第二金属线路层
参见图20，在步骤十九中金属载体背面去除部分光阻材料的区域内电镀上第二金属线路层，第二金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤二十一、去除光阻材料
参见图21，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤二十二、快速蚀刻
参见图22，去除环氧树脂表面露出的多余导电层；
步骤二十三、防焊
参见图23，在步骤二十二金属载体正面贴覆或印刷防焊材料，并利用曝光显影设备对防焊材料进行曝光、显影与去除部分光阻材料，以露出部分第二金属线路层，防焊材料可以是膜状或液态。
实施例2：埋入正装芯片线路板
参见图25，实施例2与实施例1的区别在于：第一金属线路层7正面的倒装芯片11替换为正装芯片15，所述正装芯片15与第一金属线路层7之间通过金属线16相连接。
实施例3：埋入无源器件线路板
参见图26，实施例3与实施例1的区别在于：第一金属线路层7正面的倒装芯片11替换为第二无源器件17。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (6)

1.一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属载体
步骤二、金属载体表面预镀铜层
步骤三、电镀金属外引脚
在金属载体正面通过电镀形成金属外引脚；
步骤四、环氧树脂塑封
将金属外引脚外围区域利用环氧树脂材料进行塑封保护，并通过表面研磨使金属外引脚顶端露出塑封料表面；
步骤五、电镀第一金属线路层
在步骤四的塑封料表面通过电镀形成第一金属线路层；
步骤六、电镀导电金属柱
在金属线路层表面通过电镀形成导电金属柱；
步骤七、贴装芯片
在金属线路层表面贴装芯片；
步骤八、塑封
将第一金属线路层、导电金属柱和芯片外围区域采用塑封料进行塑封，并通过表面研磨使导电金属柱顶端露出塑封料表面；
步骤九、电镀第二金属线路层
在步骤八的塑封料表面通过电镀形成第二金属线路层；
步骤十、防焊
在步骤九的金属载体正面贴覆或印刷防焊材料，并利用曝光显影设备对防焊材料进行曝光、显影与去除部分光阻材料，以露出部分第二金属线路层。
2.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，其特征在于：步骤二中的铜层厚度在2~10微米。
3.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，其特征在于：步骤二中铜层的制备方式是化学沉积、电沉积或者气相沉积。
4.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，其特征在于：所述金属外引脚、第一金属线路层和第二金属线路层的材料是铜、铝或镍。
5.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维系统级线路板的工艺方法，其特征在于：塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
6.一种先封后蚀电镀铜柱导通三维系统级线路板，其特征在于：它包括第一金属线路层（7）和第二金属线路层（12），所述第一金属线路层（7）和第二金属线路层（12）之间通过导电金属柱（9）相连接，所述第一金属线路层（7）正面设置有芯片，所述第一金属线路层（7）背面设置有金属外引脚（5），所述金属外引脚（5）外围区域包封有预包封料（4），所述第一金属线路层（7）、导电金属柱（9）和芯片的外围区域包封有塑封料（10），部分第二金属线路层（12）外围区域包覆有防焊材料（14）。
CN201611192185.6A 2016-12-21 2016-12-21 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法 Pending CN106601626A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611192185.6A CN106601626A (zh) 2016-12-21 2016-12-21 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611192185.6A CN106601626A (zh) 2016-12-21 2016-12-21 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法

Publications (1)

Publication Number Publication Date
CN106601626A true CN106601626A (zh) 2017-04-26

Family

ID=58600411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611192185.6A Pending CN106601626A (zh) 2016-12-21 2016-12-21 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法

Country Status (1)

Country Link
CN (1) CN106601626A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006534A1 (en) * 2003-03-14 2006-01-12 Yean Tay W Microelectronic devices and methods for packaging microelectronic devices
US20090014859A1 (en) * 2007-07-12 2009-01-15 Micron Technology, Inc. Interconnects for packaged semiconductor devices and methods for manufacturing such devices
CN103151274A (zh) * 2013-01-31 2013-06-12 日月光半导体制造股份有限公司 半导体元件及其制造方法
CN103400773A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006534A1 (en) * 2003-03-14 2006-01-12 Yean Tay W Microelectronic devices and methods for packaging microelectronic devices
US20090014859A1 (en) * 2007-07-12 2009-01-15 Micron Technology, Inc. Interconnects for packaged semiconductor devices and methods for manufacturing such devices
CN103151274A (zh) * 2013-01-31 2013-06-12 日月光半导体制造股份有限公司 半导体元件及其制造方法
CN103400773A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法

Similar Documents

Publication Publication Date Title
CN106601627A (zh) 先封后蚀电镀铜柱导通三维封装结构的工艺方法
US8569894B2 (en) Semiconductor package with single sided substrate design and manufacturing methods thereof
CN102157476B (zh) 具有单侧基板设计的半导体封装及其制造方法
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
CN103730429B (zh) 封装结构
CN103745931B (zh) 引线框架和封装结构的形成方法
CN106531645A (zh) 先封后蚀贴装金属导通三维封装结构的工艺方法
CN102144291B (zh) 半导体基板、封装与装置
CN109216335A (zh) 扇出型半导体封装模块
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN106601631A (zh) 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
US8872329B1 (en) Extended landing pad substrate package structure and method
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN103400775B (zh) 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
CN103596358B (zh) Smt加法高密度封装多层线路板结构及其制作方法
CN109686669B (zh) 一种集成电路封装方法及封装结构
CN112103194A (zh) 转接基板及其制作方法、器件封装结构
CN103607841B (zh) Smt减法高密度封装多层线路板结构及其制作方法
CN106601626A (zh) 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法
CN103441078B (zh) 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
CN106981430B (zh) 一种贴装金属导通三维系统级线路板的工艺方法
CN103745938A (zh) 扇出型圆片级封装的制作方法
CN103311216B (zh) 高密度多层线路芯片倒装封装结构及制作方法
CN111834330A (zh) 一种新型半导体封装结构及其制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication