CN109686669B - 一种集成电路封装方法及封装结构 - Google Patents

一种集成电路封装方法及封装结构 Download PDF

Info

Publication number
CN109686669B
CN109686669B CN201811401821.0A CN201811401821A CN109686669B CN 109686669 B CN109686669 B CN 109686669B CN 201811401821 A CN201811401821 A CN 201811401821A CN 109686669 B CN109686669 B CN 109686669B
Authority
CN
China
Prior art keywords
wiring layer
layer
support frame
filling
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811401821.0A
Other languages
English (en)
Other versions
CN109686669A (zh
Inventor
莫锦添
张建平
黄华清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN201811401821.0A priority Critical patent/CN109686669B/zh
Publication of CN109686669A publication Critical patent/CN109686669A/zh
Application granted granted Critical
Publication of CN109686669B publication Critical patent/CN109686669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种集成电路封装方法及封装结构。本发明一方面采用在支撑架中设置通槽并利用胶带粘附放置在通槽中的主动和/或被动器件，简化了埋芯集成电路的封装工艺；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，降低生产成本；第三方面，通过在插件内嵌入主动和/或被动器件并与填充材料无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。本发明可广泛应用于各种集成电路封装。

Description

一种集成电路封装方法及封装结构
技术领域
本发明涉及系统级封装领域，尤其涉及一种埋芯基板的封装方法及封装结构。
背景技术
集成电路封装：把晶圆厂生产出来的集成电路裸片(Die)以及无源器件(电阻、电容等)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
在对于越来越复杂的电子元件的小型化需求的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。集成电路演化的总体推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性的封装产品。这种封装产品的总体要求是高可靠性和适当的电气性能、薄度、刚度、平整度，热性好，体积小和有竞争力的单价。
现有技术中，实现这些封装技术的几种广泛实施的键合方式是引线键合(WireBonding)、倒装键合(Flip Chip Bonding)和载带键合(TAB—Tape Automatic Bonding)。其中，引线键合与载带键合方式成本高，工艺流程简单，只能适用引脚数比较少的封装方式；倒装键合技术的工艺流程相对复杂，对I/O Pad上的锡铅球体积要求十分严格，且必须要在贴片前整平，否则会影响焊球和焊盘的可靠对位。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种可有效改善芯片电性能、工艺流程简单、制作成本低的埋芯流程前置的集成电路封装方法及封装结构。
本发明所采用的技术方案是：
第一方面，本发明提供一种集成电路封装方法，包括：
制作具有至少一个通槽的支撑架；所述通槽用于容纳主动和/或被动器件；
在所述支撑架的第一表面粘贴胶带，使得所述粘贴胶带具有粘性的一面位于所述通槽底部；
在所述通槽中放置主动和/或被动器件，使得所述主动和/或被动器件粘附在对应通槽的底部；
采用填充材料对放置好主动和/或被动器件的支撑架进行整体的塑封，填充所述通槽；
去除胶带；
在所述支撑架的第一表面形成第一布线层，使得所述主动和/或被动器件的触点与所述第一布线层电性连接。
优选的，所述步骤在所述支撑架的第一表面形成第一布线层，具体包括：
在所述支撑架的第一表面形成第一布线层及第一铜柱，使得所述主动和/或被动器件的触点与所述第一布线层电性连接，并采用填充材料进行封装压合形成第二填封层，并采用单面减薄工艺对第二填封层表面进行减薄，露出所述第一铜柱。
优选的，在所述支撑架的第一表面形成第一布线层及第一铜柱，具体包括：
采用Pattern Plating工艺在所述支撑架的第一表面形成第一布线层及第一铜柱。
优选的，还包括步骤：
在与支撑架第一表面相对的第二表面形成第二布线层及第二铜柱，并采用填充材料进行封装压合形成第三填封层，并采用单面减薄工艺对第三填封层表面进行减薄，露出第二铜柱。
优选的，还包括步骤：
在所述第二填封层表面形成第三布线层，在所述第三填封层表面形成第四布线层。
优选的，还包括步骤：
采用增层工艺进行单面或双面增长形成多层板结构。
优选的，所述方法还包括步骤：对所述封装最外布线层覆以阻焊层，并对封装表面处理。
优选的，所述步骤制作具有至少一个通槽的支撑架，具体包括：
采用有机树脂材料和铜材料制作具有至少一个通槽的支撑架。
优选的，所述胶带为耐高温胶带，所述填充材料为树脂材料。
第二方面，本发明提供一种集成电路封装结构，包括支撑架，所述支撑架中设置有至少一个通槽，所述通槽中放置有主动和/或被动器件，所述通槽中填充有填充材料；所述支撑架的第一表面设置有第一布线层，所述主动和/或被动器件的触点与第一布线层电性连接；所述支撑架的第二表面设置有第二布线层；所述第一布线层的下方设置有第三布线层，所述第一布线层和第三布线层之间设置有第二填封层和第一铜柱，所述第一铜柱贯穿所述第二填封层，使得所述第一布线层和第三布线层可通过第一铜柱电性导通；所述第二布线层的上方设置有第四布线层，所述第二布线层和第四布线层之间设置有第三填封层和第二铜柱，所述第二铜柱贯穿所述第三填封层，使得所述第二布线层和第四布线层可通过第二铜柱电性导通；其中，对所述第二填封层表面进行单面减薄露出所述第一铜柱，对所述第三填封层进行单面减薄露出所述第二铜柱。
本发明的有益效果是：
本发明一方面采用在支撑架中设置通槽并利用胶带粘附放置在通槽中的主动和/或被动器件，简化了埋芯集成电路的封装工艺；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，降低生产成本；第三方面，通过在插件内嵌入主动和/或被动器件并与填充材料无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。
本发明可广泛应用于各种集成电路封装。
附图说明
图1是本发明方法一种实施例的步骤流程图；
图2是本发明实施例一中步骤S2得到的中间结构的横截面示意图；
图3是本发明实施例一中步骤S3得到的中间结构的横截面示意图；
图4是本发明实施例一中步骤S4和S5得到的中间结构的横截面示意图；
图5是本发明实施例一中步骤S6得到的中间结构的横截面示意图；
图6是本发明实施例一中步骤S7得到的中间结构的横截面示意图；
图7是本发明实施例一中步骤S8得到的中间结构的横截面示意图；
图8是本发明实施例一中步骤S9得到的中间结构的横截面示意图(四层封装结构的横截面示意图)。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
本实施例提供了一种集成电路封装方法。
在本实施例中，如图1所示，一种集成电路封装方法包括以下步骤：
S1，制作具有至少一个通槽110的支撑架100。如图2所示，可采用有机树脂材料和铜材料制作具有多个通槽110的支撑架100。通槽110贯穿支撑架100的第一表面和第二表面，通槽110用于容纳主动和/或被动器件111。支撑架100中可以设置有第三铜柱120，使得后续在支撑架100的第一表面和第二表面对应形成的第一布线层141和第二布线层142可通过支撑架100中的第三铜柱120电性导通。
S2，如图2所示，在所述支撑架100的第一表面粘贴胶带200，使得所述粘贴胶带200具有粘性的一面位于所述通槽110底部。其中，胶带200可以采用耐高温胶带200(如热解胶带)或UV失粘膜(紫外光照射失粘胶带200)等。当采用热解胶带200时，可通过加热粘着剂到特定温度，轻易去除胶带200，且不会破坏支撑架100、填充材料130、主动和/或被动器件111。
S3，如图3所示，在所述通槽110中放置主动和/或被动器件111，使得所述主动和/或被动器件111粘附在对应通槽110的底部。其中，主动器件包括晶元或其它有源器件；被动器件包括无源器件，如电阻、电容、电感等。主动和/或被动器件111粘附在对应通槽110的底部可临时固定主动和/或被动器件111的位置，以利于后续封装流程的进行。
S4，如图4所示，采用填充材料130对放置好主动和/或被动器件111的支撑架100进行整体的塑封，填充所述通槽110。此填充材料130的热膨胀系数(CTE)需与晶片(主动器件101)匹配；此填充材料130需有一定的介电常数与低的介电损耗，需有高支撑强度、高热传导率与高抗电压击穿强度。填充材料130可采用高分子聚合物材料(如树脂材料)。
S5，去除胶带200。
S6，如图5所示，在所述支撑架100的第一表面形成第一布线层141及第一铜柱120，使得所述主动和/或被动器件111的触点与所述第一布线层141电性连接。可采用PatternPlating(图形电镀)工艺和/或Sputter(金属喷溅)工艺等形成第一布线层141及第一铜柱120。下文第二布线层142、第三布线层143和第四布线层144及其对应铜柱120均可采用Pattern Plating(图形电镀)工艺和/或Sputter(金属喷溅)工艺形成。
S7，如图6所示，采用填充材料130进行封装压合形成第二填封层132，并采用单减薄工艺对第二填封层132表面进行减薄，露出第一铜柱120。
S8，如图7所示，在与支撑架100第一表面相对的第二表面形成第二布线层142及第二铜柱120，并采用填充材料130进行封装压合形成第三填封层133，并采用单面减薄工艺对第三填封层133表面进行减薄，露出第二铜柱120。
S9，如图8所示，在所述第二填封层132表面形成第三布线层143，在所述第三填封层133表面形成第四布线层144。
S11，如图8所示，在第三布线层143表面和第四布线层144表面均覆以阻焊层151，露出焊盘152，并对焊盘做表面处理。
此外，在步骤S9和步骤S11之间，如需要增层，还可以包括步骤：S10，采用增层工艺进行单面或双面增长形成多层板结构。例如，可以采用越亚coreless增层工艺流程进行单面增长。具体流程如下：
S10-1，在将要增层的表面做离子喷溅，形成导电层(如钛&铜导电层)；
需要说明的是，如果需要反复增层，做法可以是完成线路层电镀后，直接贴第二次干膜镀铜柱，此时线路底部的离子喷溅形成的导电层是存在的，不需要喷溅步骤。即增层的总体思想为：在线路层上形成铜柱，然后加一次线路层来实现，可以有多种具体实现方式。
S10-2，在导电层上方贴抗镀层；
S10-3，对抗镀层做曝光、显影，在需要做铜柱120的区域选择性去除抗镀层；
S10-4，在需要做铜柱120的区域电镀铜柱120；
S10-5，去除抗镀层；
S10-6，利用差分蚀刻(去除抗镀层之后，在蚀铜线蚀刻导电层的铜，然后在蚀钛线蚀刻掉导电层的钛)，去除喷溅的钛&铜导电层；
S10-7，采用填充材料130(如树脂材料)进行封装压合；
S10-8，采用磨板或等离子处理等流程对填充材料130进行减薄，露出铜柱120；
S10-9，再在填充材料130上方做离子喷溅，形成钛&铜导电层；
S10-10，贴抗镀层，经曝光显影后露出需要电镀的线路区域；
S10-11，在需要电镀的线路区域电镀线路；
S10-12，在完成S10-11后，此时有两种步骤的流向，若此层为最外层，则流向步骤S10-12-A,若需要继续增层，则流向步骤S10-12-B。
S10-12-A，去除抗镀层，并蚀刻掉喷溅的钛&铜导电层(具体方法参照步骤S10-6)，则外层线路完成。
S10-12-B，贴二次抗镀层；然后循环执行步骤S10-3至S10-12，直至最外层线路完成，可实现多次增层。
需要说明的是，在第N次(N为大于1的整数)执行步骤S10-5时，去除的抗镀层包括本次贴的抗镀层和上一次贴的抗镀层，即一次性去除2层抗镀层，有效节约了工艺流程。
同理，可以采用越亚coreless工艺流程进行另一面增长，从而实现双面增长。也即是说，当第一布线层141和第二布线层142形成线路后，重复形成铜柱、压合、减薄等流程，可以制作更高层数的封装结构。
实施例二
本实施例提供了一种埋芯集成电路封装结构。
如图8所示，封装结构也可以是N层(N为大于或等于2的整数)的封装结构，例如四层封装结构。如图8所示，四层的封装结构包括四层布线层，自上而下依次分别为第四布线层144、第二布线层142、第一布线层141和第三布线层143。其中，第三布线层143和第四布线层144为最外层布线层，第二布线层142和第一布线层141为中间布线层。第一布线层141和第二布线层142之间设置有支撑架100，所述支撑架100中设置有至少一个通槽110，所述通槽110中放置有主动和/或被动器件111，所述通槽110中填充有填充材料130；支撑架100中还设置有贯穿通孔(第三铜柱120)，通孔中填充有金属材料，使得第一布线层141可通过通孔与第二布线层142电连接。所述主动和/或被动器件111的触点与第一布线层141电性连接。所述第一布线层141的下方设置有第三布线层143，所述第一布线层141和第三布线层143之间设置有第二填封层132和第一铜柱120，所述第一铜柱120贯穿所述第二填封层132，使得所述第一布线层141和第三布线层143可通过第一铜柱120电性导通；所述第二布线层142的上方设置有第四布线层144，所述第二布线层142和第四布线层144之间设置有第三填封层133和第二铜柱120，所述第二铜柱120贯穿所述第三填封层133，使得所述第二布线层142和第四布线层144可通过第二铜柱120电性导通。第三布线层143和第四布线层144均为最外层布线层，第三布线层143和第四布线层144的外表面均覆有阻焊层151并露出焊盘152，再对焊盘做表面处理。
本发明一方面采用在支撑架100中设置通槽110并利用胶带200粘附放置在通槽110中的主动和/或被动器件111，简化了埋芯集成电路的封装工艺；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，降低生产成本；第三方面，通过在插件内嵌入主动和/或被动器件111并与填充材料130无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。
本发明可广泛应用于各种集成电路封装。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种集成电路封装方法，其特征在于，包括：
制作具有至少一个通槽的支撑架；所述通槽用于容纳主动和/或被动器件；
在所述支撑架的第一表面粘贴胶带，使得所述粘贴胶带具有粘性的一面位于所述通槽底部；
在所述通槽中放置主动和/或被动器件，使得所述主动和/或被动器件粘附在对应通槽的底部；
采用填充材料对放置好主动和/或被动器件的支撑架进行整体的塑封，填充所述通槽；
去除胶带；
在所述支撑架的第一表面形成第一布线层，使得所述主动和/或被动器件的触点与所述第一布线层电性连接；
其中，所述在所述支撑架的第一表面形成第一布线层的步骤，具体包括：
在所述支撑架的第一表面形成第一布线层及第一铜柱，使得所述主动和/或被动器件的触点与所述第一布线层电性连接，并采用填充材料进行封装压合形成第二填封层，并采用单面减薄工艺对第二填封层表面进行减薄，露出所述第一铜柱。
2.根据权利要求1所述的一种集成电路封装方法，其特征在于，在所述支撑架的第一表面形成第一布线层及第一铜柱，具体包括：
采用Pattern Plating工艺在所述支撑架的第一表面形成第一布线层及第一铜柱。
3.根据权利要求1或2所述的一种集成电路封装方法，其特征在于，还包括步骤：
在与支撑架第一表面相对的第二表面形成第二布线层及第二铜柱，并采用填充材料进行封装压合形成第三填封层，并采用单面减薄工艺对第三填封层表面进行减薄，露出第二铜柱。
4.根据权利要求3所述的一种集成电路封装方法，其特征在于，还包括步骤：
在所述第二填封层表面形成第三布线层，在所述第三填封层表面形成第四布线层。
5.根据权利要求4所述的一种集成电路封装方法，其特征在于，还包括步骤：
采用增层工艺进行单面或双面增长形成多层板结构。
6.根据权利要求1、2、4或5所述的一种集成电路封装方法，其特征在于，所述方法还包括步骤：对封装最外布线层覆以阻焊层，并对封装表面处理。
7.根据权利要求1、2、4或5所述的一种集成电路封装方法，其特征在于，所述步骤制作具有至少一个通槽的支撑架，具体包括：
采用有机树脂材料和铜材料制作具有至少一个通槽的支撑架。
8.根据权利要求1、2、4或5所述的一种集成电路封装方法，其特征在于，所述胶带为耐高温胶带，所述填充材料为树脂材料。
9.一种集成电路封装结构，其特征在于，包括支撑架，所述支撑架中设置有至少一个通槽，所述通槽中放置有主动和/或被动器件，所述通槽中填充有填充材料；所述支撑架的第一表面设置有第一布线层，所述主动和/或被动器件的触点与第一布线层电性连接；所述支撑架的第二表面设置有第二布线层；所述第一布线层的下方设置有第三布线层，所述第一布线层和第三布线层之间设置有第二填封层和第一铜柱，所述第一铜柱贯穿所述第二填封层，使得所述第一布线层和第三布线层可通过第一铜柱电性导通；所述第二布线层的上方设置有第四布线层，所述第二布线层和第四布线层之间设置有第三填封层和第二铜柱，所述第二铜柱贯穿所述第三填封层，使得所述第二布线层和第四布线层可通过第二铜柱电性导通；
其中，对所述第二填封层表面进行单面减薄露出所述第一铜柱，对所述第三填封层进行单面减薄露出所述第二铜柱。
CN201811401821.0A 2018-11-22 2018-11-22 一种集成电路封装方法及封装结构 Active CN109686669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811401821.0A CN109686669B (zh) 2018-11-22 2018-11-22 一种集成电路封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811401821.0A CN109686669B (zh) 2018-11-22 2018-11-22 一种集成电路封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN109686669A CN109686669A (zh) 2019-04-26
CN109686669B true CN109686669B (zh) 2021-08-10

Family

ID=66185517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811401821.0A Active CN109686669B (zh) 2018-11-22 2018-11-22 一种集成电路封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN109686669B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903133B2 (en) 2021-12-09 2024-02-13 Zhuhai Access Semiconductor Co., Ltd Structure for embedding and packaging multiple devices by layer and method for manufacturing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863627B (zh) * 2020-06-29 2022-04-19 珠海越亚半导体股份有限公司 集成无源器件封装结构及其制作方法和基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140144676A1 (en) * 2012-11-29 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and manufacturing method thereof
US20160099213A1 (en) * 2014-10-02 2016-04-07 Samsung Electronics Co., Ltd. Semiconductor package
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN106129016A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线pop封装结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979318A (zh) * 2015-05-19 2015-10-14 南通富士通微电子股份有限公司 晶圆级芯片封装结构及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140144676A1 (en) * 2012-11-29 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and manufacturing method thereof
US20160099213A1 (en) * 2014-10-02 2016-04-07 Samsung Electronics Co., Ltd. Semiconductor package
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN106129016A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线pop封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903133B2 (en) 2021-12-09 2024-02-13 Zhuhai Access Semiconductor Co., Ltd Structure for embedding and packaging multiple devices by layer and method for manufacturing same

Also Published As

Publication number Publication date
CN109686669A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
US7754530B2 (en) Thermal enhanced low profile package structure and method for fabricating the same
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
CN103247599B (zh) 半导体器件及其制造方法
US7129117B2 (en) Method of embedding semiconductor chip in support plate and embedded structure thereof
CN106057688B (zh) 具有屏蔽件的集成电路封装系统及其制造方法
CN110034072B (zh) 半导体封装及其制造方法
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
US20070143993A1 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
KR20030060914A (ko) 집적 장치를 갖는 마이크로 전자 기판
US20060134826A1 (en) Methods of forming semiconductor packages
US20130075928A1 (en) Integrated circuit and method of making
TW201631701A (zh) 以聚合物部件爲主的互連體
US20080224276A1 (en) Semiconductor device package
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
CN109686669B (zh) 一种集成电路封装方法及封装结构
WO2019007082A1 (zh) 一种芯片封装方法
EP3833163A1 (en) Method of manufacturing component carrier and component carrier
KR20180077115A (ko) 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR101023296B1 (ko) 포스트 범프 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant