DE102020110615B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020110615B4
DE102020110615B4 DE102020110615.7A DE102020110615A DE102020110615B4 DE 102020110615 B4 DE102020110615 B4 DE 102020110615B4 DE 102020110615 A DE102020110615 A DE 102020110615A DE 102020110615 B4 DE102020110615 B4 DE 102020110615B4
Authority
DE
Germany
Prior art keywords
portions
width
transistor
diode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020110615.7A
Other languages
English (en)
Other versions
DE102020110615A1 (de
Inventor
Keisuke EGUCHI
Rei YONEYAMA
Nobuchika AOKI
Hiroki Hidaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020110615A1 publication Critical patent/DE102020110615A1/de
Application granted granted Critical
Publication of DE102020110615B4 publication Critical patent/DE102020110615B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitervorrichtung, aufweisend:ein Halbleitersubstrat (10);eine Vielzahl von Transistor-Teilbereichen (20) und eine Vielzahl von Dioden-Teilbereichen (30), die im Halbleitersubstrat (10) vorgesehen sind und in einer Richtung parallel zu einer Oberfläche des Halbleitersubstrats angeordnet sind;eine Oberflächenelektrode (50), die auf der Oberfläche des Halbleitersubstrats (10) vorgesehen und mit der Vielzahl von Transistor-Teilbereichen (20) und der Vielzahl von Dioden-Teilbereichen (30) elektrisch verbunden ist; undeine externe Verdrahtung (60), die einen Bonding-Teilbereich (61) enthält, der an die Oberflächenelektrode (50) gebondet und beim Bonding-Teilbereich (61) mit der Oberflächenelektrode (50) elektrisch verbunden ist, wobeidie Vielzahl von Transistor-Teilbereichen (20) und die Vielzahl von Dioden-Teilbereichen (30) in Draufsicht in einem ersten Bereich (11) und einem zweiten Bereich (12) des Halbleitersubstrats (10) vorgesehen sind,jeder der Vielzahl von Transistor-Teilbereichen (20) und jeder der Vielzahl von Dioden-Teilbereichen (30) in der einen Richtung abwechselnd angeordnet sind,eine erste Transistorbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen (20) im ersten Bereich (11) ist, und eine erste Diodenbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen (30) im ersten Bereich (11) ist, kleiner sind als eine Breite des Bonding-Teilbereichs (61) der externen Verdrahtung (60), undeine zweite Transistorbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen (20) im zweiten Bereich (12) ist, und eine zweite Diodenbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen (30) im zweiten Bereich (12) ist, größer sind als die Breite des Bonding-Teilbereichs (61) der externen Verdrahtung (60), wobeiein halber Wert einer kleineren der ersten Transistorbreite und der ersten Diodenbreite größer ist als ein Wert einer doppelten Dicke des Halbleitersubstrats (10).

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Herkömmlicherweise wurden auf dem Gebiet von Halbleitervorrichtungen Charakteristiken von Halbleiterelementen wie etwa eine Abdünnung der Halbleiterelemente verbessert, um einen Temperaturanstieg zu verhindern, der auftritt, wenn die Halbleiterelemente arbeiten. Inmitten der fortschreitenden Verkleinerung von Halbleitervorrichtungen war die Reduzierung einer Fläche der Halbleiterelemente unvermeidbar. Da sich jedoch die Verbesserung der Charakteristiken von Halbleiterelementen der Grenze nähert, wurde das thermische Design von Halbleitermodulen strenger.
  • In den letzten Jahren ist eine Halbleitervorrichtung, die einen einen Bipolartransistor mit isolierten Gate (IGBT) enthaltenden Transistor-Teilbereich und einen Dioden-Teilbereich enthält, als Halbleitervorrichtung bekannt, deren Wärmeableitung verbessert ist (siehe WO 2018 / 225 571 A1 ).
  • US 2019 / 0 081 162 A1 offenbart ein Halbleiterbauelement, welches einen ersten Diodenabschnitt mit einem ersten Graben, der sich in einer ersten Richtung erstreckt, und einer ersten Grabenelektrode; einen zweiten Diodenabschnitt, der in der ersten Richtung an den ersten Diodenabschnitt angrenzt und einen zweiten Graben umfasst, der sich in der ersten Richtung erstreckt, und eine zweite Grabenelektrode, deren Breite in der ersten Richtung größer ist als die Breite des ersten Diodenabschnitts eine zweite Richtung senkrecht zur ersten Richtung; und einen ersten IGBT-Abschnitt, der in der zweiten Richtung an den ersten Diodenabschnitt angrenzt und in der ersten Richtung an den zweiten Diodenabschnitt angrenzt und einen dritten Graben, der sich in der ersten Richtung erstreckt, und eine erste Gate-Elektrode umfasst. Die in WO 2018 / 225 571 A1 offenbarte Halbleitervorrichtung hat eine planare Form, in der Transistor-Teilbereiche und Dioden-Teilbereiche abwechselnd angeordnet sind, wenn sie aus der Richtung der vorderen Oberfläche des Substrats betrachtet werden. Außerdem weist die Halbleitervorrichtung die an die Oberflächenelektrode gebondete externe Verdrahtung auf, und die Kontaktbreite zwischen der externen Verdrahtung und der Oberflächenelektrode ist größer als eine Seite der Breite des Transistor-Teilbereichs und der Breite des Dioden-Teilbereichs. Bei solch einer Struktur gibt es in der in WO 2018 / 225 571 A1 offenbarten Halbleitervorrichtung, obgleich eine thermische Ermüdung beim Bonding-Teilbereich der externen Verdrahtung abgeschwächt ist, andererseits Bedenken, dass wahrscheinlich eine Snapback-Operation auftritt und die Ein-Spannung verschlechtert wird.
  • Die JP 2013 - 138 069 A offenbart eine Technik zum Verhindern einer Snapback-Operation. Die in JP 2013 - 138 069 A offenbarte Halbleitervorrichtung hat eine Konfiguration, in der eine Vielzahl von streifenförmigen IGBT-Zellenbereichen und eine Vielzahl von Dioden-Zellenbereichen einander benachbart abwechselnd angeordnet sind. Die Vielzahl von IGBT-Zellenbereichen besteht aus einem Bereich mit schmaler Streifenbreite, der eine schmale Streifenform aufweist, und zumindest einem Bereich mit breiter Streifenbreite, der breiter als der Bereich mit schmaler Streifenbreite ist. Die JP 2013 - 138 069 A offenbarte Halbleitervorrichtung verhindert die Snapback-Operation am Beginn einer Erregung des IGBT-Zellenbereichs durch den Bereich mit breiter Streifenbreite. In JP 2013 - 138 069 A wird jedoch die Snapback-Operation am Beginn einer Erregung in den Dioden-Zellenbereichen nicht berücksichtigt, und es bestehen Bedenken, dass die Ein-Spannung der Diode verschlechtert werden kann.
  • Um die Snapback-Operation am Beginn einer Erregung des Transistor-Teilbereichs zu verhindern, muss die Breite der (p+)-Schicht auf der rückseitigen Oberfläche des Transistor-Teilbereichs größer als ein vorbestimmter Wert sein, der durch den spezifischen Widerstand und die Dicke der (n-)-Driftschicht bestimmt ist. Um die Snapback-Operation am Beginn einer Erregung des Dioden-Teilbereichs zu verhindern, muss die Breite der (p+)-Schicht auf der Oberfläche des Dioden-Teilbereichs größer als ein vorbestimmter Wert sein, der durch den spezifischen Widerstand und die Dicke der (n-)-Driftschicht bestimmt ist.
  • Um die Snapback-Operation zu verhindern, werden dementsprechend ein Transistor-Teilbereich und ein Dioden-Teilbereich mit einer größeren Breite als ein vorbestimmter Wert verwendet. Unter dem Gesichtspunkt einer Verbesserung einer Wärmeableitung werden indes ein Transistor-Teilbereich und ein Dioden-Teilbereich, die eine ausgezeichnete Charakteristik einer Wärmedispersion und eine geringe Breite aufweisen, genutzt. Daher war es schwierig, eine Halbleitervorrichtung zu realisieren, die die Snapback-Operation verhindert und eine ausgezeichnete Wärmeableitung aufweist.
  • ZUSAMMENFASSUNG
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die eine Snapback-Operation verhindert und eine ausgezeichnete Wärmeableitung aufweist. Die Lösung dieser Aufgabe erfolgt durch die Merkmale des unabhängigen Anspruchs. Die Unteransprüche haben vorteilhafte Ausgestaltungen der Erfindung zum Inhalt.
  • Die Halbleitervorrichtung gemäß Aspekten der vorliegenden Erfindung umfasst ein Halbleitersubstrat, eine Vielzahl von Transistor-Teilbereichen, eine Vielzahl von Dioden-Teilbereichen, eine Oberflächenelektrode und eine externe Verdrahtung. Die Vielzahl von Transistor-Teilbereichen und die Vielzahl von Dioden-Teilbereichen sind im Halbleitersubstrat vorgesehen und sind in einer Richtung parallel zu der Oberfläche des Halbleitersubstrats angeordnet. Die Oberflächenelektrode ist auf der Oberfläche des Halbleitersubstrats vorgesehen und ist mit der Vielzahl von Transistor-Teilbereichen und der Vielzahl von Dioden-Teilbereichen elektrisch verbunden. Die externe Verdrahtung umfasst einen Bonding-Teilbereich, der an die Oberflächenelektrode gebondet ist, und ist mit der Oberflächenelektrode am Bonding-Teilbereich elektrisch verbunden. Die Vielzahl von Transistor-Teilbereichen und die Vielzahl von Dioden-Teilbereichen sind in Draufsicht in einem ersten Bereich und einem zweiten Bereich des Halbleitersubstrats vorgesehen. Jeder der Vielzahl von Transistor-Teilbereichen und jeder der Vielzahl von Dioden-Teilbereichen sind in einer Richtung abwechselnd angeordnet. Eine erste Transistorbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen im ersten Bereich ist, und eine erste Diodenbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen im ersten Bereich ist, sind kleiner als eine Breite des Bonding-Teilbereichs der externen Verdrahtung. Eine zweite Transistorbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen im zweiten Bereich ist, und eine zweite Diodenbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen im zweiten Bereich ist, sind größer als die Breite des Bonding-Teilbereichs der externen Verdrahtung.
  • Gemäß der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die eine Snapback-Operation verhindert und eine ausgezeichnete Wärmeableitung aufweist.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 1 veranschaulicht;
    • 2 ist eine Querschnittsansicht, genommen entlang der in 1 veranschaulichten Linie A-A';
    • 3 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 2 veranschaulicht;
    • 4 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 3 veranschaulicht;
    • 5 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 4 veranschaulicht;
    • 6 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 5 veranschaulicht; und
    • 7 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 6 veranschaulicht.
  • BESCHREIBUNG VON BEISPIELEN UND BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Beispiel 1
  • 1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Beispiel 1 zur Erläuterung der Erfindung veranschaulicht. 2 ist eine Querschnittsansicht, genommen entlang der in 1 veranschaulichten Linie A-A'.
  • Die Halbleitervorrichtung umfasst ein Halbleitersubstrat 10, eine Vielzahl von Transistor-Teilbereichen 20, eine Vielzahl von Dioden-Teilbereichen 30, eine Gateelektrode 40, eine (in 1 nicht veranschaulichte) Oberflächenelektrode 50 und eine externe Verdrahtung 60.
  • Das Halbleitersubstrat 10 weist in Draufsicht einen ersten Bereich 11, einen zweiten Bereich 12 und einen Anschlussbereich 13 auf. Der Anschlussbereich 13 ist entlang der äußeren Peripherie des Halbleitersubstrats 10 vorgesehen. Der erste Bereich 11 und der zweite Bereich 12 sind innerhalb des Anschlussbereichs 13 gelegen; mit anderen Worten umschließt der Anschlussbereich 13 den ersten Bereich 11 und den zweiten Bereich 12. In dem Beispiel 1 sind der erste Bereich 11 und der zweite Bereich 12 einander benachbart.
  • Die Vielzahl von Transistor-Teilbereichen 20 und die Vielzahl von Dioden-Teilbereichen 30 sind, wie in 1 veranschaulicht, in sowohl dem ersten Bereich 11 als auch dem zweiten Bereich 12 angeordnet und sind, wie in 2 veranschaulicht, in der vertikalen Richtung in dem Halbleitersubstrat 10 angeordnet. Die Vielzahl von Transistor-Teilbereichen 20 und die Vielzahl von Dioden-Teilbereichen 30 sind in einer Richtung parallel zu der Oberfläche des Halbleitersubstrats 10 ausgerichtet angeordnet. Im Folgenden wird hier auf die eine Richtung als Anordnungsrichtung verwiesen. Außerdem sind jeder der Vielzahl von Transistor-Teilbereichen 20 und jeder der Vielzahl von Dioden-Teilbereichen 30 in der Anordnungsrichtung abwechselnd angeordnet. Der erste Bereich 11 und der zweite Bereich 12 in dem Beispiel 1 sind ferner in der gleichen Richtung wie der Anordnungsrichtung einander benachbart angeordnet.
  • Die Vielzahl von Transistor-Teilbereichen 20 und die Vielzahl von Dioden-Teilbereichen 30 weisen eine Streifenform auf. Das heißt, die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 weisen eine rechtwinklige Form auf, die in Draufsicht in einer Richtung orthogonal zur Anordnungsrichtung lang ist. Eine erste Transistorbreite (D2), die die Breite in der Anordnungsrichtung eines Transistor-Teilbereichs 20 im ersten Bereich 11 ist, ist von einer zweiten Transistorbreite (D4), die die Breite in der Anordnungsrichtung eines Transistor-Teilbereichs 20 im zweiten Bereich 12 ist, verschieden. Ferner ist eine erste Diodenbreite (D3), welche die Breite in der Anordnungsrichtung eines Dioden-Teilbereichs 30 im ersten Bereich 11 ist, von einer zweiten Diodenbreite (D5), welche die Breite in der Anordnungsrichtung eines Dioden-Teilbereichs 30 im zweiten Bereich 12 ist, verschieden.
  • Die Gateelektrode 40 ist auf der Oberfläche des Halbleitersubstrats 10 im zweiten Bereich 12 angeordnet. Man beachte, dass in 1 die mit der Gateelektrode 40 verbundene Signalverdrahtung nicht veranschaulicht ist.
  • Wie in 2 veranschaulicht ist, ist die Oberflächenelektrode 50 oberhalb der Vielzahl von Transistor-Teilbereichen 20 und der Vielzahl von Dioden-Teilbereichen 30, das heißt, auf der Oberfläche des Halbleitersubstrats 10, vorgesehen. Die Oberflächenelektrode 50 ist mit der Vielzahl von Transistor-Teilbereichen 20 und der Vielzahl von Dioden-Teilbereichen 30 elektrisch verbunden.
  • Wie in 1 veranschaulicht ist, umfasst eine externe Verdrahtung 60 einen Bonding-Teilbereich 61, der an die Oberflächenelektrode 50 gebondet ist. Die externe Verdrahtung 60 ist am Bonding-Teilbereich 61 mit der Oberflächenelektrode 50 elektrisch verbunden.
  • Die erste Transistorbreite (D2) und die erste Diodenbreite (D3) sind kleiner als die Breite des Bonding-Teilbereichs 61 der externen Verdrahtung 60 (worauf im Folgenden als Bondingbreite (D1) verwiesen wird). Die zweite Transistorbreite (D4) und die zweite Diodenbreite (D5) sind größer als die Bondingbreite (D1) des Bonding-Teilbereichs 61 der externen Verdrahtung 60.
  • Wie in 2 veranschaulicht ist, ist eine Vielzahl von Graben-Gates 70 auf den Oberflächen der Transistor-Teilbereiche 20 und der Dioden-Teilbereiche 30 vorgesehen. Ferner ist auf der rückseitigen Oberfläche des Halbleitersubstrats 10 eine rückseitige Elektrode 80 vorgesehen. Die Halbleitervorrichtung gemäß dem Beispiel 1 ist eine sogenannte vertikale Halbleitervorrichtung, die den zwischen der Oberflächenelektrode 50 und einer rückseitigen Elektrode 80 fließenden Strom steuert. Die Transistor-Teilbereiche 20 enthalten zum Beispiel einen Bipolartransistor mit isoliertem Gate (IGBT), einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) oder dergleichen. Das Halbleitersubstrat 10 enthält zum Beispiel einen Halbleiter mit breiter Bandlücke wie etwa SiC oder GaN als Material. Die Halbleitervorrichtung ist beispielsweise eine Leistungs-Halbleitervorrichtung wie etwa ein rückwärts leitender IGBT (RC-IGBT), in welchem die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 auf einem einzigen Halbleiterchip integriert sind.
  • Als Nächstes wird die Operation der Halbleitervorrichtung, wenn eine Erregung der Transistor-Teilbereiche 20 begonnen wird, beschrieben. Am Beginn einer Erregung in den Transistor-Teilbereichen 20 bewegen sich Elektronen in der Richtung des in 2 veranschaulichten gestrichelten Pfeils, bis die Spannung beim pn-Bonding-Teilbereich das eingebaute Potential erreicht. Die erste Transistorbreite (D2) ist kleiner als die Bondingbreite (D1) der externen Verdrahtung 60; daher ist der parasitäre Widerstand R1 der (n-)-Driftschicht 90 klein. Eine Snapback-Operation tritt daher im ersten Bereich 11 wahrscheinlich auf. Die zweite Transistorbreite (D4) ist jedoch größer als die Bondingbreite (D1) der externen Verdrahtung 60; daher ist der parasitäre Widerstand R2 der (n-)-Driftschicht 90 groß. Der normale bipolare Betrieb wird daher im zweiten Bereich 12 realisiert. Wie oben beschrieben wurde, reduziert in der Halbleitervorrichtung gemäß dem Beispiel 1 der zweite Bereich 12 die Snapback-Operation am Beginn einer Erregung der Transistor-Teilbereiche 20. Die Halbleitervorrichtung verhindert eine Verschlechterung der Ein-Spannung.
  • Indes ist die erste Transistorbreite (D2) schmaler als die zweite Transistorbreite (D4); daher sind die Charakteristiken einer Wärmeableitung im ersten Bereich 11 besser als jene im zweiten Bereich 12. In der Halbleitervorrichtung gemäß dem Beispiel 1 verbessert der erste Bereich 11 die Wärmeableitung der Halbleitervorrichtung.
  • Obgleich hier der Betrieb der Halbleitervorrichtung beschrieben wurde, indem der Beginn einer Erregung der Transistor-Teilbereiche 20 als Beispiel genommen wurde, arbeitet die Halbleitervorrichtung in der gleichen Weise wie oben beschrieben und zeigt auch den gleichen Effekt, wenn die Erregung der Dioden-Teilbereiche 30 begonnen wird. Das heißt, die Snapback-Operation am Beginn einer Erregung der Dioden-Teilbereiche 30 wird reduziert, und die Wärmeableitung der Halbleitervorrichtung ist verbessert.
  • Zusammengefasst umfasst die Halbleitervorrichtung gemäß dem Beispiel 1 das Halbleitersubstrat 10, die Vielzahl von Transistor-Teilbereichen 20, die Vielzahl von Dioden-Teilbereichen 30, die Oberflächenelektrode 50 und die externe Verdrahtung 60. Die Vielzahl von Transistor-Teilbereichen 20 und die Vielzahl von Dioden-Teilbereichen 30 sind im Halbleitersubstrat 10 vorgesehen und sind in einer Richtung parallel zu der Oberfläche des Halbleitersubstrats 10 angeordnet. Die Oberflächenelektrode 50 ist auf der Oberfläche des Halbleitersubstrats 10 vorgesehen und mit der Vielzahl von Transistor-Teilbereichen 20 und der Vielzahl von Dioden-Teilbereichen 30 elektrisch verbunden. Die elektrische Verdrahtung 60 umfasst den Bonding-Teilbereich 61, der an die Oberflächenelektrode 50 gebondet ist, und ist am Bonding-Teilbereich 61 mit der Oberflächenelektrode 50 elektrisch verbunden. Die Vielzahl von Transistor-Teilbereichen 20 und die Vielzahl von Dioden-Teilbereichen 30 sind in Draufsicht in dem ersten Bereich 11 und dem zweiten Bereich 12 des Halbleitersubstrats 10 vorgesehen. Jeder der Vielzahl von Transistor-Teilbereichen 20 und jeder der Vielzahl von Dioden-Teilbereichen 30 sind in der einen Richtung (der Anordnungsrichtung) abwechselnd angeordnet. Die erste Transistorbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen 20 im ersten Bereich 11 ist, und die erste Diodenbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen 30 im ersten Bereich 11 ist, sind kleiner als die Breite des Bonding-Teilbereichs 61 der externen Verdrahtung 60. Die zweite Transistorbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen 20 im zweiten Bereich 12 ist, und die zweite Diodenbreite, welche die Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen 30 im zweiten Bereich 12 ist, sind größer als die Breite des Bonding-Teilbereichs 61 der externen Verdrahtung 60.
  • Selbst wenn die Snapback-Operation im ersten Bereich 11 am Beginn einer Erregung der Transistor-Teilbereiche 20 oder der Dioden-Teilbereiche 30 auftritt, kann solch eine Halbleitervorrichtung den normalen bipolaren Betrieb im zweiten Bereich 12 realisieren. Daher reduziert die Halbleitervorrichtung die Snapback-Operation und verhindert infolgedessen eine Verschlechterung der Ein-Spannung. Ferner sind die Transistor-Teilbereiche 20 oder die Dioden-Teilbereiche 30 im ersten Bereich 11 dichter als jene im zweiten Bereich 12 angeordnet; daher ist die Wärmeableitung in der gesamten Halbleitervorrichtung verbessert.
  • Beispiel 2
  • Eine Halbleitervorrichtung gemäß einem Beispiel 2 wird beschrieben. Man beachte, dass die Beschreibung der gleichen Konfiguration und Operation wie in dem Beispiel 1 unterlassen wird.
  • 3 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 2 veranschaulicht.
  • Der Bonding-Teilbereich 61 der externen Verdrahtung 60 ist auf der Grenze 25 zwischen einem Transistor-Teilbereich 20 im ersten Bereich 11 und einem Dioden-Teilbereich 30 im ersten Bereich 11, der dem Transistor-Teilbereich 20 benachbart ist, an die Oberflächenelektrode 50 gebondet.
  • Wenn die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 erregt werden, werden die Bonding-Teilbereiche 61 der externen Verdrahtung 60 eine Wärmequelle. In der Halbleitervorrichtung gemäß dem Beispiel 2 sind die jedoch die Bonding-Teilbereiche 61 der externen Verdrahtung 60 auf dem ersten Bereich 11 mit einer ausgezeichneten Wärmeableitung gelegen; daher ist die Wärmeableitung der gesamten Halbleitervorrichtung verbessert. Darüber hinaus sind die Bonding-Teilbereiche 61 der externen Verdrahtung 60 auf der Grenze 25 angeordnet; deshalb ist eine thermische Ermüdung an den Bonding-Teilbereichen 61 der externen Verdrahtung 60 abgeschwächt. Infolgedessen ist die Langzeitzuverlässigkeit der Halbleitervorrichtung verbessert.
  • Beispiel 3
  • Eine Halbleitervorrichtung gemäß einem Beispiel 3 wird beschrieben. Man beachte, dass die Beschreibung der gleichen Konfigurationen und Operationen wie in den Beispielen 1 oder 2 unterlassen wird.
  • 4 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 3 veranschaulicht.
  • Der erste Bereich 11 ist in der Richtung, die einer mit der Gateelektrode 40 verbundenen Signalverdrahtung 100 entgegengesetzt ist, vorgesehen.
  • Die Signalverdrahtung 100 verbindet elektrisch eine außerhalb des Halbleitersubstrats 10 vorgesehene Signalverdrahtungsstruktur 110 und die auf der Oberfläche des Halbleitersubstrats 10 vorgesehene Gateelektrode 40. Die Signalverdrahtung 100 erstreckt sich hier in einer Richtung orthogonal zur Anordnungsrichtung der Transistor-Teilbereiche 20 und der Dioden-Teilbereiche 30.
  • Der Bonding-Teilbereich 61 der externen Verdrahtung 60 ist auf der Grenze 25 des Transistor-Teilbereichs 20 und des Dioden-Teilbereichs 30 an die Oberflächenelektrode 50 gebondet. Die externe Verdrahtung 60 verbindet die Oberflächenelektrode 50 und eine außerhalb des Halbleitersubstrats 10 vorgesehene Hauptstrom-Verdrahtungsstruktur 120 elektrisch. Die externe Verdrahtung 60 erstreckt sich vom Bonding-Teilbereich 61 in einer Richtung, die von der Richtung verschieden ist, in der die Signalverdrahtung 100 gelegen ist.
  • Im Herstellungsprozess der Halbleitervorrichtung ist es notwendig, dass die externe Verdrahtung 60 und die Signalverdrahtung 100 mit der Hauptstrom-Verdrahtungsstruktur 120 bzw. der Signalverdrahtungsstruktur 110 so verbunden werden, dass die externe Verdrahtung 60 und die Signalverdrahtung 100 einander nicht stören. In dem Beispiel 3 ist der erste Bereich 11 in der der Signalverdrahtung 100 entgegengesetzten Richtung vorgesehen; daher wird eine Störung bzw. Interferenz zwischen der externen Verdrahtung 60 und der Signalverdrahtung 100 abgeschwächt, wenn die externe Verdrahtung 60 an die Oberflächenelektrode 50 gebondet wird.
  • In der Halbleitervorrichtung gemäß dem Beispiel 3 wird eine stabile Verbindung der externen Verdrahtung 60 mit dem ersten Bereich 11 im Herstellungsprozess sichergestellt. Infolgedessen werden die Produktivität und Zuverlässigkeit im Herstellungsprozess verbessert. Darüber hinaus wird der Bonding-Teilbereich 61 der externen Verdrahtung 60 auf der Grenze 25 mit der Oberflächenelektrode 50 verbunden; daher wird eine thermische Ermüdung beim Bonding-Teilbereich 61 der externen Verdrahtung 60 abgeschwächt. Infolgedessen wird die Langzeitzuverlässigkeit der Halbleitervorrichtung verbessert.
  • Beispiel 4
  • Eine Halbleitervorrichtung gemäß einem Beispiel 4 wird beschrieben. Man beachte, dass die Beschreibung der gleichen Konfigurationen und Operationen wie in einer beliebigen der Beispiele 1 bis 3 unterlassen wird.
  • 5 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 4 veranschaulicht.
  • Wie oben beschrieben wurde, weisen die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 eine rechtwinklige Form auf, die in Draufsicht in einer Richtung orthogonal zur Anordnungsrichtung lang ist. Daher weist die Grenze 25 zwischen dem Transistor-Teilbereich 20 und dem Dioden-Teilbereich 30 im ersten Bereich 11 eine Grenzlinie auf, die in einer zur Anordnungsrichtung orthogonalen Richtung lang ist. Eine externe Verdrahtung 60 ist parallel zu der Grenzlinie zwischen dem Transistor-Teilbereich 20 und dem Dioden-Teilbereich 30 im ersten Bereich 11 verbunden.
  • Die externe Verdrahtung 60 umfasst eine Vielzahl von Bonding-Teilbereichen 61, und die Vielzahl von Bonding-Teilbereichen 61 ist an einer Vielzahl von Positionen an der Grenze 25 an die Oberflächenelektrode 50 gebondet. Mit anderen Worten ist die externe Verdrahtung 60 auf der Grenzlinie in Form einer Steppnaht gebondet, und solch eine Verdrahtung wird Steppnaht-Verdrahtung (engl.: stitch wiring) genannt.
  • Ferner erstreckt sich die externe Verdrahtung 60 von den Bonding-Teilbereichen 61 parallel zur Grenzlinie. Mit anderen Worten sind die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 parallel zur Verbindungsrichtung der externen Verdrahtung 60 angeordnet.
  • In der Halbleitervorrichtung gemäß dem Beispiel 4 ist es nur notwendig, die Position in der X-Richtung, veranschaulicht in 5, genau zu fixieren, wenn die externe Verdrahtung 60 und die Bonding-Stellen im Bonding-Prozess der externen Verdrahtung 60 positioniert werden. Dadurch wird eine Varianz in den Positionen der Bonding-Teilbereiche 61 in der Y-Richtung reduziert.
  • Wie oben beschrieben wurde, wird im Herstellungsprozess in der Halbleitervorrichtung gemäß dem Beispiel 4 ein stabiles Bonden der externen Verdrahtung 60 an die Oberflächenelektrode 50 auf der Grenze 25 zwischen dem Transistor-Teilbereich 20 und dem Dioden-Teilbereich 30 sichergestellt.
  • Die externe Verdrahtung 60 wird überdies in Form einer Steppnaht gebondet; daher wird die an den Bonding-Teilbereichen 61 der externen Verdrahtung 60 erzeugte Wärme verteilt. Eine thermische Ermüdung bei den Bonding-Teilbereichen 61 der externen Verdrahtung 60 wird abgeschwächt, und infolgedessen wird die Langzeitzuverlässigkeit der Halbleitervorrichtung verbessert.
  • Beispiel 5
  • Eine Halbleitervorrichtung gemäß einem Beispiel 5 wird beschrieben. Man beachte, dass die Beschreibung der gleichen Konfigurationen und Operationen wie in einem beliebigen der Beispiele 1 bis 4 unterlassen wird.
  • 6 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 5 veranschaulicht.
  • In dem Beispiel 5 sind der erste Bereich 11 und der zweite Bereich 12 in einer Richtung (Y-Richtung) orthogonal zur Anordnungsrichtung (X-Richtung in 5) der Transistor-Teilbereiche 20 und der Dioden-Teilbereiche 30 benachbart angeordnet. Der erste Bereich 11 ist in der Richtung, die der mit der Gateelektrode 40 verbundenen Signalverdrahtung 100 entgegengesetzt ist, vorgesehen.
  • Die Signalverdrahtung 100 verbindet eine außerhalb des Halbleitersubstrats 10 vorgesehene Signalverdrahtungsstruktur 110 und die auf der Oberfläche des Halbleitersubstrats 10 vorgesehene Gateelektrode 40 elektrisch. Die Signalverdrahtung 100 erstreckt sich hier in der Anordnungsrichtung der Transistor-Teilbereiche 20 und der Dioden-Teilbereiche 30.
  • Die Bonding-Teilbereiche 61 der externen Verdrahtung 60 sind auf der Grenze 25 der Transistor-Teilbereiche 20 und der Dioden-Teilbereiche 30 an die Oberflächenelektrode 50 gebondet. Die externe Verdrahtung 60 verbindet die Oberflächenelektrode 50 und die außerhalb des Halbleitersubstrats 10 vorgesehene Hauptstrom-Verdrahtungsstruktur 120 elektrisch. Die externe Verdrahtung 60 erstreckt sich vom Bonding-Teilbereich 61 in einer Richtung, die von der Richtung verschieden ist, in der die Signalverdrahtung 100 gelegen ist.
  • Wie oben beschrieben wurde, weisen die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 eine rechtwinklige Form auf, die in Draufsicht in einer Richtung orthogonal zur Anordnungsrichtung lang ist. Daher weist die Grenze 25 zwischen dem Transistor-Teilbereich 20 und dem Dioden-Teilbereich 30 im ersten Bereich 11 eine Grenzlinie auf, die in einer zur Anordnungsrichtung orthogonalen Richtung lang ist. Die externe Verdrahtung 60 ist parallel zu der Grenzlinie zwischen dem Transistor-Teilbereich 20 und dem Dioden-Teilbereich 30 im ersten Bereich 11 verbunden.
  • Die externe Verdrahtung 60 umfasst eine Vielzahl von Bonding-Teilbereichen 61, und die Vielzahl von Bonding-Teilbereichen 61 ist an einer Vielzahl von Positionen an der Grenze 25 an die Oberflächenelektrode 50 gebondet. Mit anderen Worten ist die externe Verdrahtung 60 auf der Grenzlinie in Form einer Steppnaht gebondet, und solch eine Verdrahtung wird Steppnaht-Verdrahtung genannt.
  • Die externe Verdrahtung 60 erstreckt sich ferner von den Bonding-Teilbereichen 61 parallel zur Grenzlinie. Mit anderen Worten sind die Transistor-Teilbereiche 20 und die Dioden-Teilbereiche 30 parallel zur Verbindungsrichtung der externen Verdrahtung 60 angeordnet.
  • Im Herstellungsprozess der Halbleitervorrichtung müssen die externe Verdrahtung 60 und die Signalverdrahtung 100 mit der Hauptstrom-Verdrahtungsstruktur 120 bzw. der Signalverdrahtungsstruktur 110 so verbunden werden, dass die externe Verdrahtung 60 und die Signalverdrahtung 100 einander nicht stören. In dem Beispiel 5 ist der erste Bereich 11 in der zur Signalverdrahtung 100 entgegengesetzten Richtung vorgesehen; daher wird eine Störung bzw. Interferenz zwischen der externen Verdrahtung 60 und der Signalverdrahtung 100 abgeschwächt, wenn die externe Verdrahtung 60 an die Oberflächenelektrode 50 gebondet wird.
  • In der Halbleitervorrichtung gemäß dem Beispiel 5 wird im Herstellungsprozess eine stabile Verbindung der externen Verdrahtung 60 mit dem ersten Bereich 11 sichergestellt. Infolgedessen werden Produktivität und Zuverlässigkeit im Herstellungsprozess verbessert. Darüber hinaus wird die externe Verdrahtung 60 in Form einer Steppnaht gebondet; daher wird die bei den Bonding-Teilbereichen 61 der externen Verdrahtung 60 erzeugte Wärme verteilt. Eine thermische Ermüdung bei den Bonding-Teilbereichen 61 der externen Verdrahtung 60 wird abgeschwächt, und infolgedessen wird die Langzeitzuverlässigkeit der Halbleitervorrichtung verbessert.
  • Beispiel 6
  • Eine Halbleitervorrichtung gemäß einem Beispiel 6 wird beschrieben. Man beachte, dass die Beschreibung der gleichen Konfigurationen und Operationen wie in einem beliebigen der Beispiele 1 bis 5 unterlassen wird.
  • 7 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 6 veranschaulicht.
  • Die erste Transistorbreite (D2) ist größer als die erste Diodenbreite (D3), und die zweite Transistorbreite (D4) ist größer als die zweite Diodenbreite (D5).
  • In solch einer Halbleitervorrichtung ist die Stromdichte der Transistor-Teilbereiche 20 gering. Daher verhindert die Halbleitervorrichtung den Temperaturanstieg der Halbleitervorrichtung.
  • Ausführungsform 1
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 1 der Erfindung wird beschrieben. Man beachte, dass die Beschreibung der gleichen Konfigurationen und Operationen wie in einem beliebigen der Beispiele 1 bis 6 unterlassen wird.
  • Die Halbleitervorrichtung in der Ausführungsform 1 hat die gleiche Konfiguration wie die in einer der Beispiele 1 bis 6 beschriebene Halbleitervorrichtung. Jedoch ist der halbe Wert der kleineren der ersten Transistorbreite (D2) und der ersten Diodenbreite (D3) größer als der Wert der doppelten Dicke (D6) des Halbleitersubstrats 10. Mit anderen Worten erfüllt die Halbleitervorrichtung in der Ausführungsform 1 den Beziehungsausdruck D2 × 0,5 > D6 × 2 oder D3 × 0,5 > D6 × 2.
  • Solch eine Halbleitervorrichtung reduziert ausreichend die Snapback-Operation und verhindert eine Verschlechterung der Ein-Spannung.
  • Es sollte besonders erwähnt werden, dass die Beispiele und die Ausführungsform der vorliegenden Erfindung kombiniert werden können.

Claims (9)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (10); eine Vielzahl von Transistor-Teilbereichen (20) und eine Vielzahl von Dioden-Teilbereichen (30), die im Halbleitersubstrat (10) vorgesehen sind und in einer Richtung parallel zu einer Oberfläche des Halbleitersubstrats angeordnet sind; eine Oberflächenelektrode (50), die auf der Oberfläche des Halbleitersubstrats (10) vorgesehen und mit der Vielzahl von Transistor-Teilbereichen (20) und der Vielzahl von Dioden-Teilbereichen (30) elektrisch verbunden ist; und eine externe Verdrahtung (60), die einen Bonding-Teilbereich (61) enthält, der an die Oberflächenelektrode (50) gebondet und beim Bonding-Teilbereich (61) mit der Oberflächenelektrode (50) elektrisch verbunden ist, wobei die Vielzahl von Transistor-Teilbereichen (20) und die Vielzahl von Dioden-Teilbereichen (30) in Draufsicht in einem ersten Bereich (11) und einem zweiten Bereich (12) des Halbleitersubstrats (10) vorgesehen sind, jeder der Vielzahl von Transistor-Teilbereichen (20) und jeder der Vielzahl von Dioden-Teilbereichen (30) in der einen Richtung abwechselnd angeordnet sind, eine erste Transistorbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen (20) im ersten Bereich (11) ist, und eine erste Diodenbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen (30) im ersten Bereich (11) ist, kleiner sind als eine Breite des Bonding-Teilbereichs (61) der externen Verdrahtung (60), und eine zweite Transistorbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Transistor-Teilbereichen (20) im zweiten Bereich (12) ist, und eine zweite Diodenbreite, welche eine Breite in der einen Richtung jedes der Vielzahl von Dioden-Teilbereichen (30) im zweiten Bereich (12) ist, größer sind als die Breite des Bonding-Teilbereichs (61) der externen Verdrahtung (60), wobei ein halber Wert einer kleineren der ersten Transistorbreite und der ersten Diodenbreite größer ist als ein Wert einer doppelten Dicke des Halbleitersubstrats (10).
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Bonding-Teilbereich (61) der externen Verdrahtung (60) auf einer Grenze (25) zwischen einem der Vielzahl von Transistor-Teilbereichen (20) im ersten Bereich (11) und einem der Vielzahl von Dioden-Teilbereichen (30) im ersten Bereich (11) an die Oberflächenelektrode (50) gebondet ist, wobei der eine Dioden-Teilbereich dem einen Transistor-Teilbereich benachbart ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, ferner aufweisend eine Gateelektrode (40), die auf der Oberfläche des Halbleitersubstrats (10) im zweiten Bereich (12) vorgesehen ist, wobei der erste Bereich (11) in einer Richtung vorgesehen ist, die einer mit der Gateelektrode (40) verbundenen Signalverdrahtung (100) entgegengesetzt ist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei jeder der Vielzahl von Transistor-Teilbereichen (20) und jeder der Vielzahl von Dioden-Teilbereichen (30) parallel zu einer Verbindungsrichtung der externen Verdrahtung (60) angeordnet sind, die externe Verdrahtung (60) parallel zu einer Grenzlinie zwischen dem einen Transistor-Teilbereich und dem einen Dioden-Teilbereich im ersten Bereich (11) verbunden ist, und der Bonding-Teilbereich (61) mit der Grenze (25) verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 4, ferner aufweisend eine Gateelektrode (40), die auf der Oberfläche des Halbleitersubstrats (10) im zweiten Bereich (12) vorgesehen ist, wobei der erste Bereich (11) in einer Richtung vorgesehen ist, die einer mit der Gateelektrode (40) verbundenen Signalverdrahtung (100) entgegengesetzt ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die erste Transistorbreite größer als die erste Diodenbreite ist und die zweite Transistorbreite größer als die zweite Diodenbreite ist.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, ferner aufweisend eine Gateelektrode (40), die auf der Oberfläche des Halbleitersubstrats (10) im zweiten Bereich (12) vorgesehen ist, wobei die externe Verdrahtung (60) sich vom Bonding-Teilbereich (61) in einer Richtung erstreckt, die von einer Richtung, in der eine mit der Gateelektrode (40) verbundene Signalverdrahtung (100) gelegen ist, verschieden ist.
  8. Halbleitervorrichtung nach Anspruch 2, wobei die externe Verdrahtung (60) eine Vielzahl von Bonding-Teilbereichen (61) umfasst, die an einer Vielzahl von Positionen in der Oberflächenelektrode (50) auf der Grenze (25) an die Oberflächenelektrode (50) gebondet sind, und jeder der Vielzahl von Bonding-Teilbereichen (61) dem Bonding-Teilbereich (61) entspricht.
  9. Halbleitervorrichtung nach Anspruch 8, ferner aufweisend eine Gateelektrode (40), die auf der Oberfläche des Halbleitersubstrats (10) im zweiten Bereich (12) vorgesehen ist, wobei die externe Verdrahtung (60) sich von der Vielzahl von Bonding-Teilbereichen (61) in einer Richtung erstreckt, die von einer Richtung, in der eine mit der Gateelektrode (40) verbundene Signalverdrahtung (100) gelegen ist, verschieden ist.
DE102020110615.7A 2019-04-26 2020-04-20 Halbleitervorrichtung Active DE102020110615B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-084826 2019-04-26
JP2019084826A JP7061983B2 (ja) 2019-04-26 2019-04-26 半導体装置

Publications (2)

Publication Number Publication Date
DE102020110615A1 DE102020110615A1 (de) 2020-10-29
DE102020110615B4 true DE102020110615B4 (de) 2024-05-23

Family

ID=72839996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020110615.7A Active DE102020110615B4 (de) 2019-04-26 2020-04-20 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11581307B2 (de)
JP (1) JP7061983B2 (de)
CN (1) CN111863743B (de)
DE (1) DE102020110615B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138069A (ja) 2011-12-28 2013-07-11 Denso Corp 半導体装置
WO2018225571A1 (ja) 2017-06-09 2018-12-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US20190081162A1 (en) 2017-09-14 2019-03-14 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
JP5577628B2 (ja) * 2009-06-05 2014-08-27 トヨタ自動車株式会社 半導体装置
JP5577713B2 (ja) * 2010-01-20 2014-08-27 日本電気株式会社 電界効果トランジスタ、電子装置、電界効果トランジスタの製造方法及び使用方法
JP2013201360A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体装置
JP6211867B2 (ja) * 2013-09-24 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US9373615B2 (en) * 2014-11-03 2016-06-21 Texas Instruments Incorporated Bipolar transistor including lateral suppression diode
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
JP2017201722A (ja) * 2017-08-03 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138069A (ja) 2011-12-28 2013-07-11 Denso Corp 半導体装置
WO2018225571A1 (ja) 2017-06-09 2018-12-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US20190081162A1 (en) 2017-09-14 2019-03-14 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN111863743B (zh) 2024-02-23
JP7061983B2 (ja) 2022-05-02
US11581307B2 (en) 2023-02-14
CN111863743A (zh) 2020-10-30
JP2020181918A (ja) 2020-11-05
US20200343240A1 (en) 2020-10-29
DE102020110615A1 (de) 2020-10-29

Similar Documents

Publication Publication Date Title
DE102016105765B4 (de) Umgekehrt leitender igbt
DE102010028978B4 (de) Halbleitervorrichtung
DE69533010T2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE69331793T2 (de) Integriertes Leistungshalbleiterschaltkreisbauelement mit gleichförmiger elektrischer Feldverteilung
DE102009043441B4 (de) Halbleitermodul
DE102016109641B4 (de) Halbleitergerät
DE3537004A1 (de) Vdmos-baustein
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102007024112B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE102010042691A1 (de) Halbleitervorrichtung
DE102017203982A1 (de) Halbleitervorrichtung
DE102020112338B4 (de) Halbleitervorrichtung
DE2554612C3 (de) Leistungstransistor
DE102017121555A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102019215127A1 (de) Halbleitervorrichtung
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102017114568A1 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE112021002909T5 (de) Halbleiterbauteil
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE112017003073T5 (de) Stromwandlungsvorrichtung
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE102020122125A1 (de) Halbleitermodul
DE102020110615B4 (de) Halbleitervorrichtung
DE102019215905A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division