DE102017121460A1 - Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102017121460A1
DE102017121460A1 DE102017121460.7A DE102017121460A DE102017121460A1 DE 102017121460 A1 DE102017121460 A1 DE 102017121460A1 DE 102017121460 A DE102017121460 A DE 102017121460A DE 102017121460 A1 DE102017121460 A1 DE 102017121460A1
Authority
DE
Germany
Prior art keywords
type region
type
trench
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017121460.7A
Other languages
English (en)
Inventor
NackYong JOO
Dae Hwan Chun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Kia Corp
Original Assignee
Hyundai Motor Co
Kia Motors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co, Kia Motors Corp filed Critical Hyundai Motor Co
Publication of DE102017121460A1 publication Critical patent/DE102017121460A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiter-Vorrichtung, welche aufweist eine n--Typ-Schicht (200), die angeordnet ist an einer ersten Oberfläche von einem n+-Typ-Siliciumcarbid-Substrats (100), einen p--Typ-Bereich (300), einen p-Typ-Bereich (400), einen n+-Typ-Bereich (500) und einen p+-Typ-Bereich (600), die angeordnet sind an einem oberen Abschnitt in der n--Typ-Schicht (200), eine Gate-Elektrode (800) und eine Source-Elektrode (910), die angeordnet sind an der n--Typ-Schicht (200) und voneinander isoliert sind, und eine Drain-Elektrode (920), die angeordnet ist an einer zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats (100), wobei die Source-Elektrode (910) in Kontakt ist mit dem p--Typ-Bereich (300), dem n+-Typ-Bereich (500) und dem p+-Typ-Bereich (600), und die Source-Elektrode (910) aufweisen kann einen Ohmscher-Übergang-Bereich (OJ), der angeordnet ist an einem Kontaktabschnitt der Source-Elektrode (910) und des n+-Typ-Bereichs (500) sowie dem Kontaktabschnitt der Source-Elektrode (910) und des p+-Typ-Bereichs (600), und einen Schottky-Übergang-Bereich (SJ), der angeordnet ist an dem Kontaktabschnitt der Source-Elektrode (910) und des p--Typ-Bereichs (300).

Description

  • Querverweis zu bezogenen Anmeldungen
  • Die vorliegende Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2016-0169845 , die am 13. Dezember 2016 eingereicht wurde, deren gesamter Inhalt durch diese Referenz für alle Zwecke hierin eingeschlossen ist.
  • Hintergrund der Erfindung
  • Feld der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiter-Vorrichtung, die ein Siliciumcarbid (SiC) aufweist, und ein Herstellungsverfahren davon.
  • Beschreibung der bezogenen Technik
  • Eine Leistungs-Halbleiter-Vorrichtung erfordert einen niedrigen An-Widerstand (z.B. Widerstand im eingeschalteten Zustand) oder eine niedrige Sättigungsspannung, um einen Leistungsverlust in einem Leitungszustand zu reduzieren, während es ermöglicht wird, dass ein besonders großer Strom fließt. Ebenso wird benötigt eine Charakteristik, die einer hohen Spannung einer umgekehrten Richtung eines PN-Übergangs, die an beiden Enden der Leistungs-Halbleiter-Vorrichtung in einem Aus-Zustand oder in dem Moment, in dem ein Schalter ausgeschaltet wird, anliegt, standhalten kann, das heißt eine Hohe-Durchschlagspannung-Charakteristik.
  • Zum Modularisieren der mehreren Leistungs-Halbleiter-Vorrichtungen, die einer grundlegenden elektrischen Bedingung und einer Physikalische-Eigenschaft-Bedingung genügen, in eine Einheit kann eine Anzahl und eine elektrische Spezifikation der Leistungs-Halbleiter-Vorrichtungen in dem Leistungs-Halbleiter-Modul verändert werden abhängig von Bedingungen, die in einem System benötigt werden.
  • Im Allgemeinen wird ein Drei-Phasen-Leistungs-Halbleiter-Modul verwendet, um eine Lorentz-Kraft zu bilden zum Antreiben eines Elektromotors. Das heißt, ein Antriebszustand wird ermittelt durch Steuern eines Stroms und einer Leistung, die dem Elektromotor zugeführt werden durch das Drei-Phasen-Leistungs-Halbleiter-Modul.
  • Ein konventioneller Silicium-IGBT (Bipolartransistor mit isolierter Gate-Elektrode, engl. „Insulated Gate Bipolar Transistor“) und eine Silicium-Diode werden angewendet (z.B. verwendet) in dem Drei-Phasen-Leistungs-Halbleiter-Modul, indes gibt es in letzter Zeit einen Trend des Anwendens eines Siliciumcarbid(SiC)-MetallOxid-Halbleiter-Feldeffekt-Transistors (MOSFET) und einer Siliciumcarbid-Diode zur Minimierung einer Leistungsaufnahme, die in dem Drei-Phasen-Modul erzeugt wird, und zum Erhöhen einer Schaltgeschwindigkeit des Moduls.
  • Beim Verbinden des Silicium-IGBTs oder des Siliciumcarbid-MOSFETs mit einer weiteren Diode wird eine Mehrzahl von Verdrahtungsverbindungen gemacht, indes reduziert das Vorhandensein einer parasitären Kapazität und einer Induktivität aufgrund der Verdrahtung eine Schaltgeschwindigkeit des Moduls.
  • Die Informationen, welche in diesem Abschnitt „Hintergrund der Erfindung“ offenbart sind, dienen lediglich dem besseren Verständnis des allgemeinen Hintergrundes der Erfindung und sollten nicht als Bestätigung oder in irgendeiner Weise als Andeutung angesehen werden, dass diese Informationen den Stand der Technik, wie er dem Fachmann schon bekannt ist, bilden.
  • Kurze Erläuterung
  • Verschiedene Ausführungsformen der vorliegenden Erfindung betreffen eine Siliciumcarbid-Halbleiter-Vorrichtung, welche den MOSFET-Betrieb und den Dioden-Betrieb durchführt.
  • Eine Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung weist auf: eine n--Typ-Schicht, die angeordnet ist an einer ersten Oberfläche eines n+-Typ-Siliciumcarbid-Substrats, einen p--Typ-Bereich, einen p-Typ-Bereich, einen n+-Typ-Bereich und einen p+-Typ-Bereich, die angeordnet sind an einem oberen Abschnitt in der n--Typ-Schicht, eine Gate-Elektrode und eine Source-Elektrode, die angeordnet sind auf der n--Typ-Schicht und voneinander isoliert sind, und eine Drain-Elektrode, die angeordnet ist an einer zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats, wobei die Source-Elektrode in Kontakt ist mit dem p--Typ-Bereich, dem n+-Typ-Bereich und dem p+-Typ-Bereich und die Source-Elektrode aufweist einen Ohmscher-Übergang-Bereich, der angeordnet ist an einem Kontaktabschnitt der Source-Elektrode und des n+-Typ-Bereichs sowie dem Kontaktabschnitt des Source-Bereichs und des p+-Typ-Bereichs, und einen Schottky-Übergang-Bereich, der angeordnet ist an dem Kontaktabschnitt der Source-Elektrode und des p--Typ-Bereichs.
  • Eine Ionen-Dotierungs-Konzentration des p-Typ-Bereichs kann größer sein als die Ionen-Dotierungs-Konzentration des p--Typ-Bereichs und kann kleiner sein als die Ionen-Dotierungs-Konzentration des p+-Typ-Bereichs.
  • Die Source-Elektrode kann in Kontakt sein mit dem p-Typ-Bereich und der Ohmscher-Übergang-Bereich kann ferner angeordnet sein an dem Kontaktabschnitt der Source-Elektrode und des p-Typ-Bereichs.
  • Die Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung kann ferner einen Graben aufweisen, der an der n--Typ-Schicht angeordnet ist, und die Source-Elektrode kann in dem Graben angeordnet sein.
  • Der n+-Typ-Bereich und der p-Typ-Bereich können angeordnet sein an einer Seiten-Oberfläche des Grabens und der p-Typ-Bereich kann eine untere Oberfläche des n+-Typ-Bereichs und eine Seiten-Oberfläche des n+-Typ-Bereichs einschließen.
  • Der p-Typ-Bereich kann sich zu der unteren Oberfläche des Grabens von der Seiten-Oberfläche des Grabens aus erstrecken.
  • Der p+-Typ-Bereich kann angeordnet sein unter der unteren Oberfläche des Grabens.
  • Die Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung kann ferner einen Gate-Graben aufweisen, der angeordnet ist an dem n--Typ-Bereich und von dem Graben getrennt ist.
  • Die Gate-Elektrode kann den Gate-Graben füllen.
  • Der n+-Typ-Bereich und der p-Typ-Bereich können angeordnet sein zwischen dem Graben und dem Gate-Graben.
  • Eine Seiten-Oberfläche des n+-Typ-Bereichs und des p-Typ-Bereichs können in Kontakt sein mit der Seiten-Oberfläche des Gate-Grabens.
  • Der p+-Typ-Bereich kann angeordnet sein angrenzend an den n+-Typ-Bereich und den p-Typ-Bereich, und der p--Typ-Bereich kann angeordnet sein angrenzend an den p+-Typ-Bereich.
  • Ein Verfahren zum Hersteller einer Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung weist auf: Bilden einer n--Typ-Schicht an einer ersten Oberfläche eines n+-Typ-Siliciumcarbid-Substrats, Bilden eines p--Typ-Bereichs in der n--Typ-Schicht, Bilden eines p-Typ-Bereichs auf dem p--Typ-Bereich und in der n--Typ-Schicht, Bilden eines n+-Typ-Bereichs in dem p-Typ-Bereich, Ätzen des n+-Typ-Bereichs, des p-Typ-Bereichs und des p--Typ-Bereichs, um einen Graben zu bilden, Bilden eines p+-Typ-Bereichs unter einer unteren Oberfläche des Grabens, Bilden einer Gate-Isolierungsschicht (anders ausgedrückt, Gate-Isolationsschicht) auf der n--Typ-Schicht, dem n+-Typ-Bereich und dem p-Typ-Bereich sowie einer Gate-Elektrode auf der Gate-Isolierungsschicht, Bilden einer Isolierungsschicht (anders ausgedrückt, Isolationsschicht) auf der Gate-Elektrode und der Gate-Isolierungsschicht sowie einer Source-Elektrode auf dem n+-Typ-Bereich, auf der Isolierungsschicht und in dem Graben sowie Bilden einer Drain-Elektrode an einer zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats, wobei die Source-Elektrode einen Ohmscher-Übergang-Bereich und einen Schottky-Übergang-Bereich aufweist.
  • Die Source-Elektrode kann in Kontakt sein mit dem n+-Typ-Bereich an einer Seiten-Oberfläche des Grabens und einer oberen Oberfläche des n+-Typ-Bereichs.
  • Die Source-Elektrode kann in Kontakt sein mit dem p--Typ-Bereich an der Seiten-Oberfläche des Grabens und der unteren Oberfläche des Grabens.
  • Die Source-Elektrode kann in Kontakt sein mit dem p+-Typ-Bereich an der unteren Oberfläche des Grabens.
  • Der Ohmscher-Übergang-Bereich kann angeordnet sein an dem Kontaktabschnitt der Source-Elektrode und des n+-Typ-Bereichs sowie dem Kontaktabschnitt der Source-Elektrode und des p+-Typ-Bereichs, und der Schottky-Übergang-Bereich kann angeordnet sein an dem Kontaktabschnitt der Source-Elektrode und des p--Typ-Bereichs.
  • Gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung, da die Source-Elektrode den Ohmscher-Übergang-Bereich und den Schottky-Übergang-Bereich aufweist, kann die Halbleiter-Vorrichtung den MOSFET-Betrieb und den Dioden-Betrieb ausführen. Dementsprechend kann eine Verdrahtung, die eine konventionelle MOSFET-Vorrichtung und eine konventionelle Dioden-Vorrichtung verbindet, weggelassen werden, wodurch eine Fläche der Vorrichtung reduziert werden kann.
  • Ebenso, da eine (einzelne) Halbleiter-Vorrichtung den MOSFET-Betrieb und den Dioden-Betrieb ohne die Verdrahtung ausführt, kann eine Schaltgeschwindigkeit der Halbleiter-Vorrichtung verbessert werden und ein Leistungsverlust kann reduziert werden.
  • Die Verfahren und Vorrichtungen der vorliegenden Erfindung haben weitere Eigenschaften und Vorteile, die ersichtlich werden aus oder genauer dargestellt sind in den begleitenden Zeichnungen, die hierin eingeschlossen sind, und der folgenden ausführlichen Beschreibung, welche zusammen dazu dienen, bestimmte Prinzipien der vorliegenden Erfindung zu erklären.
  • Figurenliste
    • 1 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung darstellt.
    • 2 ist eine Ansicht, die einen MOSFET-Betriebszustand der Halbleiter-Vorrichtung gemäß 1 darstellt.
    • 3 ist eine Ansicht, die ein Simulationsergebnis eines MOSFET-Betriebszustands der Halbleiter-Vorrichtung gemäß 1 darstellt.
    • 4 ist eine Ansicht, die einen Dioden-Betriebszustand der Halbleiter-Vorrichtung gemäß 1 darstellt.
    • 5 ist eine Ansicht, die ein Simulationsergebnis eines Dioden-Betriebszustands der Halbleiter-Vorrichtung gemäß 1 darstellt.
    • 6, 7, 8, 9, 10 und 11 sind Ansichten, die schematisch ein Beispiel eines Herstellungsverfahrens einer Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung darstellen.
    • 12, 13, 14 und 15 sind Ansichten, die schematisch ein Beispiel eines Herstellungsverfahrens einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellen.
    • 16 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellt.
    • 17 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellt.
    • 18 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellt.
  • Es sollte verstanden werden, dass die angehängten Zeichnungen nicht notwendigerweise maßstabsgetreu sind und eine etwas vereinfachte Darstellung verschiedener Merkmale, welche die Grundprinzipien der Erfindung erklären, darstellen. Die spezifischen Konstruktionsmerkmale der vorliegenden Erfindung, wie sie hier offenbart sind, welche z.B. aufweisen spezifische Dimensionen, Orientierungen, Positionen und Formen, werden zum Teil durch die spezielle beabsichtigte Anwendung und Nutzungsumgebung bestimmt.
  • In den Figuren beziehen sich Bezugszeichen über die verschiedenen Figuren der Zeichnung hinweg auf die gleichen oder wesensgleichen Teile der vorliegenden Erfindung.
  • Ausführliche Beschreibung
  • Im Folgenden wird im Detail Bezug genommen auf verschiedene Ausführungsformen der vorliegenden Erfindung, von denen Beispiele in den begleitenden Zeichnungen illustriert und untenstehend beschrieben sind. Obwohl die Erfindung in Verbindung mit exemplarischen Ausführungsformen beschrieben wird, ist es zu verstehen, dass die vorliegende Beschreibung nicht dazu gedacht ist, die Erfindung auf diese exemplarischen Ausführungsformen zu beschränken. Im Gegenteil, die Erfindung ist dazu gedacht, nicht nur die exemplarischen Ausführungsformen, sondern auch verschiedene Alternativen, Modifikationen, Abwandlungen und andere Ausführungsformen abzudecken, die innerhalb des von den angehängten Ansprüchen definierten Umfangs liegen. In den Zeichnungen sind die Dicken von Schichten und Bereichen zur Klarheit übertrieben. Ebenso, wenn eine Schicht als „auf“ einer weiteren Schicht oder einem Substrat beschrieben wird, kann sie direkt auf einer weiteren Schicht oder einem Substrat gebildet sein oder eine dritte Schicht kann zwischen ihnen eingefügt sein.
  • 1 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung darstellt.
  • Bezugnehmend auf 1 weist die Halbleiter-Vorrichtung gemäß der exemplarischen Ausführungsform ein n+-Typ-Siliciumcarbid-Substrat 100, eine n--Typ-Schicht 200, einen p--Typ-Bereich 300, einen p-Typ-Bereich 400, einen n+-Typ-Bereich 500, einen p+-Typ-Bereich 600, eine Gate-Elektrode 800, eine Source-Elektrode 910 und eine Drain-Elektrode 920 auf.
  • Die n--Typ-Schicht 200 ist an einer ersten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 angeordnet, und ein Graben 550 ist an der n--Typ-Schicht 200 angeordnet.
  • Der p--Typ-Bereich 300, der p-Typ-Bereich 400, der n+-Typ-Bereich 500 und der p+-Typ-Bereich 600 sind an einem oberen Abschnitt der n--Typ-Schicht 200 angeordnet.
  • Der p-Typ-Bereich 400 und der n+-Typ-Bereich 500 sind in Kontakt miteinander und sind an einer Seiten-Oberfläche des Grabens 550 angeordnet. Der p-Typ-Bereich 400 ist so angeordnet, dass er eine untere Oberfläche des n+-Typ-Bereichs 500 und eine Seiten-Oberfläche des n+-Typ-Bereichs 500 einschließt.
  • Der p--Typ-Bereich 300 ist unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550 angeordnet. Der p+-Typ-Bereich 600 ist unter der unteren Oberfläche des Grabens 550 angeordnet. Der p--Typ-Bereich 300 ist in einen Abschnitt, der eine Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 550 einschließt und sich zu der unteren Oberfläche des Grabens 550 erstreckt, und einen Abschnitt, der unter der unteren Oberfläche des Grabens 550 bei dem p+-Typ-Bereich 600 angeordnet ist, geteilt (z.B. unterteilt).
  • Hierbei ist eine Ionen-Dotierungs-Konzentration des p-Typ-Bereichs 400 größer als die Ionen-Dotierungs-Konzentration des p--Typ-Bereichs 300 und ist kleiner als die Ionen-Dotierungs-Konzentration des p+-Typ-Bereichs 600.
  • Andererseits ist in der vorliegenden exemplarischen Ausführungsform der p--Typ-Bereich 300 getrennt durch den p+-Typ-Bereich 600, indes ist sie nicht darauf beschränkt und der p--Typ-Bereich 300 kann nicht getrennt sein. In dem vorliegenden Fall kann der p--Typ-Bereich 300 angeordnet sein unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550, und der p+-Typ-Bereich 600 kann angrenzend sein an den p--Typ-Bereich 300 und kann angeordnet sein unter der unteren Oberfläche des Grabens 550. Ebenso kann der p+-Typ-Bereich 600 angeordnet sein unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550, und der p--Typ-Bereich 300 kann angrenzend sein an den p+-Typ-Bereich 600 und kann angeordnet sein unter der unteren Oberfläche des Grabens 550.
  • Die Gate-Isolierungsschicht 700 ist auf der n--Typ-Schicht 200, dem p--Typ-Bereich 300 und dem n+-Typ-Bereich 500 angeordnet und die Gate-Elektrode 800 ist auf der Gate-Isolierungsschicht 700 angeordnet. Die Isolierungsschicht 750 ist auf der Gate-Elektrode 800 angeordnet. Die Isolierungsschicht 750 bedeckt die Seiten-Oberfläche der Gate-Elektrode 800.
  • Die Source-Elektrode 910 ist angeordnet auf dem n+-Typ-Bereich 500, an der Isolierungsschicht 750 und in dem Graben 550, und die Drain-Elektrode 920 ist angeordnet an der zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100. Hierbei bezeichnet die zweite Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 eine Oberfläche, die der ersten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 gegenüberliegt.
  • Hierbei ist die Source-Elektrode 910 in Kontakt mit dem p--Typ-Bereich 300, dem p-Typ-Bereich 400, dem n+-Typ-Bereich 500 und dem p+-Typ-Bereich 600 und ist nicht in Kontakt mit der n--Typ-Schicht 200. Die Source-Elektrode 910 ist in Kontakt mit dem n+-Typ-Bereich 500 an der Seiten-Oberfläche des Grabens 550 und der oberen Oberfläche des n+-Typ-Bereichs 500. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem p-Typ-Bereich 400 an der Seiten-Oberfläche des Grabens 550. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem p--Typ-Bereich 300 an der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem p+-Typ-Bereich 600 an der unteren Oberfläche des Grabens 550.
  • Die Source-Elektrode 910 weist einen Ohmscher-Übergang-Bereich OJ und einen Schottky-Übergang-Bereich SJ auf. Der Ohmscher-Übergang-Bereich OJ ist angeordnet an einem Kontaktabschnitt der Source-Elektrode 910 und des n+-Typ-Bereichs 500, dem Kontaktabschnitt der Source-Elektrode 910 und des p-Typ-Bereichs 400 sowie dem Kontaktabschnitt der Source-Elektrode 910 und des p+-Typ-Bereichs 600. Der Schottky-Übergang-Bereich SJ ist angeordnet an dem Kontaktabschnitt der Source-Elektrode 910 und des p--Typ-Bereichs 300.
  • Da die Source-Elektrode 910 den Ohmscher-Übergang-Bereich OJ und den Schottky-Übergang-Bereich SJ aufweist, werden der MOSFET(engl. „metal oxide semiconductor field effect transistor“, Metall-Oxid-Halbleiter-Feldeffekttransistor)-Betrieb und der Dioden-Betrieb getrennt realisiert, abhängig von dem Spannungs-Anlegungs-Zustand in der Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung. Das heißt, die Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung kann den MOSFET-Bereich und den Dioden-Bereich aufweisen.
  • Wie oben beschrieben, da die Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform den MOSFET-Bereich und den Dioden-Bereich aufweist, wird eine Verdrahtung, die die konventionelle MOSFET-Vorrichtung und die Dioden-Vorrichtung verbindet, nicht benötigt. Dementsprechend kann eine Fläche (z.B. Grundfläche) der Vorrichtung reduziert werden.
  • Ebenso, da eine (einzelne) Halbleiter-Vorrichtung den MOSFET-Bereich und den Dioden-Bereich ohne die Verdrahtung aufweist, kann eine Schaltgeschwindigkeit der Halbleiter-Vorrichtung verbessert werden.
  • Andererseits sind der p--Typ-Bereich 300, der p-Typ-Bereich 400 und der p+-Typ-Bereich 600, die in der n--Typ-Schicht 200 angeordnet sind, in Kontakt mit der n--Typ-Schicht 200, um den PN-Übergang zu bilden, und hat der PN-Übergang eine Form, die gekrümmt (z.B. abgewinkelt) ist durch die Form des p--Typ-Bereichs 300, des p-Typ-Bereichs 400 und des p+-Typ-Bereichs 600.
  • In dem Aus-Zustand (z.B. dem ausgeschalteten Zustand) der Halbleiter-Vorrichtung ist das elektrische Feld konzentriert auf den gekrümmten (z.B. abgewinkelten) PN-Übergang-Abschnitt und den Schottky-Übergang-Abschnitt SJ. Dementsprechend, da eine Position der Elektrisches-Feld-Konzentration (anders ausgedrückt, der Konzentration eines elektrischen Feldes) variiert werden kann, kann die Durchschlagspannung der Halbleiter-Vorrichtung erhöht sein.
  • Als nächstes wird der Betrieb der Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung beschrieben mit Bezug auf 2 bis 5.
  • 2 ist eine Ansicht, die einen MOSFET-Betriebszustand der Halbleiter-Vorrichtung gemäß 1 darstellt. 3 ist eine Ansicht, die ein Simulationsergebnis eines MOSFET-Betriebszustands der Halbleiter-Vorrichtung gemäß 1 darstellt. 4 ist eine Ansicht, die einen Dioden-Betriebszustand der Halbleiter-Vorrichtung gemäß 1 darstellt. 5 ist eine Ansicht, die ein Simulationsergebnis eines Dioden-Betriebszustands der Halbleiter-Vorrichtung gemäß 1 darstellt.
  • Der MOSFET-Betriebszustand der Halbleiter-Vorrichtung wird erreicht unter der folgenden Bedingung. V GS ≥ V TH ,  V DS > 0  V
    Figure DE102017121460A1_0001
  • Der Dioden-Betriebszustand der Halbleiter-Vorrichtung wird erreicht unter der folgenden Bedingung: V GS < V TH ,  V DS < 0  V
    Figure DE102017121460A1_0002
  • Hierbei ist VTH eine Schwellenspannung des MOSFETs, VGS ist (VG - VS) und VDS ist (VD - VS). VG ist eine Spannung, die an die Gate-Elektrode angelegt wird, VD ist eine Spannung, die an die Drain-Elektrode angelegt wird, und Vs ist eine Spannung, die an die Source-Elektrode angelegt wird.
  • Bezugnehmend auf 2, während des MOSFET-Betriebs der Halbleiter-Vorrichtung bewegen sich Elektronen (e-) von der Source-Elektrode 910 zu der Drain-Elektrode 920. In dem vorliegenden Fall wird der Kanal gebildet in dem p-Typ-Bereich 400, der unter der Gate-Elektrode 800 angeordnet ist, wobei ein Bewegungspfad der Elektronen (e-) erlangt wird. Das heißt, die Elektronen (e-), die von der Source-Elektrode 910 emittiert werden, bewegen sich zu der Drain-Elektrode 920 durch den p-Typ-Bereich 400 und die n--Typ-Schicht 200, die unter der Gate-Elektrode 800 angeordnet sind.
  • Bezugnehmend auf 3 kann bestätigt werden, dass die Elektronen oder der Strom während des MOSFET-Betriebs der Halbleiter-Vorrichtung durch den Kanal, der an dem p-Typ-Bereich gebildet ist, der unter der Gate-Elektrode (Gate) angeordnet ist, zu dem n+-Typ-Bereich N+ fließen/fließt, in welchem der Ohmscher-Übergang-Bereich gebildet ist.
  • Bezugnehmend auf 4, während des Dioden-Betriebs der Halbleiter-Vorrichtung bewegen sich die Elektronen (e-) von der Drain-Elektrode 920 zu der Source-Elektrode 910. Die Drain-Elektrode 920 hat die Funktion einer Kathode und die Source-Elektrode 910 hat die Funktion einer Anode. Hierbei bewegen sich die Elektronen (e-), die von der Drain-Elektrode 920 emittiert werden, durch den p--Typ-Bereich 300 und die n--Typ-Schicht 200 zu der Source-Elektrode 910.
  • Bezugnehmend auf 5 kann bestätigt werden, dass die Elektronen oder der Strom während des Dioden-Betriebs der Halbleiter-Vorrichtung durch einen Bereich fließen/fließt, in dem der Schottky-Übergang-Bereich gebildet ist. Dementsprechend kann die Stromstärke während des Dioden-Betriebs der Halbleiter-Vorrichtung gesteuert werden durch Steuern der Fläche des Schottky-Übergang-Bereichs. Hierbei ist die Stromstärke während des Dioden-Betriebs der Halbleiter-Vorrichtung proportional zu der Fläche des Schottky-Übergang-Bereichs.
  • Als nächstes wird ein Charakteristik-Vergleich zwischen der Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform und einer gewöhnlichen Dioden-Vorrichtung und einer gewöhnlichen MOSFET-Vorrichtung beschrieben mit Bezug auf Tabelle 1.
  • Tabelle 1 zeigt ein Simulationsergebnis der Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform und der gewöhnlichen Dioden-Vorrichtung und der gewöhnlichen MOSFET-Vorrichtung.
  • Ein Vergleichsbeispiel 1 ist eine gewöhnliche Übergang-Barriere-Schottky(JBS, engl. „Junction Barrier Schottky“)-Dioden-Vorrichtung und ein Vergleichsbeispiel 2 ist eine gewöhnliche Planares-Gate-MOSFET-Vorrichtung.
  • In Tabelle 1 wird die Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform so gesteuert, dass sie fast dieselbe Durchschlagspannung hat wie die Halbleiter-Vorrichtungen gemäß des Vergleichsbeispiels 1 und des Vergleichsbeispiels 2. (Tabelle 1)
    Durchschlagspannung (V) Strom dichte (A/cm2) Elektrischer -Strom-Abschnittsfläche (cm2) bei 100 A
    Vergleichsbeispiel 1 950 324 0,309 0,513
    Vergleichsbeispiel 2 923 489 0,204
    Exemplarische Ausführungsform Dioden-Betrieb 944 278 0,366
    MOSFET - Betrieb 382
  • Bezugnehmend auf Tabelle 1 zeigt sich, dass bei einer Stromstärke von 100 A in dem Fall der Halbleiter-Vorrichtung (der Diode) gemäß dem Vergleichsbeispiel 1 die Elektrischer-Strom-Abschnittsfläche 0,309 cm2 ist und in dem Fall der Halbleiter-Vorrichtung (dem MOSFET) gemäß dem Vergleichsbeispiel 2 0,204 cm2 ist. Eine Summe der Elektrischer-Strom-Abschnittsflächen bei einer Stromstärke von 100 A ist 0,513 cm2 bei den Halbleiter-Vorrichtungen gemäß dem Vergleichsbeispiel 1 und dem Vergleichsbeispiel 2. In dem Fall der Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform zeigt sich, dass die Elektrischer-Strom-Abschnittsfläche bei einer Stromstärke von 100 A 0,366 cm2 ist.
  • Das heißt, hinsichtlich der Elektrischer-Strom-Abschnittsfläche für die Stromstärke 100 A kann bestätigt werden, dass die Fläche der Halbleiter-Vorrichtung gemäß der exemplarischen Ausführungsform um etwa 29 % reduziert ist gegenüber der Summenfläche (anders ausgedrückt, der Summe der Flächen) der Halbleiter-Vorrichtungen gemäß dem Vergleichsbeispiel 1 und 2.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung beschrieben mit Bezug auf 1 und 6 bis 11.
  • 6, 7, 8, 9, 10 und 11 sind Ansichten, die schematisch ein Beispiel eines Herstellungsverfahrens einer Halbleiter-Vorrichtung gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung darstellen.
  • Bezugnehmend auf 6 wird ein n+-Typ-Siliciumcarbid-Substrat 100 erstellt, wird eine n--Typ-Schicht 200 gebildet an einer ersten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100, und dann wird ein p--Typ-Bereich 300 gebildet an einem oberen Abschnitt in der n--Typ-Schicht 200. Der p--Typ-Bereich 300 kann gebildet werden durch Einbringen (z.B. Implantieren) eines p-Typ-lons, wie beispielsweise Bor (B), Aluminium (Al), Gallium (Ga) oder Indium (In), in einen Abschnitt der n--Typ-Schicht 200.
  • Bezugnehmend auf 7 wird ein p-Typ-Bereich 400 gebildet auf dem p--Typ-Bereich 300 und in der n--Typ-Schicht 200. Der p-Typ-Bereich 400 wird gebildet durch Einbringen (z.B. Implantieren) des p-Typ-lons in die Abschnitte des p--Typ-Bereichs 300 sowie der n--Typ-Schicht 200, und der p--Typ-Bereich 300 ist unter dem p-Typ-Bereich 400 angeordnet. Eine Ionen-Dotierungs-Konzentration des p-Typ-Bereichs 400 ist größer als die Ionen-Dotierungs-Konzentration des p--Typ-Bereichs 300.
  • Bezugnehmend auf 8 wird ein n+-Typ-Bereich 500 gebildet in dem p-Typ-Bereich 400. Der n+-Typ-Bereich 500 wird gebildet durch Einbringen (z.B. Implantieren) eines n-Typ-lons, wie beispielsweise Stickstoff (N), Phosphor (P), Arsen (As) oder Antimon (Sb), etc., in den p-Typ-Bereich 400.
  • Bezugnehmend auf 9 werden der n+-Typ-Bereich 500, der p-Typ-Bereich 400 und der p--Typ-Bereich 300 geätzt, um einen Graben 550 zu bilden. In dem vorliegenden Fall sind der n+-Typ-Bereich 500 und der p-Typ-Bereich 400 an der Seiten-Oberfläche des Grabens 550 angeordnet, und der p--Typ-Bereich 300 umschließt eine Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 550 und ist so angeordnet, dass er sich zu der unteren Oberfläche des Grabens 550 hin erstreckt.
  • Bezugnehmend auf 10 wird das p-Typ-Ion in die untere Oberfläche des Grabens 550 eingebracht, um einen p+-Typ-Bereich 600 unter der unteren Oberfläche des Grabens 550 zu bilden. Die Ionen-Dotierungs-Konzentration des p+-Typ-Bereichs 600 ist größer als die Ionen-Dotierungs-Konzentration des p-Typ-Bereichs 400. In dem vorliegenden Fall umschließt der p--Typ-Bereich 300 die Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 550 bei dem p+-Typ-Bereich 600 und ist geteilt (z.B. unterteilt) in einen Abschnitt, der sich zu der unteren Oberfläche des Grabens 550 erstreckt, und einen Abschnitt, der unter der unteren Oberfläche des Grabens 550 angeordnet ist.
  • Bezugnehmend auf 11 werden eine Gate-Isolierungsschicht 700 und eine Gate-Elektrode 800 sequentiell gebildet auf der n--Typ-Schicht 200, dem p--Typ-Bereich 300 und dem n+-Typ-Bereich 500, und dann wird eine Isolierungsschicht 750 gebildet auf der Gate-Isolierungsschicht 700 und der Gate-Elektrode 800. Die Isolierungsschicht 750 bedeckt die Seiten-Oberfläche der Gate-Elektrode 800.
  • Bezugnehmend auf 1 wird eine Source-Elektrode 910 gebildet auf dem n+-Typ-Bereich 500, auf der Isolierungsschicht 750 und in dem Graben 550, und eine Drain-Elektrode 920 wird gebildet an einer zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100.
  • Andererseits kann der p--Typ-Bereich 300 nach dem Bilden des Grabens 550 gebildet werden. Für den vorliegenden Fall wird das Verfahren zum Herstellen der Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung beschrieben mit Bezug auf 12, 13, 14 und 15.
  • 12, 13, 14 und 15 sind Ansichten, die schematisch ein Beispiel eines Herstellungsverfahrens einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellen.
  • Bezugnehmend auf 12 wird ein n+-Typ-Siliciumcarbid-Substrat 100 erstellt, wird eine n--Typ-Schicht 200 gebildet auf einer ersten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100, und dann wird ein p-Typ-Bereich 400 gebildet an einem oberen Abschnitt in der n--Typ-Schicht 200. Der p-Typ-Bereich 400 kann gebildet werden durch Einbringen (z.B. Implantieren) des p-Typ-lons in einen Abschnitt der n--Typ-Schicht 200.
  • Bezugnehmend auf 13 wird ein n+-Typ-Bereich 500 gebildet durch Einbringen (z.B. Implantieren) des n-Typ-lons in den p-Typ-Bereich 400.
  • Bezugnehmend auf 14 werden der n+-Typ-Bereich 500, der p-Typ-Bereich 400 und die n--Typ-Schicht 200 geätzt, um einen Graben 550 zu bilden. In dem vorliegenden Fall sind der n+-Typ-Bereich 500 und der p-Typ-Bereich 400 an der Seiten-Oberfläche des Grabens 550 angeordnet.
  • Bezugnehmend auf 15 wird ein p--Typ-Bereich 300 gebildet durch das Einbringen (z.B. Implantieren) des p-Typ-lons in die Seiten-Oberfläche und die untere Oberfläche des Grabens 550. In dem vorliegenden Fall umschließt der p--Typ-Bereich 300 die Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 550, erstreckt sich zu der unteren Oberfläche des Grabens 550 und ist angeordnet. Hierbei wird das p-Typ-Ion eingebracht (z.B. implantiert) mittels eines Verkippung-Ionen-Injektions-Verfahrens. Das Verkippung-Ionen-Injektions-Verfahren ist ein Ionen-Injektions-Verfahren, bei dem ein Ionen-Injektions-Winkel für eine horizontale Oberfläche (z.B. bezüglich einer horizontalen Oberfläche) kleiner ist als ein rechter Winkel.
  • In dem folgenden Prozess wird, wie in 10 gezeigt, der p+-Typ-Bereich 600 gebildet, werden, wie in 11 gezeigt, die Gate-Isolierungsschicht 700, die Gate-Elektrode 800 und die Isolierungsschicht 750 gebildet, und werden, wie in 1 gezeigt, die Source-Elektrode 910 und die Drain-Elektrode 920 gebildet.
  • Wenngleich in der Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform die Source-Elektrode 910 in dem Graben 550 angeordnet ist, so ist sie nicht darauf beschränkt, und der Graben 550 kann weggelassen werden. Ebenso kann die Gate-Elektrode 800 in dem Gate-Graben angeordnet sein. Vorerst wird die Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung beschrieben mit Bezug auf 16 bis 18.
  • 16 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellt. 17 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellt. 18 ist eine Ansicht, die schematisch ein Beispiel eines Querschnitts einer Halbleiter-Vorrichtung gemäß einer weiteren exemplarischen Ausführungsform der vorliegenden Erfindung darstellt.
  • Bezugnehmend auf 16 wird in der Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform im Vergleich zu der Halbleiter-Vorrichtung gemäß 1 der Graben 550 weggelassen.
  • Als nächstes wird die Struktur der Halbleiter-Vorrichtung detailliert beschrieben.
  • Die Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform weist ein n+-Typ-Siliciumcarbid-Substrat 100, eine n--Typ-Schicht 200, einen p--Typ-Bereich 300, einen p-Typ-Bereich 400, einen n+-Typ-Bereich 500, einen p+-Typ-Bereich 600, eine Gate-Elektrode 800, eine Source-Elektrode 910 und eine Drain-Elektrode 920 auf.
  • Die n--Typ-Schicht 200 ist angeordnet an der ersten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 und der p--Typ-Bereich 300, der p-Typ-Bereich 400, der n+-Typ-Bereich 500 und der p+-Typ-Bereich 600 sind an dem oberen Abschnitt in der n--Typ-Schicht 200 angeordnet.
  • Der p-Typ-Bereich 400 und der n+-Typ-Bereich 500 sind in Kontakt miteinander. Der p-Typ-Bereich 400 ist so angeordnet, dass er die untere Oberfläche des n+-Typ-Bereichs 500 und eine Seiten-Oberfläche des n+-Typ-Bereichs 500 umschließt.
  • Der p--Typ-Bereich 300 ist angrenzend an den p-Typ-Bereich 400 angeordnet und ist durch den p+-Typ-Bereich 600 in zwei Abschnitte geteilt (z.B. unterteilt).
  • Wenngleich in der vorliegenden exemplarischen Ausführungsform der p--Typ-Bereich 300 durch den p+-Typ-Bereich 600 geteilt (z.B. unterteilt) wird, so ist sie nicht darauf beschränkt, und der p--Typ-Bereich kann nicht geteilt (z.B. nicht unterteilt) sein. In dem vorliegenden Fall kann der p+-Typ-Bereich 600 zwischen dem p-Typ-Bereich 300 und dem p-Typ-Bereich 400 angeordnet sein, oder der p--Typ-Bereich 300 kann zwischen dem p+-Typ-Bereich 600 und dem p-Typ-Bereich 400 angeordnet sein.
  • Die Gate-Isolierungsschicht 700 ist auf der n--Typ-Schicht 200, dem p--Typ-Bereich 300 und dem n+-Typ-Bereich 500 angeordnet, und die Gate-Elektrode 800 ist auf der Gate-Isolierungsschicht 700 angeordnet. Die Isolierungsschicht 750 ist auf der Gate-Elektrode 800 angeordnet. Die Isolierungsschicht 750 bedeckt die Seiten-Oberfläche der Gate-Elektrode 800.
  • Die Source-Elektrode 910 ist auf dem p--Typ-Bereich 300, auf dem p-Typ-Bereich 400, auf dem n+-Typ-Bereich 500, auf dem p+-Typ-Bereich 600 und auf der Isolierungsschicht 750 angeordnet, und die Drain-Elektrode 920 ist an der zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 angeordnet. Hierbei bezeichnet die zweite Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 die Oberfläche, die der ersten Oberfläche des n+-Typ-Siliciumcarbid-Substrats 100 gegenüberliegt.
  • Hierbei ist die Source-Elektrode 910 in Kontakt mit dem p--Typ-Bereich 300, dem p-Typ-Bereich 400, dem n+-Typ-Bereich 500 und dem p+-Typ-Bereich 600, aber ist nicht in Kontakt mit der n--Typ-Schicht 200. Die Source-Elektrode 910 ist in Kontakt mit dem p--Typ-Bereich 300 an der oberen Oberfläche des p--Typ-Bereichs 300. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem p-Typ-Bereich 400 an der oberen Oberfläche des p-Typ-Bereichs 400. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem n+-Typ-Bereich 500 an der oberen Oberfläche des n+-Typ-Bereichs 500. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem p+-Typ-Bereich 600 an der oberen Oberfläche des p+-Typ-Bereichs 600.
  • Die Source-Elektrode 910 gemäß der vorliegenden exemplarischen Ausführungsform weist wie die Source-Elektrode 910 gemäß 1 den Ohmscher-Übergang-Bereich und den Schottky-Übergang-Bereich auf. Der Ohmscher-Übergang-Bereich ist angeordnet an dem Kontaktabschnitt der Source-Elektrode 910 und des n+-Typ-Bereichs 500, dem Kontaktabschnitt der Source-Elektrode 910 und des p-Typ-Bereichs 400 sowie dem Kontaktabschnitt der Source-Elektrode 910 und des p+-Typ-Bereichs 600. Der Schottky-Übergang-Bereich ist angeordnet an dem Kontaktabschnitt der Source-Elektrode 910 und des p--Typ-Bereichs 300.
  • Bezugnehmend auf 17 ist die Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform dieselbe wie der Rest der Struktur der Halbleiter-Vorrichtung gemäß 1, bis auf die Gate-Elektrode 800, die in dem Gate-Graben 560 angeordnet ist. Dementsprechend wird die Beschreibung für dieselbe Struktur ausgelassen.
  • Ein Graben 550 und ein Gate-Graben 560 sind angeordnet an der n--Typ-Schicht 200. Der Graben 550 und der Gate-Graben 560 sind getrennt voneinander.
  • Eine Gate-Isolierungsschicht 700 ist in dem Gate-Graben 560 angeordnet, und eine Gate-Elektrode 800 ist auf der Gate-Isolierungsschicht 700 angeordnet. Die Gate-Elektrode 800 füllt den Gate-Graben 560.
  • Der p-Typ-Bereich 400 und der n+-Typ-Bereich 500 sind zwischen dem Graben 550 und dem Gate-Graben 560 angeordnet. Eine Seiten-Oberfläche des p-Typ-Bereichs 400 und des n+-Typ-Bereichs 500 ist in Kontakt mit der Seiten-Oberfläche des Grabens 550, und die andere Seiten-Oberfläche ist in Kontakt mit der Seiten-Oberfläche des Gate-Grabens 560.
  • Der p--Typ-Bereich 300 ist unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550 angeordnet. Der p+-Typ-Bereich 600 ist unter der unteren Oberfläche des Grabens 550 angeordnet. Der p--Typ-Bereich 300 ist durch den (z.B. mittels des) p-Typ-Bereich 600 in den Abschnitt, der die Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 500 umschließt und sich zu der unteren Oberfläche des Grabens 550 erstreckt, und den Abschnitt, der unter der unteren Oberfläche des Grabens 550 angeordnet ist, geteilt (z.B. unterteilt).
  • In dem vorliegenden Fall ist von dem p--Typ-Bereich 300 der durch den (z.B. mittels des) p+-Typ-Bereich 600 abgeteilte Abschnitt, der die Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 550 umschließt und sich zu der unteren Oberfläche des Grabens 550 erstreckt, von dem Gate-Graben 560 getrennt. Indes ist die Ausführungsform nicht darauf beschränkt, und der Abschnitt, der durch den (z.B. mittels des) p+-Typ-Bereich 600 abgeteilt ist und die Ecke des Grabens 550 an der Seiten-Oberfläche des Grabens 550 umschließt und sich zu der unteren Oberfläche des Grabens 550 erstreckt, kann in Kontakt sein mit der Seiten-Oberfläche des Gate-Grabens 560.
  • Wenngleich in der vorliegenden exemplarischen Ausführungsform der p--Typ-Bereich 300 durch den (z.B. mittels des) p+-Typ-Bereich 600 geteilt (z.B. unterteilt) ist, so ist sie nicht darauf beschränkt, und der p--Typ-Bereich 300 kann nicht geteilt (z.B. nicht unterteilt) sein. In dem vorliegenden Fall kann der p--Typ-Bereich 300 unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550 angeordnet sein, und der p+-Typ-Bereich 600 kann angrenzend an den p--Typ-Bereich 300 sein und kann unter der unteren Oberfläche des Grabens 550 angeordnet sein. Ebenso kann der p+-Typ-Bereich 600 unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550 angeordnet sein, und der p--Typ-Bereich 300 kann angrenzend sein an den p+-Typ-Bereich 600 und kann unter der unteren Oberfläche des Grabens 550 angeordnet sein. Ebenso kann der p+-Typ-Bereich 600 angrenzend sein an den n+-Typ-Bereich 500 und kann auf dem p-Typ-Bereich 400 angeordnet sein, und der p--Typ-Bereich 300 kann unter der Seiten-Oberfläche des Grabens 550 und der unteren Oberfläche des Grabens 550 angeordnet sein.
  • Bezugnehmend auf 18 ist in der Halbleiter-Vorrichtung gemäß der vorliegenden exemplarischen Ausführungsform der Graben 550 weggelassen, und der p--Typ-Bereich 300 ist nicht geteilt (z.B. nicht unterteilt) im Vergleich zu der Halbleiter-Vorrichtung gemäß 17. Der Rest der Struktur ist fast die Gleiche. Dementsprechend wird die Beschreibung für dieselbe Struktur ausgelassen.
  • Im Einzelnen sind der p-Typ-Bereich 400 und der n+-Typ-Bereich 500 an der Seiten-Oberfläche des Gate-Grabens 560 angeordnet. Der n+-Typ-Bereich 500 ist auf dem p-Typ-Bereich 400 angeordnet. Der p+-Typ-Bereich 600 ist angrenzend an den p-Typ-Bereich 400 und den n+-Typ-Bereich 500 angeordnet, und der p--Typ-Bereich 300 ist angrenzend an den p+-Typ-Bereich 600 angeordnet. Das heißt, der p+-Typ-Bereich 600 ist zwischen dem p--Typ-Bereich 300 sowie dem p-Typ-Bereich 400 und dem n+-Typ-Bereich 500 angeordnet. Hierbei kann der p--Typ-Bereich 300 zwischen dem p+-Typ-Bereich 600 sowie dem p-Typ-Bereich 400 und dem n+-Typ-Bereich 500 angeordnet sein.
  • Die Source-Elektrode 910 ist auf dem p--Typ-Bereich 300, auf dem n+-Typ-Bereich 500, auf dem p+-Typ-Bereich 600 und auf der Isolierungsschicht 750 angeordnet.
  • Hierbei ist die Source-Elektrode 910 in Kontakt mit dem p--Typ-Bereich 300, dem n+-Typ-Bereich 500 und dem p+-Typ-Bereich 600, aber ist nicht in Kontakt mit der n--Typ-Schicht 200. Die Source-Elektrode 910 ist in Kontakt mit dem p--Typ-Bereich 300 an der oberen Oberfläche des p--Typ-Bereichs 300. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem n+-Typ-Bereich 500 an der oberen Oberfläche des n+-Typ-Bereichs 500. Ebenso ist die Source-Elektrode 910 in Kontakt mit dem p+-Typ-Bereich 600 an der oberen Oberfläche des p+-Typ-Bereichs 600.
  • Zur Vereinfachung der Erklärung und zur adäquaten Definition in den angehängten Patentansprüchen werden die Begriffe „oberer“, „unterer“, „innerer“, „äußerer“, „hoch“, „runter“, „aufwärts“, „abwärts“, „vorderer“, „hinterer“, „hinten“, „innen“, „außen“, „hinein“, „hinaus“, „interner“, „externer“, „vorwärts“ und „rückwärts“ verwendet, um Merkmale der exemplarischen Ausführungsformen mit Bezug auf die Positionen solcher Merkmale, wie in den Figuren gezeigt, zu beschreiben.
  • Die vorangehenden Beschreibungen spezifischer exemplarischer Ausführungsformen der vorliegenden Erfindung sind für den Zweck der Illustration und Beschreibung präsentiert worden. Sie sollen nicht erschöpfend sein oder die Erfindung auf die genaue offenbarte Form beschränken, und offensichtlich sind viele Modifikationen und Variationen im Lichte der obigen Lehre möglich. Die exemplarischen Ausführungsformen wurden ausgewählt und beschrieben, um bestimmte Prinzipien der Erfindung und ihre praktische Anwendung zu erklären, um dadurch anderen Fachmännern zu ermöglichen, verschiedene exemplarische Ausführungsformen der vorliegenden Erfindung als auch verschiedene Alternativen und Modifikationen davon herzustellen und zu nutzen. Es ist beabsichtigt, dass der Umfang der Erfindung durch die hier angehängten Patentansprüche und deren Äquivalente definiert wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020160169845 [0001]

Claims (20)

  1. Halbleiter-Vorrichtung, welche aufweist: eine n--Typ-Schicht (200), die an einer ersten Oberfläche eines n+-Typ-Siliciumcarbid-Substrats (100) angeordnet ist, einen p--Typ-Bereich (300), einen p-Typ-Bereich (400), einen n+-Typ-Bereich (500) und einen p+-Typ-Bereich (600), die an einem oberen Abschnitt in der n--Typ-Schicht (200) angeordnet sind, eine Gate-Elektrode (800) und eine Source-Elektrode (910), die auf der n--Typ-Schicht (200) angeordnet sind und voneinander isoliert sind, und eine Drain-Elektrode (920), die an einer zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats (100) angeordnet ist, wobei die Source-Elektrode (910) in Kontakt ist mit dem p--Typ-Bereich (300), dem n+-Typ-Bereich (500) und dem p+-Typ-Bereich (600), und die Source-Elektrode (910) aufweist einen Ohmscher-Übergang-Bereich (OJ), der an einem Kontaktabschnitt der Source-Elektrode (910) und des n+-Typ-Bereichs (500) sowie einem Kontaktabschnitt der Source-Elektrode (910) und des p+-Typ-Bereichs (600) angeordnet ist, und einen Schottky-Übergang-Bereich (SJ), der an einem Kontaktabschnitt der Source-Elektrode (910) und des p--Typ-Bereichs (300) angeordnet ist.
  2. Halbleiter-Vorrichtung gemäß Anspruch 1, wobei eine Ionen-Dotierungs-Konzentration des p-Typ-Bereichs (400) größer ist als eine Ionen-Dotierungs-Konzentration des p--Typ-Bereichs (300) und kleiner ist als eine Ionen-Dotierungs-Konzentration des p+-Typ-Bereichs (600).
  3. Halbleiter-Vorrichtung gemäß Anspruch 1 oder 2, wobei die Source-Elektrode (910) in Kontakt ist mit dem p-Typ-Bereich (400), und der Ohmscher-Übergang-Bereich (OJ) ferner an einem Kontaktabschnitt der Source-Elektrode (910) und des p-Typ-Bereichs (400) angeordnet ist.
  4. Halbleiter-Vorrichtung gemäß einem der Ansprüche 1 bis 3, welche ferner aufweist: einen Graben (550), der an der n--Typ-Schicht (200) angeordnet ist, wobei die Source-Elektrode (910) in dem Graben (550) angeordnet ist.
  5. Halbleiter-Vorrichtung gemäß Anspruch 4, wobei der n+-Typ-Bereich (500) und der p-Typ-Bereich (400) an einer Seiten-Oberfläche des Grabens (550) angeordnet sind, und der p-Typ-Bereich (400) eine untere Oberfläche des n+-Typ-Bereichs (500) und eine erste Seiten-Oberfläche des n+-Typ-Bereichs (500) umschließt.
  6. Halbleiter-Vorrichtung gemäß Anspruch 4 oder 5, wobei der p--Typ-Bereich (300) sich von der Seiten-Oberfläche des Grabens (550) zu einer unteren Oberfläche des Grabens (550) erstreckt.
  7. Halbleiter-Vorrichtung gemäß Anspruch 6, wobei der p+-Typ-Bereich (600) unter der unteren Oberfläche des Grabens (550) angeordnet ist.
  8. Halbleiter-Vorrichtung gemäß Anspruch 7, welche ferner aufweist: einen Gate-Graben (560), der an der n--Typ-Schicht (200) angeordnet ist und getrennt ist von dem Graben (550).
  9. Halbleiter-Vorrichtung gemäß Anspruch 8, wobei die Gate-Elektrode (550) den Gate-Graben (560) füllt.
  10. Halbleiter-Vorrichtung gemäß Anspruch 8 oder 9, wobei der n+-Typ-Bereich (500) und der p-Typ-Bereich (400) zwischen dem Graben (550) und dem Gate-Graben (560) angeordnet sind.
  11. Halbleiter-Vorrichtung gemäß einem der Ansprüche 8 bis 10, wobei eine Seiten-Oberfläche des n+-Typ-Bereichs (500) und des p-Typ-Bereichs (400) in Kontakt ist mit einer Seiten-Oberfläche des Gate-Grabens (560).
  12. Halbleiter-Vorrichtung gemäß Anspruch 2, welche ferner aufweist: einen Gate-Graben (560), der an der n--Typ-Schicht (200) angeordnet ist.
  13. Halbleiter-Vorrichtung gemäß Anspruch 12, wobei die Gate-Elektrode (800) den Gate-Graben (560) füllt.
  14. Halbleiter-Vorrichtung gemäß Anspruch 13, wobei der n+-Typ-Bereich (500) und der p-Typ-Bereich (400) an einer Seiten-Oberfläche des Gate-Grabens (560) angeordnet sind, und der n+-Typ-Bereich (500) auf dem p-Typ-Bereich (400) angeordnet ist.
  15. Halbleiter-Vorrichtung gemäß Anspruch 14, wobei der p+-Typ-Bereich (600) angrenzend an den n+-Typ-Bereich (500) und den p-Typ-Bereich (400) angeordnet ist, und der p--Typ-Bereich (300) angrenzend an den p+-Typ-Bereich (600) angeordnet ist.
  16. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, welches aufweist: Bilden einer n--Typ-Schicht (200) an einer ersten Oberfläche eines n+-Typ-Siliciumcarbid-Substrats (100), Bilden eines p--Typ-Bereichs (300) in der n--Typ-Schicht (200), Bilden eines p-Typ-Bereichs (400) auf dem p--Typ-Bereich (300) und in der n--Typ-Schicht (200), Bilden eines n+-Typ-Bereichs (500) in dem p-Typ-Bereich (400), Ätzen des n+-Typ-Bereichs (500), des p-Typ-Bereichs (400) und des p--Typ-Bereichs (300), um einen Graben (550) zu bilden, Bilden eines p+-Typ-Bereichs (600) unter einer unteren Oberfläche des Grabens (550), Bilden einer Gate-Isolierungsschicht (700) auf der n--Typ-Schicht (200), dem n+-Typ-Bereich (500) und dem p-Typ-Bereich (400) sowie einer Gate-Elektrode (800) auf der Gate-Isolierungsschicht (700), Bilden einer Isolierungsschicht (750) auf der Gate-Elektrode (800) und der Gate-Isolierungsschicht (700) sowie einer Source-Elektrode (910) auf dem n+-Typ-Bereich (500), auf der Isolierungsschicht (750) und in dem Graben (550), und Bilden einer Drain-Elektrode (920) an einer zweiten Oberfläche des n+-Typ-Siliciumcarbid-Substrats (100), wobei die Source-Elektrode (910) einen Ohmscher-Übergang-Bereich (OJ) und einen Schottky-Übergang-Bereich (SJ) aufweist.
  17. Das Verfahren gemäß Anspruch 16, wobei die Source-Elektrode (910) in Kontakt ist mit dem n+-Typ-Bereich (500) an einer Seiten-Oberfläche des Grabens (550) und einer oberen Oberfläche des n+-Typ-Bereichs (500).
  18. Das Verfahren gemäß Anspruch 17, wobei die Source-Elektrode (910) in Kontakt ist mit dem p--Typ-Bereich (300) an der Seiten-Oberfläche des Grabens (550) und der unteren Oberfläche des Grabens (550).
  19. Das Verfahren gemäß einem der Ansprüche 16 bis 18, wobei die Source-Elektrode (910) in Kontakt ist mit dem p+-Typ-Bereich (600) an der unteren Oberfläche des Grabens (550).
  20. Das Verfahren gemäß Anspruch 19, wobei der Ohmscher-Übergang-Bereich (OJ) an einem Kontaktabschnitt der Source-Elektrode (910) und des n+-Typ-Bereichs (500) sowie einem Kontaktabschnitt der Source-Elektrode (910) und des p+-Typ-Bereichs (600) angeordnet ist, und der Schottky-Übergang-Bereich (SJ) an einem Kontaktabschnitt der Source-Elektrode (910) und des p--Typ-Bereichs (300) angeordnet ist.
DE102017121460.7A 2016-12-13 2017-09-15 Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben Pending DE102017121460A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0169845 2016-12-13
KR1020160169845A KR101896332B1 (ko) 2016-12-13 2016-12-13 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102017121460A1 true DE102017121460A1 (de) 2018-06-14

Family

ID=62201489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017121460.7A Pending DE102017121460A1 (de) 2016-12-13 2017-09-15 Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US10164020B2 (de)
KR (1) KR101896332B1 (de)
CN (1) CN108615730B (de)
DE (1) DE102017121460A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930197B2 (ja) * 2017-04-20 2021-09-01 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102654457B1 (ko) * 2019-07-02 2024-04-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN114141884A (zh) * 2021-12-14 2022-03-04 上海集成电路制造创新中心有限公司 可重构肖特基二极管
CN114937693B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法
KR20240054426A (ko) 2022-10-18 2024-04-26 주식회사 디비하이텍 Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법
KR20240055192A (ko) 2022-10-19 2024-04-29 주식회사 디비하이텍 SiC MOSFET 반도체 소자 및 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6813833A (de) * 1968-09-27 1970-04-01
NL7208995A (de) * 1972-06-29 1974-01-02
US5164812A (en) * 1991-05-01 1992-11-17 Hall John H Conductance modulated integrated transistor structure with low drain capacitance
JPH09232234A (ja) * 1996-02-23 1997-09-05 Toshiba Corp 化合物半導体装置
JP3677350B2 (ja) * 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
KR20020085463A (ko) 2001-05-08 2002-11-16 삼성에스디아이 주식회사 빔 인덱스형 음극선관의 전자총
JP4830213B2 (ja) * 2001-05-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
EP1779435B8 (de) * 2004-07-08 2012-03-07 Ss Sc Ip, Llc Monolithischer vertikal-sperrschichtfeldeffekttransistor und aus siliziumcarbid hergestellte schottky-barrierendiode und herstellungsverfahren dafür
JP5526496B2 (ja) * 2008-06-02 2014-06-18 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
US8704292B2 (en) * 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
WO2012105609A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体装置
US9472405B2 (en) * 2011-02-02 2016-10-18 Rohm Co., Ltd. Semiconductor power device and method for producing same
US8999782B2 (en) * 2013-03-11 2015-04-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a vertical conductive structure
JP6192190B2 (ja) * 2014-03-11 2017-09-06 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2015185700A (ja) * 2014-03-25 2015-10-22 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
KR101896332B1 (ko) 2018-09-07
KR20180068179A (ko) 2018-06-21
US20180166539A1 (en) 2018-06-14
CN108615730A (zh) 2018-10-02
US10164020B2 (en) 2018-12-25
CN108615730B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102017121555A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102009042391B4 (de) Halbleitervorrichtung
DE102008055689A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102014019915B3 (de) IGBT mit reduzierter Rückwärtskapazität
DE102017216923A1 (de) Halbleitervorrichtung
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112013002267T5 (de) Halbleiterbauelement
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102017221950A1 (de) Halbleitervorrichtung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102017217234A1 (de) Halbleitervorrichtung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102006019931A1 (de) Trench-Gate-Halbleitervorrichtung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019219310A1 (de) Halbleitervorrichtung
DE112016006503T5 (de) Halbleiterschaltelement
DE112013002260T5 (de) Aufbau einer integrierten Schaltung
DE102019208844A1 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren hierfür
DE19518339C2 (de) Halbleitereinrichtung und ein Verfahren zur Benutzung derselben
DE102014111218A1 (de) Leistungstransistor
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed
R016 Response to examination communication