DE102008055689A1 - Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür - Google Patents

Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102008055689A1
DE102008055689A1 DE102008055689A DE102008055689A DE102008055689A1 DE 102008055689 A1 DE102008055689 A1 DE 102008055689A1 DE 102008055689 A DE102008055689 A DE 102008055689A DE 102008055689 A DE102008055689 A DE 102008055689A DE 102008055689 A1 DE102008055689 A1 DE 102008055689A1
Authority
DE
Germany
Prior art keywords
trench
areas
type
silicon carbide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008055689A
Other languages
English (en)
Other versions
DE102008055689B4 (de
Inventor
Naohiro Kariya Suzuki
Yuuichi Kariya Takeuchi
Takeshi Kariya Endo
Eiichi Kariya Okuno
Toshimasa Kariya Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008055689A1 publication Critical patent/DE102008055689A1/de
Application granted granted Critical
Publication of DE102008055689B4 publication Critical patent/DE102008055689B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine SiC-Halbleitervorrichtung und ein zugehöriges Herstellungsverfahren werden beschrieben, wobei eine Struktur vorgesehen ist mit einer Tiefenschicht des p+-Typs mit einer Tiefe gleich oder größer als eines Grabens, so dass eine Verarmungsschicht zwischen einem PN-Übergang zwischen der Tiefenschicht vom p+-Typ und einer Drift-Schicht des n--Typs sich in die Drift-Schicht des n--Typs über eine merkliche Länge hinweg erstreckt, was es für eine Hochspannung, die von einem nachteiligen Effekt aufgrund einer Drain-Spannung herrührt, schwierig macht, in einen Gateoxidfilm einzudringen. Dies führt dazu, dass eine elektrische Feldkonzentration im Gateoxidfilm minimiert wird, d.h. einer elektrischen Feldkonzentration, die in dem Gateoxidfilm an einer Bodenwand des Grabens auftritt.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNGEN
  • Diese Anmeldung gehört zur japanischen Patentanmeldung Nr. 2007-288545 , angemeldet am 6. November 2007; auf den dortigen Offenbarungsgehalt wird vollinhaltlich Bezug genommen.
  • HINTERGRUND DER ERFINDUNG
  • 1. Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Siliziumkarbid-Halbleitervorrichtungen und, insbesondere eine Siliziumkarbid-Halbleitervorrichtung (nachfolgend als „SiC" bezeichnet) mit einem Grabengste, sowie ein Herstellungsverfahren hierfür.
  • 2. Beschreibung des Standes der Technik
  • In den letzten Jahren hat SiC große Aufmerksamkeit als Ausgangsmaterial für Leistungsvorrichtungen mit einer erhöhten Durchbruchfestigkeit gegen elektrische Felder erlangt. Aufgrund einer SiC-Halbleitervorrichtung mit hoher Durchbruchsfestigkeit gegen elektrische Felder ist die SiC-Halbleitervorrichtung in der Lage, den Fluss eines hohen elektrischen Stroms steuerbar zu schalten. Somit wird von der SiC-Halbleitervorrichtung erwartet, bei der Motorsteuerung für ein Hybridfahrzeug einsetzbar zu sein.
  • Damit eine SiC-Halbleitervorrichtung einen noch höheren elektrischen Strom führen kann, muss die SiC-Halbleitervorrichtung eine erhöhte Kanaldichte haben. Hierzu wurde ein Siliziumtransistor in die Praxis umgesetzt, wobei ein MOSFET mit einer Grabengatestruktur verwendet wurde. Es ist für eine Grabengatestruktur üblich, bei einer SiC-Halbleitervorrichtung angewendet zu werden. Die Verwendung einer solchen Grabengatestruktur bei einer SiC-Halbleitervorrichtung A hat sich jedoch als problematisch herausgestellt. Genauer gesagt, die SiC-Halbleitervorrichtung hat eine erhöhte Durchbruchfestigkeit gegen elektrische Felder, die um das Zehnfache über derjenigen einer Siliziumhalbleitervorrichtung liegt. Damit wurde die SiC-Halbleitervorrichtung unter einer Bedingung eingesetzt, bei der eine Spannung annähernd zehnmal größer als bei einer Siliziumhalbleitervorrichtung angelegt wird. Somit ist ein Gateisolationsfilm, der in einem Graben so ausgebildet ist, dass er das SiC durchdringt, einem elektrischen Feld ausgesetzt, das eine zehnfach größere Intensität als dasjenige hat, das bei einer Siliziumhalbleitervorrichtung anliegt, was Grund zu dem Problem gibt, dass folglich in Eckbereichen des Grabens der Gateisolationsfilm einfach durchbrochen wird. Bei der Durchführung einer Berechnung an einem solchen elektrischen Feld mittels einer Simulation hat sich gezeigt, dass, wenn an einer Drain 1200 V anliegen, sich dann ein elektrisches Feld von 10 MV/cm an dem Gateisolationsfilm des Grabens konzentriert. Um somit im tatsächlichen Gebrauch einer derart hohen elektrischen Feldkonzentration zu widerstehen, muss die elektrische Feldkonzentration 5 MV/cm oder weniger sein, d. h. die Hälfte der elektrischen Feldkonzentration, die am Gateisolationsfilm auftritt.
  • Vorrichtungen, die dieses Problem angehen, enthalten eine SiC-Halbleitervorrichtung, wie sie in der japanischen Patentanmeldungsveröffentlichung 9-199724 beschrieben ist. Bei einer solchen SiC-Halbleitervorrichtung ist ein Grabengste so ausgelegt, dass es Seitenwände und eine Bodenwand hat, deren Dicke größer als die der Seitenwände mit Blick darauf gemacht ist, dass der Grad der elektrischen Feldkonzentration an der Bodenwand des Grabens minimiert wird. Genauer gesagt, es wird eine Grabengatestruktur in einer „a"(1120)-Ebene unter Verwendung eines (000-1) c-Ebenensubstrats mit 4H SiC bereitgestellt. Wenn ein solches c-Ebenensubstrat verwendet wird, um einen Gateoxidfilm im Graben bereitzustellen, der eine Grabenseitenwand in der „a"-Ebene und die Bodenwand in der „c"-Ebene hat, in dem thermische Oxidation verwendet wird, hat die „c"-Ebene eine fünfmal größere Oxidationsrate als die „a"-Ebene. Dies ermöglicht, dass der Oxidationsfilm in der Grabenbodenwand eine fünfmal größere Filmdicke als die Seitenwand hat. Dies macht es möglich, den Grad der elektrischen Feldkonzentration an der Bodenwand des Grabens zu minimieren.
  • Eine Simulation wurde an einer Anordnung durchgeführt, bei der eine SiC-Halbleitervorrichtung einen vergrößerten Gateisolationsfilm an der Bodenwand des Grabens hat, wobei die Grabenseitenwand eine Filmdicke von beispielsweise von 40 nm und der Grabenboden eine Filmdicke von 200 nm hat. Anhand einer Berechnung basierend auf einer solchen Simulation hat sich bestätigt, dass, wenn an die Drain 1200 V angelegt werden, der Grad der elektrischen Feldkonzentration am Gateisolationsfilm des Grabens auf einen Wert von 6,7 MV/cm verringert wird. Es hat sich gezeigt, dass eine solche Verringerung der elektrischen Feldkonzentration ungenügend bleibt und die elektrische Feldkonzentration weiter verringert werden muss.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde mit Blick darauf gemacht, die obigen Probleme anzugehen und es ist ihre Aufgabe, eine SiC-Halbleitervorrichtung zu schaffen, die eine weitere Verringerung einer elektrischen Feldkonzentration an einem Gateoxidfilm zu erreichen vermag, der in einem Graben hergestellt ist, sowie ein zugehöriges Herstellungsverfahren hierfür.
  • Zur Lösung der obigen Aufgabe schafft ein Aspekt der vorliegenden Erfindung eine SiC-Halbleitervorrichtung, aufgebaut aus einem MOSFET des Inversionstyps mit Grabengatestruktur. Der MOSFET enthält einen Graben, der mit einem Gateoxidfilm gebildet ist. Der Gateoxidfilm hat eine Bodenwand und eine Seitenwand, wobei die Bodenwand eine größere Dicke als die Seitenwand hat. Die Steuerung einer an einer Gateelektrode angelegten Spannung erlaubt die Ausbildung eines Kanalbereichs an einem Oberflächenbereich eines Basisbereichs, der an der Seitenwand des Grabens liegt. Dies erlaubt, dass ein elektrischer Strom zwischen den ersten und zweiten Elektroden über einen Source-Bereich und eine Drift-Schicht fließt. Bei einer solchen Halbleitervorrichtung ist eine Tiefenschicht eines zweiten elektrischen Leitfähigkeitstyps in einem Bereich angeordnet, der von dem Graben beabstandet ist, wobei der Basisbereich dazwischen liegt. Die Tiefenschicht ist so gebildet, dass sie eine Tiefe annähernd gleich oder größer als diejenige des Grabens hat und hat eine Konzentration annähernd gleich oder größer als die des Basisbereichs.
  • Somit nimmt die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform die Form einer Struktur an, welche mit der Tiefenschicht mit einer Tiefe annähernd gleich oder größer als derjenigen des Grabens versehen ist. Dies erlaubt, dass eine Verarmungsschicht, die an einem PN-Übergang zwischen der Tiefenschicht und der Drift-Schicht vorhanden ist, sich wesentlich zu der Drift-Schicht erstrecken kann, was es einer hohen Spannung, die von einer Drain-Spannung herrührt, schwierig macht, am Gateoxidfilm anzuliegen. Dies ermöglicht eine Verringerung einer elektrischen Feldkonzentration in dem Gateoxidfilm, d. h. eine elektrische Feldkonzentration in dem Gateoxidfilm insbesondere an der Bodenwand des Grabens.
  • Obgleich die vorliegende Erfindung oben unter Bezugnahme auf eine SiC-Halbleitervorrichtung mit einer Grabengatestruktur des Inversionstyps beschrieben worden ist, kann die vorliegende Erfindung auch in einer modifizierten Struktur umgesetzt werden. D. h., eine SiC-Halbleitervorrichtung bestehend aus einem MOSFET mit Grabengatestruktur des Anreicherungstyps kann den gleichen Aufbau wie denjenigen gemäß obiger Erläuterung mit dem gleichen sich hieraus ergebenden vorteilhaften Effekten verwenden. Bei einem solchen MOSFET der Grabengatestruktur des Anreicherungstyps führt eine Steuerung einer an der Gateelektrode anliegenden Spannung zur Steuerung eines Kanals, der in einer Kanalschicht eines ersten elektrischen Leitfähigkeitstyps zwischen der Seitenwand des Grabens und dem Basis-Bereich gebildet wird. Dies erlaubt, dass ein elektrischer Strom zwischen den ersten und zweiten Elektroden über den Source-Bereich und die Drift-Schicht fließt.
  • Die SiC-Halbleitervorrichtung kann weiterhin bevorzugt beispielsweise Kontaktbereiche des zweiten elektrischen Leitfähigkeitstyps enthalten, die gegenüber dem Graben beabstandet angeordnet sind, um den Source-Bereich einzuschließen, so dass die Basis-Bereiche elektrisch mit der ersten Elektrode verbunden sind, wobei jeder eine höhere Konzentration als diejenige des Basis-Bereichs hat. In diesem Fall wird die Tiefenschicht unter dem Kontaktbereich zur gleichmäßigen Ausbildung mit dem Kontaktbereich angeordnet. Die Tiefenschicht hat eine Verunreinigungskonzentration des zweiten elektrischen Leitfähigkeitstyps in einem Bereich von beispielsweise 1,0 × 1017/cm3 bis 1,0 × 1020/cm3. Weiterhin kann die Tiefenschicht bevorzugt so angeordnet werden, dass sie ausgehend von einer Oberfläche des Basisbereichs eine Tiefe von beispielsweise 1,5 bis 3,5 μm hat.
  • Die SiC-Halbleitervorrichtung kann bevorzugt weiterhin eine Hilfsschicht des zweiten elektrischen Leitfähigkeitstyps aufweisen, die auf der Drift-Schicht in einem Bereich unterhalb des Grabens und der Tiefenschicht liegt, die eine niedrigere Konzentration als die Tiefenschicht hat.
  • Durch eine solche Hilfsschicht kann ein elektrisches Feld in einem Bereich unterhalb des Grabens weiter verringert werden, was den Erhalt weiter verbesserter Effekte ermöglicht.
  • Die SiC-Halbleitervorrichtung kann bevorzugt weiterhin einen Bereich niedrigen Widerstands des ersten elektrischen Leitfähigkeitstyps aufweisen, der in einem Bereich zwischen der Seitenwand des Grabens und der Tiefenschicht ausgebildet ist und eine höhere Konzentration als die Drift-Schicht hat.
  • Durch Bereitstellen eines solchen Bereichs niedrigen Widerstands kann die Drift-Schicht einen weiter verringerten Widerstand haben, was eine Einschaltwiderstandsverringerung ermöglicht. Ein solcher Bereich niedrigen Widerstands kann nicht nur im Bereich zwischen der Seitenwand des Grabens und der Tiefenschicht vorgesehen sein, sondern auch in einem Bereich zwischen der Seitenwand des Grabens und der Hilfsschicht.
  • Obgleich die obige Beschreibung auf den Fall gerichtet ist, bei dem die Tiefenschicht vorgesehen ist, kann weiterhin die Tiefenschicht durch eine Metallschicht ersetzt werden, die mit der Drift-Schicht zusammenarbeitet, um eine Struktur zu schaffen, die als Schockley-Diode wirkt. Mit einer solchen Schockley-Diode, die eine hohe Ansprechgeschwindigkeit hat, kann die SiC-Halbleitervorrichtung weiterhin mit einem Aufbau versehen werden, der eine erhöhte Stossspannungsbeständigkeit hat.
  • Die SiC-Halbleitervorrichtung kann durch das nachfolgende Verfahren hergestellt werden.
  • Beispielsweise weist das Verfahren zur Herstellung der SiC-Halbleitervorrichtung die folgenden Schritte auf: Bereitstellen eines Substrats eines ersten oder zweiten elektri schen Leitfähigkeitstyps aus 4H SiC mit einer Oberfläche in einer (000-1) c-Ebene oder einer (0001) Si-Ebene; Ausbilden einer Drift-Schicht auf dem Substrat mit dem SiC des ersten elektrischen Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als derjenigen des Substrats; Ausbilden eines Basisbereichs auf der Drift-Schicht durch Ionenimplantation einer Verunreinigung des zweiten elektrischen Leitfähigkeitstyps in einer bestimmten Position beabstandet von einer Oberfläche der Drift-Schicht; Ausbilden eines Source-Bereichs mit dem SiC des ersten elektrischen Leitfähigkeitstyps mit höherer Konzentration als der Drift-Schicht durch Ionenimplantation einer Verunreinigung eines ersten elektrischen Leitfähigkeitstyps auf einem Oberflächenschichtabschnitt des Basisbereichs in einem Bereich innerhalb des Basisbereichs; Ausbilden eines grabengatebildenden Grabens in einem Bereich, der eine Oberfläche der Drift-Schicht durchtritt, um durch den Source-Bereich und den Basisbereich zu verlaufen und die Drift-Schicht zu erreichen mit einer Seitenwand mit einer Oberfläche, die sich in einer [11-20] Richtung oder einer [11-100] Richtung erstreckt; Ausbilden eines tiefenschichtbildenden Grabens in einem Bereich, der um einen bestimmten Betrag von dem grabengatebildenden Graben beabstandet ist und mit einer Tiefe gleich oder größer als derjenigen des grabengatebildenden Grabens; Einfüllen einer Tiefenschicht eines zweiten elektrischen Leitfähigkeitstyps in den tiefenschichtbildenden Graben mit einer höheren Konzentration als derjenigen des Basisbereichs; Ausbilden eines Gateoxidfilms über eine Oberfläche des grabengatebildenden Grabens durch thermische Oxidation; Ausbilden einer Gateelektrode auf dem Gateoxidfilm in dem grabengatebildenden Graben; Ausbilden einer ersten Elektrode, die elektrisch in Verbindung mit dem Source-Bereich ist; und Ausbilden einer zweiten Elektrode auf dem Substrat an einer Rückfläche hiervon. Ein solches Verfahren erlaubt die Herstellung der SiC-Halbleitervorrichtung mit einer Grabengatestruktur des Inversionstyps.
  • Während des Ausbildungsschrittes des Basisbereichs kann weiterhin eine Mehrzahl von Basisbereichen an Positionen ausgebildet werden, die jeweils um einen bestimmten Betrag der Seitenwand des Grabens beabstandet sind. Zusätzlich wird während des Ausbildungsschrittes des grabengatebildenden Grabens der grabengatebildende Graben in einen Bereich zwischen der Mehrzahl von Basisbereichen gebildet. Der grabengatebildende Graben wird so gebildet, dass er sich von einer Oberfläche der Drift-Schicht zu einem Bereich erstreckt, der tiefer als der Source-Bereich und der Basisbe reich ist und um einen bestimmten Betrag von den Basisbereichen entfernt ist, wobei die Seitenwand auf einer Oberfläche liegt, die sich in einer [11-20] Richtung oder einer [1-100] Richtung erstreckt.
  • In diesen Fällen kann der Ausbildungsschritt des grabengatebildenden Grabens und der Ausbildungsschritt des tiefenschichtbildenden Grabens bevorzugt ermöglichen, dass der grabengatebildende Schritt oder tiefenschichtbildende Schritt gleichzeitig durchgeführt werden. Wenn diese Schritte durchgeführt werden, können die grabengatebildenden Schritte vereinfacht werden.
  • Bei dem Herstellungsverfahren der SiC-Halbleitervorrichtung kann vor dem Einfüllen der Tiefenschicht nach Ausbilden des grabengatebildenden Grabens und des tiefenschichtbildenden Grabens eine Verunreinigung eines zweiten elektrischen Leitfähigkeitstyps bevorzugt auf Bodenwände des grabengatebildenden Grabens und des tiefenschichtbildenden Grabens ionenimplantiert werden. Dies erlaubt die Ausbildung einer Hilfsschicht mit verringerter Konzentration als derjenigen der Tiefenschicht.
  • Weiterhin kann während des Ausbildungsschritts der Driftschicht bevorzugt ein Schritt durchgeführt werden, um einen Bereich niedrigen Widerstands des ersten elektrischen Leitfähigkeitstyps in einem Bereich tiefer als der Basisbereich auszubilden, wobei die Drift-Schicht eine hohe Konzentration hat. Während des Ausbildungsschrittes des Bereichs niedrigen Widerstands kann der Bereich niedrigen Widerstands bevorzugt an einer Position zwischen dem grabengatebildenden Graben und der Tiefenschicht gebildet werden. Dies erlaubt, dass die Drift-Schicht verringerten Widerstand hat, was eine Verringerung im Einschaltwiderstand mit sich führt.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1 ist eine Schnittdarstellung eines MOSFET mit einer Grabengatestruktur des Inversionstyps einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2A bis 2C sind Schnittdarstellungen zur Veranschaulichung, wie der MOSFET vom Grabengatetyp von 1 hergestellt wird.
  • 3A bis 3C sind Schnittdarstellungen anderer Schritte nach den Schritten der 2A bis 2C zur Erläuterung einer Herstellung des MOSFET vom Grabengatetyp gemäß 1.
  • 4 ist eine Schnittdarstellung durch einen MOSFET mit einer Grabengatestruktur des Anreicherungstyps einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 5A bis 5C sind Schnittdarstellungen elektrischer Feldverteilungsmuster bei einer Simulation unter der Annahme, dass an einer Drain-Elektrode 1200 V anliegen.
  • 6A bis 6C sind Schnittdarstellungen anderer elektrischer Feldverteilungsmuster bei einer Simulation unter der Annahme, dass an einer Drain-Elektrode 1200 V anliegen.
  • 7 ist eine Schnittdarstellung eines MOSFET der Grabengatestruktur vom Anreicherungstyp einer dritten Ausführungsform der vorliegenden Erfindung.
  • 8A und 8B zeigen elektrische Filmverteilungsmuster bei der Simulation unter der Annahme, dass an der Drain-Elektrode 1200 V anliegen.
  • 9 ist eine Schnittdarstellung eines MOSFET der Grabengatestruktur vom Anreicherungstyp einer vierten Ausführungsform der vorliegenden Erfindung.
  • 10 ist eine Schnittdarstellung eines MOSFET der Grabengatestruktur vom Anreicherungstyp einer fünften Ausführungsform der vorliegenden Erfindung.
  • 11 ist eine Schnittdarstellung eines MOSFET der Grabengatestruktur vom Anreicherungstyp einer sechsten Ausführungsform der vorliegenden Erfindung.
  • 12A bis 12C sind Schnittdarstellungen zur Veranschaulichung, wie der MOSFET vom Grabengatetyp gemäß 11 hergestellt wird.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Nachfolgend werden Siliziumkarbid-Halbleitervorrichtungen und Verfahren zur Herstellung von einer Siliziumkarbid-Halbleitervorrichtung verschiedener Ausführungsformen gemäß der vorliegenden Erfindung im Detail unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Die vorliegende Erfindung soll jedoch auf die nicht nachfolgend beschriebenen Ausführungsformen eingeschränkt und reduziert sein und technische Konzepte der vorliegenden Erfindung können in Kombination mit anderen bekannten Technologien oder einer Technologie mit äquivalenten Funktionen zu solchen bekannten Technologien umgesetzt werden.
  • In der nachfolgenden Beschreibung bezeichnen gleiche Bezugszeichen gleiche oder einander entsprechende Bauteile in sämtlichen Ansichten.
  • >Erste Ausführungsform<
  • Eine Siliziumkarbid(SiC)-Halbleitervorrichtung einer ersten Ausführungsform gemäß der vorliegenden Erfindung wird nachfolgend im Detail unter Bezugnahme auf die 1 bis 3 beschrieben. Hierbei wird als ein Element, das in der SiC-Halbleitervorrichtung enthalten ist, ein MOSFET mit einer Grabengatestruktur vom Inversionstyp beschrieben.
  • 1 ist eine Schnittdarstellung des MOSFET mit einer solchen Grabengatestruktur der vorliegenden Ausführungsform. Obgleich 1 den MOSFET alleine anhand einer Zelle beschreibt, versteht sich, dass die Halbleitervorrichtung die Form eines Aufbaues einer Mehrzahl von MOSFETs hat, die nebeneinander liegen und die gleichen Strukturen wie der MOSFET von 1 haben.
  • Gemäß 1 verwendet der MOSFET M1 ein Substrat 1 des n+-Typs als Halbleitersubstrat mit einer Oberfläche, die in einer (000-1) c-Ebene mit einer Dicke von ungefähr 300 μm liegt, und eine Stickstoffkonzentration (einer Verunreinigung des n-Typs) von annähernd 1,0 × 1019/cm3 hat. Das Substrat 1 des n+-Typs hat eine Oberfläche, auf der eine Drift-Schicht 2 des n–-Typs ausgebildet ist mit einer Stickstoffkonzentration von an nähernd beispielsweise 8,0 × 1015/cm3 und einer Dicke von annähernd 15 μm. Die Drift-Schicht 2 des n–-Typs hat einen Oberflächenteil, auf welchem Basisbereiche 3 des p-Typs ausgebildet sind, welche obere Schichtabschnitte haben, auf denen Source-Bereiche 4 des n+-Typs gebildet sind.
  • Die Basisbereiche 3 des p-Typs haben eine Bor- oder Aluminiumkonzentration (eine Verunreinigung des p-Typs) von annähernd beispielsweise 1,0 × 1017/cm3 und eine Dicke von annähernd 0,7 μm. Die Source-Bereiche 4 des n+-Typs haben Oberflächenteile mit einer Stickstoffkonzentration (Oberflächenkonzentration) von annähernd beispielsweise 1,0 × 1021/cm3 und eine Dicke von annähernd 0,3 μm.
  • Weiterhin ist ein Graben 5 bis zu einer Tiefe ausgebildet, die sich durch die Source-Bereiche 4 des n+-Typs und die Basisbereiche 3 des p-Typs erstreckt, um die Drift-Schicht 2 des n–-Typs zu erreichen und er hat eine Breite von annähernd 2,0 μm bei einer Tiefe von annähernd 2,0 μm. Der Graben 5 hat Seitenwände 5a, die in Kontakt mit den Basisbereichen 3 des p-Typs und den Source-Bereichen 4 des n+-Typs sind. Der Graben 5 hat eine innere Wandfläche, die mit einem Gateoxidfilm 6 bedeckt ist, welche eine Oberfläche hat, an der eine Gateelektrode 7 aus dotieren Polysilizium aufweist, mit der der Graben 5 gefüllt ist.
  • Der Graben 5 hat eine Bodenwand 5b, die in der gleichen (000-1) c-Ebene wie das Substrat 1 des n+-Typs liegt und hat Seitenwände 5a, die jeweils beispielsweise eine „a"-(11-20)-Ebene haben, d. h. eine Ebene, die sich in einer [11-20] Richtung erstreckt. Der Gateoxidfilm 6 wird durch thermisches Oxidieren der Oberfläche des Grabens 5 gebildet. Dies erlaubt, dass die Bodenwand des Grabens 5 eine Oxidationsrate hat, die ungefähr fünfmal schneller als diejenige der Seitenwand des Grabens ist. Damit hat der Gateoxidfilm 6 eine Dicke von annähernd 40 nm an der Seitenwand des Grabens 5 und eine Dicke von annähernd 200 nm an der Bodenwand des Grabens 5.
  • Weiterhin enthält der MOSFET M1 Kontaktbereiche 8 des p+-Typs, die in Flächen entgegengesetzt zu einem mittigen Bereich zwischen den Basisbereichen 3 des p-Typs gebildet sind, zwischen denen der Graben 5 liegt, d. h. der Graben 5 mit den Source-Bereichen 4 des n+-Typs liegt dazwischen. Zusätzlich sind Tiefenschichten 9 des p+- Typs in Bereichen unterhalb der jeweiligen Kontaktbereiche 8 des p+-Typs gebildet, um eine größere Tiefe als die Basisbereiche 3 des p-Typs zu haben. Bei der vorliegenden Ausführungsform sind die Kontaktbereiche 8 des p+-Typs und die Tiefenschichten 9 des p+-Typs in einheitlichen Strukturen ausgebildet und sind aus Bor oder Aluminium mit einer Konzentration im Bereich von 1,0 × 1017/cm3 bis 1,0 × 1020/cm3. Die Tiefenschichten 9 des p+-Typs haben eine Tiefe gleich oder größer als diejenige des Grabens 5. Zusätzlich sind die Tiefenschichten 9 des p+-Typs von den Seitenwänden des Grabens 5 jeweils um einen bestimmten Betrag beabstandet, der für eine geeignete Einstellung innerhalb eines Bereichs von annähernd beispielsweise 2 bis 5 μm zur Verfügung steht.
  • Obgleich die Tiefenschichten 9 des p+-Typs so gebildet werden können, dass sie um 2,0 μm oder mehr tiefer als der Graben 5 liegen, können die Tiefenschichten 9 des p+-Typs die gleiche Tiefe wie der Graben 5 bei einem Aufbau von 1 haben, wenn gleichzeitig die Tiefenschichten 9 des p+-Typs mit dem Graben auf folgende Weise gebildet werden.
  • Weiterhin ist eine Source-Elektrode 10 auf Oberflächen des Source-Bereichs 4 des n+-Typs und des Kontaktbereichs 8 des p+-Typs gebildet und ein Gateleiterdraht 11 ist mit einer Oberfläche der Gateelektrode 7 verbunden. Die Source-Elektrode 10 und der Gateleiterdraht 11 sind aus einer Mehrzahl von Metallen herstellbar (beispielsweise Ni/Al oder dergleichen). In diesem Fall ist ein Bereich in Kontakt mit wenigstens SiC des n-Typs (insbesondere die Gateelektrode 7 mit dem Source-Bereich 4 des n+-Typs und der Gateelektrode 7, die n-strukturdotiert ist) aus Metall, das in ohmschen Kontakt mit dem SiC des n-Typs gehalten werden kann. Ein anderer Bereich in Kontakt mit wenigstens einem SiC des p-Typs (d. h. insbesondere die Gateelektrode 7 mit den Kontaktbereichen 8 des p+-Typs und der Gateelektrode 7, die n-strukturdotiert ist) ist aus einem Metall, der in einem ohmschen Kontakt mit dem SiC des p-Typs gehalten werden kann. Weiterhin können die Source-Elektrode 10 und der Gateleiterdraht 11 aus einem dielektrischen Zwischenfilm (nicht gezeigt) sein, die elektrisch voneinander isoliert sind und die Source-Elektrode 10 ist elektrisch mit dem Source-Bereich 4 des n+-Typs und dem Kontaktbereich 8 des p+-Typs über eine Kontaktöffnung in dem dielektrischen Zwischenschichtfilm verbunden. Zusätzlich ist der Gateleiterdraht 11 elektrisch mit der Gateelektrode 7 verbunden.
  • Eine Drain-Elektrode 12 ist elektrisch mit dem Substrat 1 des n+-Typs an einer rückwärtigen Fläche hiervon verbunden. Mit einem solchen Aufbau ist der MOSFET mit Grabenstruktur des Inversionstyps vom n-Kanal-Typ gebildet.
  • Wenn bei einem MOSFET mit einem solchen Aufbau eine Gatespannung an die Gateelektrode 7 angelegt wird, erlaubt dies den Basisbereichen 3 des p-Typs Flächen zu haben, die in Kontakt mit dem Gateoxidfilm 6 an den Seitenwänden des Grabens 5 sind, welche Kanäle des Inversionstyps schaffen, um es einem elektrischen Strom zu ermöglichen, zwischen der Source-Elektrode 10 und der Drain-Elektrode 12 zu fließen.
  • Wenn dies stattfindet, wird eine hohe Spannung (von beispielsweise 1200 V) mit einem ungefähr zehnfachen Wert der Spannung an einer Siliziumvorrichtung als Drain-Spannung verwendet. Aufgrund eines sich aus einer solchen hohen Spannung ergebenden Effekts wird der Gateoxidfilm 6 mit einem elektrischen Feld eines Wertes beaufschlagt, der ungefähr das Zehnfache dessen beträgt, der bei einer Siliziumvorrichtung angelegt wird, was bewirkt, dass sich das elektrische Feld am Gateoxidfilm 6 konzentriert (insbesondere in einem Bereich des Gateoxidfilms 6 an der Bodenwand des Grabens 5). Bei dem MOSFET M1 der vorliegenden Ausführungsform sind jedoch die Tiefenschichten 9 des p+-Typs mit einer Tiefe gleich oder größer als derjenigen des Grabens 5 ausgebildet. Dies erlaubt PN-Übergängen jeweils zwischen der Tiefenschicht 9 des p+-Typs und der Drift-Schicht 2 des n–-Typs, eine Verarmungsschicht zu haben, die sich mit wachsender Tiefe in Richtung der Drift-Schicht 2 des n–-Typs erstreckt, was es der hohen Spannung erschwert, aufgrund der Beeinflussung der Drain-Spannung auf den Gateoxidfilm zu wirken.
  • Dies macht es möglich, die elektrische Konzentration im Gateoxidfilm 6 zu mindern, d. h. die elektrische Feldkonzentration des Gateoxidfilms 6 in einem Bereich an der Bodenwand des Grabens 5. Dies führt zu der Fähigkeit, Schäden am Gateoxidfilm 6 zu verhindern.
  • Nachfolgend wird ein Herstellungsverfahren für den MOSFET vom Grabengatetyp gemäß 1 beschrieben. Die 2A bis 2C und die 3A bis 3C sind Schnitt darstellungen, die einen Herstellungsprozess des MOSFET vom Grabengatetyp gemäß 1 zeigen. Das Verfahren zur Herstellung des MOSFET vom Grabengatetyp wird nun nachfolgend im Detail unter Bezugnahme auf die 2A bis 2C und die 3A bis 3C beschrieben.
  • [Schritt in 2A]
  • Zunächst wird das Substrat 1 vom n+-Typ vorbereitet mit einer Oberfläche mit einer (000-1) c-Ebene und einer Stickstoffkonzentration von ungefähr beispielsweise 1,0 × 1019/cm3 und einer Dicke von ungefähr 300 μm. Dann wird die Drift-Schicht 2 des n–-Typs auf dem Substrat 1 des n+-Typs durch epitaxiales Wachstum gebildet, um eine Stickstoffkonzentration von beispielsweise 8,0 × 1015/cm3 und eine Dicke von ungefähr 15 μm zu haben.
  • [Schritt gemäß 2B]
  • Eine Niedertemperaturoxidmaske (LTO) wird auf einer Oberfläche der Drift-Schicht 2 des n–-Typs ausgebildet und dann einem fotolithografischen Schritt unterworfen. Dies erlaubt der Maske, sich in einem Bereich zu öffnen, der zur Ausbildung des Basisbereichs 3 des p-Typs vorgesehen ist. Danach wird eine Verunreinigung des p-Typs (beispielsweise Bor und Aluminium) über die Maske Ionen implantiert, wobei die Aktivierung ausgelöst wird. Dies erlaubt die Ausbildung vom Basisbereich 3 des p-Typs mit einer Bor- oder Aluminiumkonzentration von beispielsweise 1,0 × 1017/cm3 und einer Dicke von ungefähr 0,7 μm. Nachfolgend wird die Maske entfernt.
  • [Schritt gemäß 2C]
  • Maskenschichten, die jeweils aus beispielsweise LTO oder dergleichen sind, werden auf die Drift-Schicht 2 des n–-Typs und dem Basisbereich 3 des p-Typs ausgebildet und einem fotolithografischen Schritt unterworfen. Dies erlaubt eine Maskenöffnung in einem Bereich, der zur Ausbildung vom Source-Bereich 4 des n+-Typs vorgesehen ist. Danach wird eine Verunreinigung des n-Typs (beispielsweise Stickstoff) Ionen implantiert. Nachfolgend erlaubt eine Aktivierung der implantierten Ionen die Ausbildung vom Source-Bereich 4 des n+-Typs mit einem Oberflächenschichtabschnitt, der beispielsweise eine Stickstoffkonzentration von 1,0 × 1021/cm3 und eine Dicke von ungefähr 0,3 μm hat. Danach werden die Masken entfernt.
  • [Schritt gemäß 3A]
  • Ätzmasken (nicht gezeigt) werden auf die Drift-Schicht 2 des n–-Typs, den Basisbereich 3 des p-Typs und den Source-Bereich 4 des n+-Typs ausgebildet, wonach die Ätzmasken in einem Ausbildungsplanbereich für den Graben 5, Ausbildungsplanbereichen für den Kontaktbereich 8 des p+-Typs und Ausbildungsplanbereichen für die Tiefenschicht 9 des p+-Typs geöffnet werden. Danach erfolgt anisotropes Ätzen unter Verwenden der Ätzmasken, wonach ein isotroper Ätzschritt oder Opferoxidationsschritt je nach Bedarf durchgeführt wird. Dies erlaubt die Ausbildung des Grabens 5 mit gleichzeitiger Bildung der Gräben (tiefenschichtbildenden Gräben) 20 in den zur Ausbildung vorgesehenen Bereichen für die Kontaktbereiche 8 des p+-Typs und den für die Ausbildung vorgesehenen Bereichen der Tiefenschichten 9 des p+-Typs. Dies ermöglicht eine Vereinfachung der Grabenbildungsschritte. Danach werden die Ätzmasken entfernt.
  • [Schritt gemäß 3B]
  • Eine Maske 21 aus beispielsweise LTO oder dergleichen wird über alle Flächen von Graben 5, Gräben 20 und Drift-Schicht 2 des n–-Typs gebildet, wonach aus der Maske 21 maskierte Abschnitte in den Gräben 20 entfernt werden. Dann wird eine Schicht 22 des p+-Typs durch epitaxiales Wachstum mit eindotiertem Bor oder Aluminium an den Frontflächen ausgebildet. Dies erlaubt die Grabenschicht 20, von der die Maske 21 entfernt wurde, mit der Schicht 22 vom p+-Typ gefüllt zu werden. Danach erfolgt chemisch-mechanisches Polieren (CMP), um die Oberflächen der Drift-Schicht 2 des n–-Typs der Basisbereiche 3 des p-Typs und der Source-Bereiche 4 des n+-Typs freizulegen, wonach die Maske 21 aus dem Inneren des Grabens 5 entfernt wird. Somit verbleibt die Schicht 22 vom p+-Typ in den Gräben 20, so dass die Kontaktbereiche 8 des p+-Typs und die Tiefenschichten 9 des p+-Typs in einheitlichen Strukturen gebildet sind.
  • [Schritt gemäß 3C]
  • Es wird ein Gateoxidfilmausbildungsschritt durchgeführt, womit der Gateoxidfilm 6 gebildet wird. Genauer gesagt, der Gateoxidfilm 6 wird gebildet durch eine Gateoxidierung (thermische Oxidierung) mittels eines pyrogenen Verfahrens in einer Nassatmosphäre. Bei einem solchen Gateoxidieren hat die Bodenwand des Grabens 5 die gleiche (000-1) c-Ebene wie das Substrat 1 vom n+-Typ und die Seitenwand erstreckt sich in [11-20]-Richtung, d. h. beispielsweise in einer (1120)-Ebene. Dies erlaubt, dass die Bodenwand des Grabens 5 eine ungefähr fünfmal größere Oxidationsrate als der Graben 5 an der Seitenwand hiervon hat. Somit hat der Gateoxidfilm 6 eine Dicke von ungefähr 40 nm an der Seitenwand des Grabens 5 und eine Dicke von ungefähr 200 nm an der Bodenwand des Grabens 5. Der Gateoxidfilm 6 wird durch thermisches Oxidieren der Oberfläche des Grabens 5 gebildet.
  • Nachfolgend wird eine Polysiliziumschicht, erhalten durch Eindotieren einer Verunreinigung von n-Typ auf der Oberfläche des Gateoxidfilms 6 in einem Film mit einer Dicke von ungefähr 440 nm bei einer Temperatur von beispielsweise 600°C gebildet. Nachfolgend erfolgt eine Musterung an der Polysiliziumschicht und dem Gateoxidfilm 6 unter Verwendung eines Resists, gebildet durch fotolithografisches Ätzen. Dies ermöglicht, dass der Gateoxidfilm 6 und die Gateelektrode 7 im Graben 5 verbleiben.
  • Die nachfolgenden Schritte werden auf ähnliche Weise wie im Stand der Technik durchgeführt und sind somit in der Zeichnung nicht dargestellt. Nach Ausbilden eines Zwischenschichtisolationsfilms (nicht gezeigt), wird der Zwischenschichtisolationsfilm einer Musterung unterworfen, um ein Kontaktloch zu bilden, das den Source-Bereich 4 des n+-Typs und den Kontaktbereich 8 des p+-Typs verbindet, während ein weiteres Kontaktloch in einer anderen Querschnittsfläche in Verbindung mit der Gateelektrode 7 gebildet wird. In einem darauf folgenden Schritt wird ein Elektrodenmaterial in Filmform gebildet, um die Kontaktlöcher zu füllen, wonach eine Musterung am Elektrodenmaterial durchgeführt wird, um die Source-Elektrode 10 und den Gateleiterdraht 11 zu bilden. Dann wird die Drain-Elektrode 12 an der rückwärtigen Oberfläche des Substrats 1 vom n+-Typ gebildet und der MOSFET M1 von 1 ist fertig gestellt.
  • >Zweite Ausführungsform<
  • Ein MOSFET M2 mit Grabengatestruktur vom Anreicherungstyp gemäß der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf 4 beschrieben. Der MOSFET M2 der vorliegenden Ausführungsform hat den gleichen Grundaufbau wie der MOSFET M1 der ersten Ausführungsform gemäß obiger Beschreibung. Somit wird der MOSFET der vorliegenden Ausführungsform nachfolgend mit Blick auf unterschiedliche Punkte zum MOSFET M1 der ersten Ausführungsform beschrieben.
  • 4 ist eine Schnittdarstellung durch den MOSFET M2 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform. Wie sich aus 4 ergibt, sind die Basisbereiche 3 vom p-Typ von den Seitenwänden des Grabens 5 jeweils um einen bestimmten Betrag beabstandet, um einen Aufbau zu schaffen, bei dem die Driftschicht 2 vom n–-Typ in einer Kanalschicht 30 vom n-Typ verbleibt.
  • Der MOSFET M2 mit der Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform arbeitet auf nachfolgende Weise.
  • Vor dem Zustand, bei dem eine Gatespannung an die Gateelektrode 7 angelegt wird, hat das SiC eine Verunreinigungskonzentration bis zu einem Maximalwert von 1,0 × 1019/cm3. In diesem Fall hat das SiC ein Eigenpotenzial von ungefähr 3 V und selbst wenn somit die Source-Elektrode 10 auf 0 V liegt, haben die Basisbereiche 3 vom p-Typ das Verhalten, bei –3 V zu liegen. Damit dehnen sich die Verarmungsschichten von den Basisbereichen 3 des p-Typs aus, um zu bewirken, dass Nahbereiche der Basisbereiche 3 vom p-Typ sich als isolierende Körper verhalten. Selbst wenn somit an der Drain-Elektrode 12 eine positive Spannung anliegt, verhalten sich die Kanalschichten 30 vom n-Typ als isolierende Körper. Damit kann kein Elektron die Kanalschichten 30 vom n-Typ erreichen und somit fließt kein elektrischer Strom zwischen Source-Elektrode 10 und Drain-Elektrode 12.
  • Nachfolgend ermöglicht während eines Abschaltzustands (mit einer Gatespannung = 0 V, einer Drain-Spannung = 1200 V und einer Source-Spannung = 0 V) das Anlegen einer Spannung an der Drain-Elektrode 12, dass sich die Verarmungsschichten von zwischen den Basisbereichen 3 des p-Typs und der Drift-Schicht 2 des n–-Typs erwei tern (wobei die Kanalschichten 30 vom n-Typ involviert sind). Wenn dies stattfindet, haben die Basisbereiche 3 vom p-Typ eine extrem höhere Konzentration als die Driftschicht 2 vom n–-Typ und somit erweitern sich die Verarmungsschichten hauptsächlich zur Drift-Schicht 2 des n–-Typs. Wenn dies stattfindet erweitern sich Bereiche, die sich als isolierende Körper verhalten, in größere Bereiche, da die Verarmungsschichten sich in größere Bereiche als diejenigen erstrecken, die erreicht werden, wenn die Drain auf 0 V liegt und somit fließt kein elektrischer Strom zwischen der Source-Elektrode 10 und der Drain-Elektrode 12.
  • Da weiterhin die Gatespannung bei 0 V liegt, erscheint ein elektrisches Feld zwischen Drain und Gate. Dies bewirkt, dass eine elektrische Feldkonzentration an der Bodenwand des Gateoxidfilms 6 erscheint. Der MOSFET M2 hat jedoch einen Aufbau, bei dem von den Bereichen im Gateoxidfilm 6 ein Bereich an der Bodenwand des Grabens 5 eine größere Dicke als die anderen Bereiche an den Seitenwänden des Grabens 5 hat. Zusätzlich hat der MOSFET M2 die Tiefenschichten 9 des p+-Typs, welche jeweils eine Tiefe gleich oder größer als der Graben 5 haben. Somit erstrecken sich die Verarmungsschichten, die jeweils an einem PN-Übergang zwischen der Tiefenschicht 9 des p+-Typs und der Drift-Schicht 2 des n–-Typs vorhanden sind, wesentlich in die Drift-Schicht 2 des n–-Typs und somit liegt kaum eine hohe Spannung auf Grund eines Einflusses von der Drain-Spannung am Gateoxidfilm 6 an.
  • Dies macht es möglich, das Auftreten einer elektrischen Feldkonzentration am Gateoxidfilm 6 abzumindern, d. h. einer elektrischen Feldkonzentration insbesondere an der Bodenwand des Grabens 5 unter den Bereichen des Gateoxidfilms 6. Dies führt zur Möglichkeit, Schäden am Gateoxidfilm 6 zu verhindern. Bei einer Bestätigung des Auftretens einer elektrischen Feldintensität unter Simulationsbedingungen, wo an die Drain-Elektrode 12 1200 V angelegt wurden, hatte von denen Bereichen des Gateoxidfilms 6 derjenige Bereich des Gateoxidfilms 6, der an der Bodenwand des Grabens 5 ausgebildet war, eine elektrische Feldintensität von 4,3 MV/cm. Diese elektrische Feldintensität verblieb auf einem Wert, bei dem kein Durchbruch des Gateoxidfilms 6 bei der elektrischen Feldkonzentration auftrat. Selbst wenn daher an der Drain-Elektrode 12 1200 V angelegt werden, bricht der Gateoxidfilm 6 nicht und es lässt sich eine Spannungsfestigkeit bei 1200 V erreichen.
  • Während eines Einschaltzustands (mit einer Gatespannung = 20 V, einer Drain-Spannung = 2 V und einer Source-Spannung = 0 V) wirken die Gateelektrode 7 mit einer Gatespannung von 20 V und die Kanalschichten 30 des n-Typs als Kanäle vom Anreicherungstyp. Somit laufen von der Source-Elektrode 10 geladene Elektronen von den Source-Bereichen 4 des n+-Typs zu den Kanalschichten 30 des n-Typs und erreichen nachfolgend die Drift-Schicht 2 des n–-Typs. Dies erlaubt den Fluss eines elektrischen Stroms zwischen Source-Elektrode 10 und Drain-Elektrode 12. Zusätzlich ergaben Widerstandsberechnungen einen Wert von 1,9 mΩ·cm2.
  • Somit hat der MOSFET M2 mit der Grabengatestruktur vom Anreicherungstyp die gleichen vorteilhaften Effekte wie der MOSFET M1 der ersten Ausführungsform.
  • Zu Referenzzwecken wurde eine Simulation bei einer Spannungspotentialverteilung und einer elektrischen Feldverteilung für einen Fall durchgeführt, bei dem an der Drain-Elektrode 12 1200 V angelegt wurden. Die Ergebnisse sind in den 5A bis 5C und in 6A bis 6C gezeigt. Die 5A bis 5C sind Ansichten, welche die Spannungspotentialverteilungen zeigen, die auf Äquipotenziallinien mit einer Distanz von 10 V angegeben sind, wobei der Basisbereich 3 des p-Typs und die Tiefenschicht 9 des p+-Typs Oberflächen (in ihrem obersten Teil) von 0 V haben. Die 6A bis 6C sind Ansichten, welche die elektrischen Feldverteilungen zeigen. In den 5A bis 5C und in 6A bis 6C geben „A", „B" und „C" einen ersten Fall wieder, bei dem der Gateoxidfilm 6 die gleiche Filmdicke wie Seitenwand und Bodenwand des Grabens 5 mit keiner Ausbildung der Tiefenschicht 9 vom p+-Typ haben, einen zweiten Fall, bei dem der Gateoxidfilm 6 eine größere Filmdicke an der Bodenwand des Grabens 5 als an der Seitenwand mit keiner Ausbildung der Tiefenschicht 9 vom p+-Typ hat und einen dritten Fall, bei dem wie bei dem MOSFET M2 der vorliegenden Ausführungsform der Gateoxidfilm 6 eine größere Filmdicke an der Bodenwand des Grabens 5 als an der Seitenwand mit einer ausgebildeten Tiefenschicht 9 vom p+-Typ hat.
  • Gemäß 5A ergibt sich für einen Fall, wo der Gateoxidfilm 6 die gleiche Filmdicke über die Bereiche der Seitenwand und der Bodenwand des Grabens 5 hat und keine Tiefenschicht 9 vom p+-Typ gebildet ist, dass der Gateoxidfilm 6 extrem eng beabstan dete Äquipotenziallinien hat. Gemäß 5 ergibt sich im Gegensatz hierzu, wenn der Gateoxidfilm 6 größere Filmdicke an der Bodenwand des Grabens 5 als an der Seitenwand hat, dass der Gateoxidfilm 6 abstandsmäßig aufgeweitete Äquipotenziallinien hat. Da jedoch keine Tiefenschicht 9 vom p+-Typ gebildet ist, ist es nach wie vor schwierig für den Gateoxidfilm 6, Äquipotenziallinien zu erreichen, die gleichmäßig beabstandet sind. Im Gegensatz hierzu ermöglicht wie beim MOSFET M2 der vorliegenden Ausführungsform gemäß 5C die Ausbildung der Tiefenschicht 9 vom p+-Typ, wobei der Gateoxidfilm 6 größere Filmdicke an der Bodenwand des Grabens 5 als an den Seitenwänden hiervon hat, dass der Gateoxidfilm 6 Äquipotenziallinien hat, die gleichmäßig von einander beabstandet sind.
  • Gemäß 6A ergibt sich weiterhin ein Fall, wo der Gateoxidfilm 6 gleiche Filmdicke über die Bereiche an der Seitenwand und der Bodenwand des Grabens 5 hat und keine Tiefenschicht 9 vom p+-Typ gebildet ist, dass die elektrische Feldkonzentration im Gateoxidfilm 6 auftritt. Weiterhin ermöglicht gemäß 6B die Vorgehensweise, dass der Gateoxidfilm 6 eine größere Filmdicke an der Bodenwand des Grabens 5 als an der Seitenwand hiervon hat, dass der Gateoxidfilm 6 eine verringerte elektrische Feldkonzentration hat. Da jedoch keine Tiefenschicht 9 vom p+-Typ ausgebildet ist, zeigt der Gateoxidfilm 6 einen ungenügenden Verringerungseffekt bei der Feldkonzentration. Im Gegensatz hierzu ermöglicht gemäß 6C die Ausbildung der Tiefenschicht 9 vom p+-Typ, wobei der Gateoxidfilm 6 größere Filmdicke an der Bodenwand des Grabens 5 als an der Seitenwand hiervon hat, dass der Gateoxidfilm 6 eine elektrische Feldkonzentration hat, die auf einen geeignet niedrigen Wert verringert ist.
  • Das Herstellungsverfahren für den MOSFET M2 mit einer Grabengatestruktur gemäß obiger Beschreibung erfolgt einfach dadurch, dass das Maskenmuster für die Basisbereiche 3 vom p-Typ gegenüber dem Herstellungsverfahren für den MOSFET M1 der ersten Ausführungsform abgeändert wird.
  • >Dritte Ausführungsform<
  • Ein MOSFET M3 mit einer Grabengatestruktur vom Anreicherungstyp gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf 7 beschrieben. Der MOSFET M3 dieser Ausführungsform unterscheidet sich vom MOSFET M2 mit Grabengatestruktur der zweiten Ausführungsform hinsichtlich von Hilfsschichten, die zusätzlich vorgesehen sind. Der MOSFET M3 der vorliegenden Ausführungsform hat den gleichen Grundaufbau wie der MOSFET M2 der zweiten Ausführungsform und eine Beschreibung erfolgt somit mit einer Konzentration auf den unterschiedlichen Punkt.
  • 7 ist eine Schnittdarstellung des MOSFETs M3 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform. Wie sich aus 7 ergibt, hat der MOSFET M3 der vorliegenden Ausführungsform Bereiche unterhalb der Tiefenschichten 9 vom p+-Typ an Positionen unterhalb der Bodenwand der Grabenschicht 5, welche Hilfsbereiche 40 vom p-Typ sind. Jeder dieser Hilfsbereiche 40 vom p-Typ hat niedrigere Konzentration als die Tiefenschicht 9 vom p+-Typ. Die Hilfsbereiche 40 vom p-Typ sind in einer Tiefe von beispielsweise 0,7 μm ausgehend von einem unteren Abschnitt der Tiefenschichten 9 vom p+-Typ und einem unteren Abschnitt der Grabenschicht 5 mit einer Verunreinigungskonzentration des p-Typs von 1 × 1017/cm3 gebildet.
  • Die Bereitstellung der Hilfsbereiche 40 vom p-Typ führt dazu, dass eine weitere Verringerung der elektrischen Felder in Bereichen unterhalb des Grabengates 5 erhalten wird. Dies ermöglicht es dem Gateoxidfilm 6, eine elektrische Feldintensität auf einen Wert von 2,3 MV/cm bei einer Situation zu verringern, bei der an der Drain-Elektrode 12 1200 V angelegt werden. Weiterhin haben die Hilfsbereiche 40 vom p-Typ die Funktion, elektrische Felder von Verarmungsschichten im SiC zu mindern, was es möglich macht, eine Spannungsfestigkeit bis zu 1360 V zu erhöhen. Zusätzlich zeigten Widerstandsberechnungen in diesem Fall ein Wert von 3,3 mΩ·cm2.
  • Für Referenzzwecke wurden Simulationen am MOSFET M3 mit einem derartigen Aufbau durchgeführt, um eine Spannungspotentialverteilung und eine elektrische Feldverteilung für den Fall zu überprüfen, bei dem an der Drain-Elektrode 12 1200 V angelegt wurden. Die Ergebnisse sind in den 8A und 8B gezeigt. Gemäß 8A und 8B macht der MOSFET M3 der vorliegenden Ausführungsform es möglich, einen Gateoxidfilm 6 zu erhalten, der eine Spannungspotentialverteilung in passend erweiterten Äquipotenziallinien wie denjenigen beim MOSFET von 5C zu erreichen, wo die Hilfsschichten 40 des p-Typs nicht gebildet sind. Zusätzlich kann der MOSFET M3 der vorliegenden Ausführungsform die elektrische Feldkonzentration im Gateoxidfilm 6 in wirksamer Weise abmildern als bei dem MOSFET gemäß 6C, wo die Hilfsschichten 40 vom p-Typ nicht gebildet sind.
  • Weiterhin kann der MOSFET M3 mit einer solchen Grabenstruktur erhalten werden, indem lediglich mehrere Schritte zu denjenigen des Herstellungsverfahrens des MOSFET M2 der zweiten Ausführungsform von 2 hinzugefügt werden. Diese Schritte umfassen das Ausbilden des Grabens 5 und der Gräben 20 zum Bilden der Tiefenschichten 9 vom p-Typ am MOSFET M2, das Anordnen einer Maske auf dem MOSFET zum Abdecken eines Bereichs mit Ausnahme des Grabens 5 und der Gräben 20 und nachfolgend das Ionenimplantieren einer Verunreinigung des p-Typs auf Bodenwände des Grabens 5 und der Gräben 20 mit nachfolgender Durchführung einer Aktivierung.
  • >Vierte Ausführungsform<
  • Ein MOSFET M4 mit einer Grabengatestruktur des Anreicherungstyps einer vierten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf 9 beschrieben. Der MOSFET M4 dieser Ausführungsform unterscheidet sich vom MOSFET M3 mit Grabengatestruktur vom Anreicherungstyp der dritten Ausführungsform dahingehend, dass der MOSFET M4 der vorliegenden Ausführungsform Flächenbereiche mit Schichten niedrigen Widerstands hat. Der MOSFET M4 der vorliegenden Ausführungsform hat den gleichen Grundaufbau wie der MOSFET M3 der dritten Ausführungsform und die nachfolgende Beschreibung erfolgt nur mit Blick auf den Unterschied.
  • 9 ist eine Schnittdarstellung des MOSFET M4 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform. Gemäß 9 enthält der MOSFET M4 weiterhin Schichten 50 niedrigen Widerstands vom n+-Typ, die jeweils in einem Bereich unterhalb des Basisbereichs 3 vom p-Typ in einer hiervon beabstandeten Position und zumindest zwischen der Tiefenschicht 9 des p+-Typs und dem Graben 5 (und auch zwischen dem Gateoxidfilm 6 und der Hilfsschicht 40) gebildet sind. Jede Schicht 50 mit niedrigem Widerstand vom n+-Typ hat die gleiche Konzentration wie beispielsweise der Source-Bereich 4 vom n+-Typ.
  • Die Schichten 50 mit niedrigem Widerstand vom n+-Typ im MOSFET M4 ermöglicht es diesem, die Drift-Schicht 2 vom n–-Typ mit niedrigem Widerstand zu haben, so dass der Einschaltwiderstand weiter gesenkt wird.
  • Weiterhin kann der MOSFET M4 mit der Grabengatestruktur des Anreicherungstyps dieser Ausführungsform auf einfache Weise hergestellt werden. D. h., während der Ausbildung der Drift-Schicht 2 vom n–-Typ erfolgt eine Konzentration der Drift-Schicht 2 des n–-Typs im örtlichen Filmbereich nur so, dass die Schichten 50 mit niedrigem Widerstand vom n+-Typ mit höheren Konzentrationen gebildet werden. In diesem Fall sind der Graben 5, die Tiefenschichten 9 vom p+-Typ und die Hilfsschichten 40 vom p-Typ in einem Layout gemäß 9 ausgebildet, so dass die Herstellung des MOSFET M4 ermöglicht ist.
  • >Fünfte Ausführungsform<
  • Ein MOSFET M5 mit Grabengatestruktur vom Anreicherungstyp einer fünften Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf 10 beschrieben. Der MOSFET M5 der vorliegenden Ausführungsform unterscheidet sich vom MOSFET M2 mit Grabengatestruktur vom Anreicherungstyp der zweiten Ausführungsform dahingehend, dass der MOSFET M5 der vorliegenden Ausführungsform weiterhin eine Kanalschicht 30 vom n-Typ enthält, die durch epitaxiales Wachstum gebildet ist. Folglich hat der MOSFET M5 der vorliegenden Ausführungsform den gleichen Grundaufbau wie der MOSFET M2 der zweiten Ausführungsform und eine Beschreibung erfolgt nachfolgend mit Blick auf den Unterschied.
  • 10 ist eine Schnittdarstellung des MOSFET M5 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform. Gemäß 10 enthält der MOSFET M5 eine Kanalschicht 30 vom n-Typ mit einer gegebenen Filmdicke, die in einem gesamten Bereich gebildet ist, der die Bodenwand und die Seitenwände des Grabens 5 abdeckt. Die Kanalschicht 30 vom n-Typ hat eine Oberfläche, auf der der Gateoxidfilm 6 gebildet wird. Auch mit diesem Aufbau hat der MOSFET M5 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform die gleichen vorteilhaften Effekte wie die MOSFETs der zweiten bis vierten Ausführungsform. Da weiterhin beim MOSFET M5 der vorliegenden Ausführungsform die Konzentration der Kanalschicht 30 vom n-Typ unabhängig von der Drift-Schicht 2 vom n–-Typ gesteuert werden kann, kann die Konzentration der Kanalschicht 30 vom n-Typ eine höhere Verunreinigungskonzentration als die Drift-Schicht 2 vom n–-Typ haben. D. h., die Kanalschicht 30 vom n-Typ kann mit einer Verunreinigungskonzentration von beispielsweise 2,0 × 1016/cm3 gebildet werden. Dies ermöglicht eine Verringerung des Einschaltwiderstands auf einen niedrigeren Wert, als wenn die Kanalschicht 30 vom n-Typ die gleiche Konzentration wie die Drift-Schicht 2 vom n–-Typ haben würde, welche die Verunreinigungskonzentration von 8,0 × 1015/cm3 hat. Wenn die Kanalschicht 30 vom n-Typ mit einer solchen Verunreinigungskonzentration gebildet wird, hat die Kanalschicht 30 vom n-Typ einen Einschaltwiderstand von 1,7 mΩ·cm2, was es möglich macht, eine weitere Verringerung des Einschaltwiderstands als beim MOSFET M2 der zweiten Ausführungsform zu erreichen.
  • Der MOSFET M5 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform kann auf annähernd die gleiche Herstellungsweise wie oben unter Bezug auf die erste Ausführungsform beschrieben hergestellt werden. D. h., bei Durchführung der Schritt von 3B wird der Graben 5 mit einer Verunreinigungsschicht des n-Typs durch epitaxiales Wachstum gebildet, wonach es ausreichend sein kann, dass der Gateoxidfilm 6 und die Gateelektrode 7 der Kanalschichten 30 vom n-Typ gebildet werden. Wenn jedoch die Kanalschichten 30 vom n-Typ im epitaxialen Wachstum gebildet werden, wird auch der Substratoberfläche ebenfalls eine Kanalschicht 30 vom n-Typ gebildet. Somit kann es vorteilhaft sein, einen Entfernungsschritt der Kanalschicht 30 von der Substratoberfläche durchzuführen. Jedoch ermöglicht der Ausbildungsschritt des Kontaktlochs, dass die Source-Bereiche 4 vom n+-Typ und die Kontaktbereiche 8 vom p+-Typ elektrisch miteinander über die Kanalschichten 30 vom n-Typ verbunden werden. Somit ist es unerheblich, wenn die Kanalschichten 30 vom n-Typ in Takt bleiben.
  • Obgleich der MOSFET 5 weiterhin als abgewandelte Form der zweiten Ausführungsform mit dem epitaxial aufgewachsenen Kanalschichten 30 vom n-Typ beschrieben wurde, versteht sich, dass die MOSFETs der dritten und vierten Ausführungsformen ebenfalls die Kanalschichten 30 vom n-Typ mit epitaxialem Wachstum haben können.
  • >Sechste Ausführungsform<
  • Ein MOSFET M6 mit Grabengatestruktur vom Anreicherungstyp gemäß einer sechsten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf 11 beschrieben. Der MOSFET M6 der vorliegenden Ausführungsform unterscheidet sich vom MOSFET M2 mit Grabengatestruktur vom Anreicherungstyp der zweiten Ausführungsform dahingehend, dass der MOSFET M6 der vorliegenden Ausführungsform metallische Schichten jeweils in Form einer Schockley-Diode anstelle der Kontaktschichten 8 vom p+-Typ und der Tiefenschichten 9 vom p+-Typ hat. Jede der metallischen Schichten 50 ist aus einem Material, wie beispielsweise Ti oder Ni mit einer Ablöseenergiedifferenz zwischen der Metallschicht 50 und der Drift-Schicht 2 vom n–-Typ, die die Ausbildung der Schockley-Diode erlaubt. Wenn der MOSFET M6 mit den Schockley-Dioden gebildet ist, findet keine Möglichkeit für einen elektrischen Strom statt, von der Drift-Schicht 2 des n–-Typ zur Source-Elektrode 10 zu fließen, selbst wenn die Drain-Elektrode des MOSFET M6 mit einer positiven Spannung beaufschlagt wird, vorausgesetzt, dass die positive Spannung 1200 V oder weniger beträgt.
  • Da beim MOSFET M6 mit einem solchen Aufbau der MOSFET M6 PN-Dioden in Form von Schockley-Dioden aufweist, kann der MOSFET M6 mit einem Aufbau geschaffen werden, dass er hohe Stossstromfestigkeit hat.
  • Nachfolgend wird ein MOSFET M6 mit einer Grabengatestruktur beschrieben. Der MOSFET M6 mit einer solchen Grabengatestruktur kann auf gleiche Weise wie die MOSFETs der ersten und zweiten Ausführungsformen hergestellt werden. Daher wird das Herstellungsverfahren für den MOSFET M6 der vorliegenden Ausführungsform im Wesentlichen mit Blick auf unterschiedliche Punkte zu denjenigen der ersten und zweiten Ausführungsformen beschrieben und eine nochmalige Beschreibung gleicher Teile erfolgt nicht.
  • Die 12A bis 12C sind Schnittdarstellungen, welche Teilschritte zur Herstellung des MOSFET M6 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform zeigen, wobei nur ein Teil des MOSFET M6 in Bereichen unterschiedlich zur ersten Ausführungsform dargestellt ist.
  • Zunächst wird die Drift-Schicht 2 vom n–-Typ auf dem Substrat 1 des n+-Typ durch epitaxiales Wachstum gebildet, wonach die Basisbereiche 3 vom p-Typ und die Source-Bereiche 4 vom n+-Typ auf der Drift-Schicht 2 vom n–-Typ unter Verwendung einer Maske gebildet werden. Dann wird nur der Graben 5 der Drift-Schicht 2 vom n–-Typ durch Ätzen unter Verwendung (nicht gezeigten) Maske gebildet. Danach werden der Gateoxidfilm 6 und die Gateelektrode 7 im Graben 5 gebildet, wie in 12A gezeigt. In einem folgenden Schritt werden gemäß 12B die Gräben 20 in zur Ausbildung vorgesehenen Bereichen für die Metallschichten 50 gebildet, indem unter Verwendung einer Maske (nicht gezeigt) geätzt wird. Gemäß 12C werden nachfolgend die metallischen Schichten 50 in die Gräben 20 für eine Anordnung hierin eingefüllt. Nachfolgend ermöglichen die gleichen Schritte wie bei den ersten und zweiten Ausführungsformen, dass der MOSFET M6 der vorliegenden Ausführungsform hergestellt wird.
  • Wenn ein solches Herstellungsverfahren verwendet wird, können die metallischen Schichten 50 Teile der Source-Elektroden 10 sein und somit müssen die metallischen Schichten 50 nicht abgeflacht werden. Somit kann ein Schleifschritt zur Abflachung weggelassen werden und somit der Herstellungsprozess vereinfacht werden. Folglich minimiert dies auch Schäden am MOSFET, was ermöglicht, dass der MOSFET eine weiter erhöhte Betriebsleistung hat.
  • Während ein MOSFET M6 mit Grabengatestruktur vom Anreicherungstyp der vorliegenden Ausführungsform oben unter Bezugnahme auf einen Aufbau beschrieben wurde, bei dem die metallischen Schichten 50 am MOSFET M2 mit Grabengatestruktur des Anreicherungstyps der zweiten Ausführungsform verwendet worden sind, kann das Konzept der vorliegenden Erfindung auch bei Strukturen der MOSFETs der ersten, dritten und vierten Ausführungsformen angewendet werden.
  • >Andere Ausführungsformen<
    • (1) Obgleich die vorliegende Erfindung oben unter Bezugnahme auf verschiedene Ausführungsformen geschrieben wurde, welche Beispiele von MOSFETs des n-Kanaltyps beschreiben, wo der erste elektrische Leitfähigkeitstyp der n-Typ und der zweite elektrische Leitfähigkeitstyp der p-Typ ist, kann die vorliegende Erfindung auch bei einem MOSFET vom p-Kanaltyp angewendet werden, wobei dann verschiedene Bauelemente in ihren elektrischen Leitfähigkeitstypen umgekehrt werden. Obgleich weiterhin die vorliegende Erfindung oben unter Bezugnahme auf Beispiele von MOSFETs mit Grabengatestruktur beschrieben wurde, kann die vorliegende Erfindung auch bei einem IGBT (bipolarer Transistor mit isoliertem Gate) mit ähnlicher Grabenstruktur angewendet werden. Der IGBT kann erhalten werden, indem einfach die MOSFETs so geändert werden, dass der n-Typ des elektrischen Leitfähigkeitstyps vom Substrat 1 bei den ersten bis vierten Ausführungsformen auf einen p-Typ geändert wird, wobei die anderen Teile den gleichen Aufbau wie bei den MOSFETs der ersten bis vierten Ausführungsformen haben und mit gleichen Verfahren wie bei den ersten bis vierten Ausführungsformen hergestellt werden.
    • (2) Obgleich weiterhin die vorliegende Erfindung unter Bezugnahme auf die erste Ausführungsform beschrieben wurde, wo der Graben 5 und die Gräben 20 zur Ausbildung der Tiefenschicht 9 des p+-Typs gleichzeitig hergestellt werden, ist es unerheblich, wenn diese Teile unabhängig gebildet werden. In diesem Fall ist es auch unerheblich, wenn einer der Gräben 5 und 20 zuerst gebildet wird. In diesem Fall können alleine die Gräben 20 zuerst gebildet werden, wonach die Schichten 22 vom p+-Typ in den Gräben 20 gebildet werden, bevor der Graben 5 gebildet wird und CMP (chemisch/mechanisches Polieren) erfolgt, so dass nur die Schichten 22 vom p+-Typ bleiben. Dies ermöglicht eine Umsetzung des Prozesses bevorzugt durch Erfüllen der Gräben 20 mit den Schichten 22 vom p+-Typ.
    • (3) Obgleich weiterhin bei den ersten bis dritten Ausführungsformen die Basisbereiche 3 des p-Typs und die Source-Bereiche 4 des n+-Typs gebildet werden, bevor der Graben 5 gebildet wird, die Basisbereiche 3 des p-Typs und die Source-Bereiche 4 des n+-Typs gebildet werden, nachdem der Graben 5 ausgebildet wurde.
    • (4) Obgleich die dritte Ausführungsform oben unter Bezugnahme auf ein MOSFET mit Grabengatestruktur des Anreicherungstyps beschrieben wurde, bei dem die Hilfsschichten 40 vom p-Typ gebildet werden, können die Hilfsschichten 40 vom p-Typ am MOSFET einer Grabengatestruktur des Inversionstyps wie bei der ersten Ausführungsform gebildet werden.
    • (5) Obgleich verschiedene Ausführungsformen oben unter Bezugnahme auf den Fall beschrieben worden sind, wo die Basisbereiche 3 vom p-Typ und die Source-Bereiche 4 vom n+-Typ durch Ionenimplantation gebildet werden, können diese Bereiche geschaffen werden, indem sequentiell eine Schicht vom p-Typ und eine Schicht vom n-Typ auf der Drift-Schicht 2 vom n–-Typ gebildet werden. In diesem Fall können die Gräben 20 gebildet werden, um die Tiefenschichten 9 des p+-Typs zu bilden, nachdem die Source-Bereiche 4 vom n+-Typ gebildet wurden. In einer Alternative kann es möglich sein, die Technik anzuwenden, dass die Tiefenschichten 9 vom p+-Typ durch Ionenimplantation nach der Ausbildung der Basisbereiche vom p-Typ gebildet werden und nachfolgend die Kontaktbereiche 8 vom p+-Typ durch Ionenimplantation nach der Ausbildung der Source-Bereich 4 vom n+-Typ gebildet werden.
    • (6) Obgleich verschiedene Ausführungsformen oben unter Bezugnahme auf den Fall beschrieben worden sind, bei dem der Graben 5 mit einer Seitenwand ausgerichtet in [11-20]-Richtung unter Verwendung der (000-1) c-Ebene gebildet wurde, kann der Gateoxidfilm 6 mit einer Dicke größer als der Seitenwand an der Bodenwand des Grabens 5 auch dann gebildet werden, wenn der Graben 5 in der [1-100]-Richtung unter Verwendung einer (0001) Si-Ebene gebildet wird. Auch bei einem solchen Aufbau ermöglicht die Verwendung der gleichen Strukturen wie bei den verschiedenen obigen Ausführungsformen die gleichen vorteilhaften Effekte wie bei den verschiedenen Ausführungsformen.
  • Wenn jedoch die (0001) Si-Ebene verwendet wird, beträgt eine Oxidierungsrate in einer „a"-Ebene die Hälfte. Wenn daher der Gateoxidfilm 6 nur durch thermische Oxidation gebildet wird, hat der Gateoxidfilm 6 eine Seitenwand, deren Dicke die Hälfte der Dicke der Bodenwand im Graben 5 beträgt. Folglich kann der Gateoxidfilm 6 durch thermische Oxidation hergestellt werden, um es der Seitenwand am Boden des Grabens 5 zu er möglichen, eine Dicke von 20 nm zu erreichen, während der Rest von 80 nm durch CVD (chemische Dampfabscheidung) hergestellt wird. Bei Verwendung von CVD ist eine Filmdicke bei der Filmausbildung unabhängig von einer Ebenenrichtung und somit hat der Gateoxidfilm 6 die gleiche Dicke wie an der Bodenwand des Grabens 5. Dies erlaubt, dass der Gateoxidfilm 6 eine Dicke von 90 nm hat, wobei die Filmdicke aufgrund thermischer Oxidation an der Bodenwand des Grabens 5 mit beteiligt ist.
  • Wenn jedoch die Drift-Schicht 2 vom n–-Typ und die Tiefenschichten 9 vom p+-Typ des MOSFET M2 der zweiten Ausführungsform vorliegen, bewirkt eine solche Filmdicke des Gateoxidfilms 6 einen Anstieg einer elektrischen Feldintensität im Gateoxidfilm 6 an der Bodenwand des Grabens 5, was zu einer verschlechterten Spannungsfestigkeit führt. Um die gleiche Spannungsfestigkeit und die elektrische Feldverteilung des MOSFET M2 der zweiten Ausführungsform zu erhalten, kann daher die Tiefe der Tiefenschicht 9 vom p+-Typ bevorzugt um einen Wert von 1,5 μm tiefer gemacht werden und die Drift-Schicht 2 vom n–-Typ kann bevorzugt so gemacht werden, dass die Konzentration von einem Wert von 8,0 × 1015/cm3 auf einen Wert von 5,0 × 1015/cm3 geändert wird. Mit einer solchen Änderung nimmt ein Widerstand von einem Wert von 1,9 mΩ·cm2 auf einen Wert von 2,7 mΩ·cm2 zu.
  • Weiterhin, wenn eine Kristallausrichtung angegeben wird, gibt es, obgleich ein Bindestrich (–) normalerweise einer bestimmten Ziffer hinzugefügt werden muss, eine Einschränkung in einem derartigen Ausdruck, wenn eine Patentanmeldung basierend auf einem Personalcomputer eingereicht wird. In der Beschreibung der vorliegenden Patentanmeldung wird daher der Bindestrich vor die entsprechende Ziffer oder Ziffernfolge gestellt.
  • Obgleich bestimmte Ausführungsformen der vorliegenden Erfindung oben beschrieben worden sind, ergibt sich für den Fachmann auf diesem Gebiet, dass eine Vielzahl von Modifikationen und Abwandlungen im Licht der gesamten übergeordneten Lehre der Beschreibung gemacht werden kann. Folglich sind die bestimmten Anordnungen, welche beschrieben und dargestellt worden sind, als rein illustrativ zu verstehen und sollen den Umfang der vorliegenden Erfindung nicht einschränken, wie er durch die nachfolgenden Ansprüche und deren Äquivalente definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2007-288545 [0001]
    • - JP 9-199724 [0005]

Claims (18)

  1. Eine Siliziumkarbid-Halbleitervorrichtung, aufweisend: ein Substrat des ersten oder zweiten elektrischen Leitfähigkeitstyps aus 4H Siliziumkarbid mit einer Oberfläche entweder einer (000-1) c-Ebene oder einer (0001) Si-Ebene; eine Drift-Schicht auf dem Substrat mit Siliziumkarbid des ersten elektrischen Leitfähigkeitstyps geringerer Verunreinigungskonzentration als das Substrat; einen Graben mit einer Oberfläche der Drift-Schicht und Seitenwänden mit Oberflächen, die sich in [11-20]-Richtung oder [1-100]-Richtung erstrecken; Basisbereiche in der Drift-Schicht in Bereichen an beiden Seiten des Grabens derart, dass der Graben dazwischen eingeschlossen ist, wobei die Basisbereiche aus Siliziumkarbid des zweiten elektrischen Leitfähigkeitstyps sind; Source-Bereiche auf oberen Schichtabschnitten der Basisbereiche in Kontakt mit Seitenwänden der Gräben so, dass der Graben dazwischen eingeschlossen ist und aus Siliziumkarbid des ersten elektrischen Leitfähigkeitstyps mit einer höheren Konzentration als die Drift-Schicht; einen Gateoxidfilm in einem oberen Bereich einer Bodenwand des Grabens bei thermischer Oxidation einer Oberfläche des Grabens mit einer Dicke größer als derjenigen einer jeden Seitenwand des Grabens; eine Gateelektrode in dem Graben in einem Bereich oberhalb des Gateoxidfilms; eine erste Elektrode in entsprechender Verbindung mit den Source-Bereichen; eine zweite Elektrode auf dem Substrat an einer rückwärtigen Oberfläche hiervon; Tiefenschichten des zweiten elektrischen Leitfähigkeitstyps an der Drift-Schicht in Bereichen, die von dem Graben beabstandet sind, wobei die Basisbereiche dazwischen liegen, jeweils mit einer Tiefe gleich oder größer einer Tiefe des Grabens und einer Konzentration gleich oder größer als der der Basisbereiche; und Kanalbereiche an Oberflächenbereichen der Basisbereiche, um es einem elektrischen Strom zu ermöglichen, über die Source-Bereiche und die Drift-Schicht zwischen den ersten und zweiten Elektroden zu fließen.
  2. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, bei der die Siliziumkarbid-Halbleitervorrichtung die Form eines MOSFET mit Grabengatestruktur vom Inversionstyp hat, wobei die Basisbereiche in Kontakt mit den Seitenwänden des Grabens sind und wobei die Kanalbereiche in Oberflächenbereichen der Basisbereiche bei Steuerung einer an der Gateelektrode angelegten Spannung gebildet werden.
  3. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Siliziumkarbid-Halbleitervorrichtung die Form eines MOSFET mit Grabengatestruktur vom Anreicherungstyp hat und wobei die Kanalbereiche Kanalschichten des ersten elektrischen Leitfähigkeitstyps aus Siliziumkarbid aufweisen, die auf Oberflächen des Grabens in Kontakt mit den Seitenwänden des Grabens ausgebildet sind, um die Drift-Schicht und die Source-Bereiche zu überdecken.
  4. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3, weiterhin mit: Kontaktbereichen des zweiten elektrischen Leitfähigkeitstyps, von dem Graben so beabstandet angeordnet, dass die Source-Bereiche dazwischen eingeschlossen sind, um es den Basisbereichen zu ermöglichen, elektrisch mit der ersten Elektrode verbunden zu sein, wobei die Kontaktbereiche eine höhere Konzentration als jeder der Basisbereiche haben; und wobei die Tiefenschichten unterhalb der Kontaktbereiche liegen, um einstückig mit den Kontaktbereichen ausgebildet zu sein.
  5. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, wobei jede der Tiefenschichten eine Verunreinigungskonzentration des zweiten elektrischen Leitfähigkeitstyps in einen Bereich von 1,0 × 1017/cm3 bis 1,0 × 1020/cm3 hat.
  6. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, wobei jede der Tiefenschichten eine Tiefe in einem Bereich von 1,5 bis 3,5 μm ausgehend von einer Oberfläche eines jeden der Basisbereiche hat.
  7. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, weiterhin mit Hilfsschichten des zweiten elektrischen Leitfähigkeitstyps, ausgebildet auf der Drift-Schicht in Bereichen unterhalb des Grabens bzw. der Tiefenschichten, von denen jede eine niedrigere Konzentration als jede der Tiefenschichten hat.
  8. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, weiterhin mit Bereichen niedrigen Widerstands, ausgebildet auf der Drift-Schicht in Bereichen zwischen der Seitenwand des Grabens und der Tiefenschicht, von denen jede eine höhere Konzentration als die Drift-Schicht hat.
  9. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 7, weiterhin mit Bereichen niedrigen Widerstands, ausgebildet in Bereichen zwischen der Seitenwand des Grabens, der Tiefenschicht und der Hilfsschicht, wobei jede von ihnen eine höhere Konzentration als die Drift-Schicht hat.
  10. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Siliziumkarbid-Halbleitervorrichtung die Form eines MOSFET mit Grabengatestruktur des Inversionstyps hat, bei dem die Kanalbereiche an Oberflächenbereichen der Basisbereiche bei Steuerung einer an die Gateelektrode angelegten Spannung ausgebildet werden; die Basisbereiche in Kontakt mit den Seitenwänden des Grabens sind; und die Tiefenschichten metallische Schichten enthalten, die von dem Graben beabstandet sind, wobei die Basisbereiche dazwischen liegen und von denen jede in einer Tiefe gleich oder größer als die Tiefe des Grabens ausgebildet ist, wobei jede der metallischen Schichten und der Drift-Schicht derart betreibbar sind, dass sie als Schockley-Diode arbeiten.
  11. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei: die Siliziumkarbid-Halbleitervorrichtung die Form eines MOSFET mit Grabengatestruktur des Anreicherungstyps hat, wobei die Kanalbereiche Kanalschichten des ersten elektrischen Leitfähigkeitstyps aufweisen, die auf Oberflächen des Grabens in Kontakt mit den Seitenwänden des Grabens ausgebildet sind, um die Drift-Schicht und die Source-Bereiche zu überspannen und aus Siliziumkarbid sind, wobei diese Kanäle bei Steuerung einer Spannung an die Gateelektrode gesteuert werden; die Tiefenschichten metallische Schichten enthalten, die von dem Graben mit den dazwischen liegenden Basisbereichen beabstandet sind, um in einer Tiefe gleich oder größer als einer Tiefe des Grabens ausgebildet sind, wobei jede der metallischen Schichten und die Drift-Schicht betreibbar sind, um als Schockley-Diode zu wirken.
  12. Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung aufweisend die Schritte von: Bereitstellen eines Substrats vom ersten oder zweiten elektrischen Leitfähigkeitstyps aus 4H-Siliziumkarbid mit einer Oberfläche in entweder einer (000-1) c-Ebene oder einer (0001) Si-Ebene; Bilden einer Drift-Schicht auf dem Substrat aus dem Siliziumkarbid des ersten elektrischen Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als das Substrat; Ausbilden von Basisbereichen auf der Drift-Schicht durch Ionenimplantation einer Verunreinigung eines zweiten elektrischen Leitfähigkeitstyps an bestimmten Positionen von einer Oberfläche der Drift-Schicht her; Bilden von Source-Bereichen unter Verwendung von Siliziumkarbid des ersten elektrischen Leitfähigkeitstyps mit höherer Konzentration als der Drift-Schicht durch Ionenimplantation einer Verunreinigung des ersten elektrischen Leitfähigkeitstyps auf Oberflächenschichtabschnitten der Basisbereiche in Bereichen innerhalb der Basisbereiche; Bilden eines grabengatebildenden Grabens in einen Bereichen, der eine Oberfläche der Drift-Schicht durchdringt, und durch die Source-Bereiche und die Basisbereiche zu laufen und um die Drift-Schicht zu erreichen mit einer Seitenwand mit einer Oberfläche in der [11-20]-Richtung oder der [1-100]-Richtung; Bilden von tiefenschichtbildenden Gräben in Bereichen beabstandet von dem grabengatebildenden Graben jeweils um einen bestimmten Betrag und jeweils mit einer Tiefe gleich oder größer als die Tiefe des grabengatebildenden Grabens; Füllen der tiefenschichtbildenden Gräben mit Tiefenschichten des zweiten elektrischen Leitfähigkeitstyps mit jeweils höherer Konzentration als die Basisbereiche; Bilden eines Gateoxidfilms über eine Oberfläche des grabengatebildenden Grabens durch thermische Oxidation; Bilden einer Gateelektrode auf dem Gateoxidfilm in den grabengatebildenden Graben; Bilden einer ersten Elektrode, die elektrisch in Verbindung mit den Source-Bereichen ist; und Bilden einer zweiten Elektrode auf dem Substrat an einer rückwärtigen Oberfläche hiervon.
  13. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, bei dem die Basisbereiche auf der Drift-Schicht durch epitaxiales Wachstum gebildet werden.
  14. Das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, weiterhin mit dem Schritt des Ausbildens von Kanalschichten auf der Drift-Schicht, indem Schichten vom n-Typ durch epitaxiales Wachstum gebildet werden, bevor der Gateoxidfilm über eine Oberfläche des grabengatebildenden Grabens gebildet wird.
  15. Das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, bei dem die Basisbereiche in einer Mehrzahl von Positionen ausgebildet werden; und der grabengatebildende Graben zwischen den Basisbereichen in einem Bereich gebildet wird, der von den Basisbereichen um einen bestimmten Betrag beabstandet ist und eine Tiefe größer als diejenige der Source-Bereiche und der Basisbereiche von der Oberfläche der Drift-Schicht aus hat, wobei die Seitenwand in einer Oberfläche, die sich in [11-20]-Richtung oder [1-100]-Richtung erstreckt.
  16. Das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, bei dem Schritt des Ausbildens des grabengatebildenden Grabens und der Schritt des Ausbildens der tiefenschichtbildenden Gräben ermöglicht, dass der grabengatebildende Graben und die tiefenschichtbildenden Gräben gleichzeitig gebildet werden.
  17. Das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, weiterhin mit den Schritten von: Ausbilden von Hilfsschichten mit einer niedrigeren Konzentration als derjenigen der Tiefenschichten durch Ionenimplantation einer zweiten elektrisch leitfähigen Verunreinigung auf Bodenwände des grabengatebildenden Grabens und der tiefenschichtbildenden Gräben vor Einfüllen der Tiefenschichten nach Ausbildung des grabengatebildenden Grabens und der tiefenschichtbildenden Gräben.
  18. Das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, weiterhin mit den Schritten von: der Schritt des Ausbildens der Drift-Schicht weist die Bildung von Bereichen niedrigen Widerstands des ersten elektrischen Leitfähigkeitstyps in Bereichen tiefer als die Basisbereiche auf, wobei die Drift-Schicht eine hohe Konzentration hat; und der Schritt des Bildens der Bereiche niedrigen Widerstands des ersten elektrischen Leitfähigkeitstyps weist das Bilden der Bereiche niedrigen Widerstands jeweils zwischen dem grabengatebildenden Graben und jeder der Tiefenschichten auf.
DE102008055689.0A 2007-11-06 2008-11-03 Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür Expired - Fee Related DE102008055689B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007288545A JP4798119B2 (ja) 2007-11-06 2007-11-06 炭化珪素半導体装置およびその製造方法
JP2007-288545 2007-11-06

Publications (2)

Publication Number Publication Date
DE102008055689A1 true DE102008055689A1 (de) 2009-05-28
DE102008055689B4 DE102008055689B4 (de) 2016-07-21

Family

ID=40577299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008055689.0A Expired - Fee Related DE102008055689B4 (de) 2007-11-06 2008-11-03 Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür

Country Status (3)

Country Link
US (1) US7825449B2 (de)
JP (1) JP4798119B2 (de)
DE (1) DE102008055689B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015215024A1 (de) * 2015-08-06 2017-02-09 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke
DE102023107534A1 (de) 2022-04-29 2023-11-02 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598134B2 (en) * 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
CN102396070A (zh) * 2009-04-13 2012-03-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP2011018694A (ja) * 2009-07-07 2011-01-27 Toyota Motor Corp 半導体装置
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5136674B2 (ja) * 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
DE102010063314B4 (de) 2010-12-17 2022-10-13 Robert Bosch Gmbh Halbleiteranordnung mit verbesserter Avalanchefestigkeit
JP5637916B2 (ja) * 2011-03-31 2014-12-10 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP6524279B2 (ja) * 2011-08-24 2019-06-05 ローム株式会社 半導体装置およびその製造方法
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
JP5878331B2 (ja) 2011-10-18 2016-03-08 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5763514B2 (ja) 2011-12-13 2015-08-12 トヨタ自動車株式会社 スイッチング素子の製造方法
JP2013131512A (ja) 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
TWI470802B (zh) 2011-12-21 2015-01-21 Ind Tech Res Inst 溝槽式金氧半導體電晶體元件及其製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013172108A (ja) * 2012-02-22 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5638558B2 (ja) * 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
JP2013243179A (ja) 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5812029B2 (ja) 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014003191A (ja) 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
CN102723355B (zh) * 2012-06-29 2015-06-10 电子科技大学 槽栅半导体功率器件
JP6111673B2 (ja) 2012-07-25 2017-04-12 住友電気工業株式会社 炭化珪素半導体装置
CN104737296B (zh) * 2012-10-18 2018-01-05 三菱电机株式会社 碳化硅半导体装置及其制造方法
TWI520337B (zh) 2012-12-19 2016-02-01 財團法人工業技術研究院 階梯溝渠式金氧半場效電晶體及其製造方法
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP6077380B2 (ja) 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
DE102013209256A1 (de) * 2013-05-17 2014-11-20 Robert Bosch Gmbh Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors
JP6077385B2 (ja) * 2013-05-17 2017-02-08 トヨタ自動車株式会社 半導体装置
JP6048317B2 (ja) 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
JP2014241368A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
JP6098417B2 (ja) 2013-07-26 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI532193B (zh) * 2013-12-11 2016-05-01 節能元件控股有限公司 溝渠式金氧半p-n接面二極體結構及其製作方法
JP6179409B2 (ja) 2014-01-24 2017-08-16 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6300638B2 (ja) * 2014-05-26 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
US9954054B2 (en) * 2014-06-30 2018-04-24 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
CN105336785B (zh) * 2014-08-15 2019-03-29 北大方正集团有限公司 一种耗尽型vdmos器件及其制作方法
CN105448733A (zh) * 2014-09-02 2016-03-30 北大方正集团有限公司 一种耗尽型vdmos器件及其制造方法
JP2016058679A (ja) 2014-09-12 2016-04-21 株式会社東芝 半導体装置およびその製造方法
GB2530284A (en) * 2014-09-17 2016-03-23 Anvil Semiconductors Ltd High voltage semiconductor devices
JP6301795B2 (ja) 2014-09-19 2018-03-28 株式会社東芝 半導体装置
TWI559534B (zh) * 2014-11-03 2016-11-21 Hestia Power Inc Silicon carbide field effect transistor
CN104393187B (zh) * 2014-11-17 2018-09-11 合肥鑫晟光电科技有限公司 一种封装基板及其制备方法、oled显示装置
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
CN104538446B (zh) * 2014-12-23 2017-09-22 电子科技大学 一种双向mos型器件及其制造方法
CN105990399A (zh) * 2015-01-27 2016-10-05 北大方正集团有限公司 一种耗尽型mos管的制造方法及器件
JP6319141B2 (ja) * 2015-03-04 2018-05-09 豊田合成株式会社 半導体装置
CN107431091B (zh) * 2015-03-30 2020-05-19 三菱电机株式会社 碳化硅半导体装置及其制造方法
JP6613610B2 (ja) 2015-05-14 2019-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6584857B2 (ja) 2015-08-11 2019-10-02 株式会社東芝 半導体装置
JP6400548B2 (ja) * 2015-09-14 2018-10-03 株式会社東芝 半導体装置
JP6759563B2 (ja) 2015-11-16 2020-09-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6485382B2 (ja) * 2016-02-23 2019-03-20 株式会社デンソー 化合物半導体装置の製造方法および化合物半導体装置
JP6416143B2 (ja) 2016-03-16 2018-10-31 株式会社東芝 半導体装置
JP6520785B2 (ja) 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6708954B2 (ja) 2016-03-31 2020-06-10 住友電気工業株式会社 炭化珪素半導体装置
JP2017224719A (ja) 2016-06-15 2017-12-21 サンケン電気株式会社 半導体装置
JP6801323B2 (ja) * 2016-09-14 2020-12-16 富士電機株式会社 半導体装置および半導体装置の製造方法
US20180097102A1 (en) * 2016-09-30 2018-04-05 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
JP6702556B2 (ja) 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法
JP6928336B2 (ja) * 2016-12-28 2021-09-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6674395B2 (ja) * 2017-02-03 2020-04-01 株式会社東芝 半導体装置
JP6809330B2 (ja) 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
JP6693020B2 (ja) 2017-03-28 2020-05-13 豊田合成株式会社 半導体装置の製造方法
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
JP7081087B2 (ja) * 2017-06-02 2022-06-07 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
DE102017122634A1 (de) 2017-09-28 2019-03-28 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur
JP6960119B2 (ja) 2017-11-28 2021-11-05 株式会社東芝 半導体装置
KR102335490B1 (ko) * 2017-12-14 2021-12-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6910944B2 (ja) * 2017-12-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置
DE102018103550B4 (de) * 2018-02-16 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
CN111886680A (zh) * 2018-03-28 2020-11-03 三菱电机株式会社 碳化硅半导体装置及其制造方法
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN109244136B (zh) * 2018-09-19 2021-07-27 电子科技大学 槽底肖特基接触SiC MOSFET器件
JP6995722B2 (ja) 2018-09-19 2022-01-17 株式会社東芝 半導体装置
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
CN111048587B (zh) * 2018-10-15 2021-07-02 无锡华润上华科技有限公司 沟槽栅耗尽型vdmos器件及其制造方法
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109920839B (zh) * 2019-03-18 2020-11-27 电子科技大学 P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN110164975A (zh) * 2019-03-26 2019-08-23 电子科技大学 一种积累型碳化硅功率mosfet器件
DE102019121859B3 (de) 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate
KR102330787B1 (ko) * 2019-09-10 2021-11-24 한국전기연구원 트렌치 게이트형 ＳｉＣ ＭＯＳＦＥＴ 디바이스 및 그 제조 방법
CN111129151A (zh) * 2019-11-28 2020-05-08 深圳第三代半导体研究院 一种碳化硅半积累型沟道mosfet器件及其制备方法
JP7319502B2 (ja) * 2020-01-09 2023-08-02 株式会社東芝 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
CN113496880A (zh) * 2020-04-01 2021-10-12 成都蓉矽半导体有限公司 碳化硅基板的底部氧化层增厚的制作方法
CN113496884A (zh) * 2020-04-01 2021-10-12 成都蓉矽半导体有限公司 碳化硅基板的底部氧化层增厚的制作方法
CN114512531A (zh) * 2020-11-16 2022-05-17 苏州东微半导体股份有限公司 碳化硅器件
CN114512403B (zh) * 2020-11-16 2023-06-23 苏州东微半导体股份有限公司 半导体器件的制造方法
CN113241381B (zh) * 2021-05-24 2024-05-14 厦门芯一代集成电路有限公司 一种高压槽栅mos器件及其制备方法
KR102399239B1 (ko) 2022-01-24 2022-05-18 (주) 트리노테크놀로지 실리콘 카바이드 전력 반도체 장치
CN114242779B (zh) * 2022-02-24 2022-05-10 成都功成半导体有限公司 一种带有沟槽的碳化硅积累态mosfet
KR102486167B1 (ko) 2022-02-24 2023-01-09 (주) 트리노테크놀로지 하이브리드 채널 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법
KR102446171B1 (ko) 2022-03-03 2022-09-23 (주) 트리노테크놀로지 확장된 헤일로 영역을 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법
KR102404463B1 (ko) 2022-04-26 2022-06-07 (주) 트리노테크놀로지 폴디드 채널 영역이 형성된 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법
CN116525683B (zh) * 2023-07-05 2023-10-31 华羿微电子股份有限公司 一种深阱型SiC Mosfet器件及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199724A (ja) 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
JP2007288545A (ja) 2006-04-18 2007-11-01 Japan Radio Co Ltd 前置歪補償回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3709688B2 (ja) * 1997-03-05 2005-10-26 株式会社デンソー 炭化珪素半導体装置
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199724A (ja) 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
JP2007288545A (ja) 2006-04-18 2007-11-01 Japan Radio Co Ltd 前置歪補償回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015215024A1 (de) * 2015-08-06 2017-02-09 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke
US9923066B2 (en) 2015-08-06 2018-03-20 Infineon Technologies Ag Wide bandgap semiconductor device
DE102015215024B4 (de) 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
DE102023107534A1 (de) 2022-04-29 2023-11-02 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke
DE102023107534B4 (de) 2022-04-29 2023-11-16 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke

Also Published As

Publication number Publication date
US20090114969A1 (en) 2009-05-07
JP4798119B2 (ja) 2011-10-19
US7825449B2 (en) 2010-11-02
DE102008055689B4 (de) 2016-07-21
JP2009117593A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014107325A1 (de) Halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102013224134A1 (de) Halbleiterbauelement
DE102015118698A1 (de) Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE102009016681A1 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE112018008178T5 (de) Halbleitereinheit
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R084 Declaration of willingness to licence

Effective date: 20140130

R012 Request for examination validly filed

Effective date: 20140130

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee