CN113496884A - 碳化硅基板的底部氧化层增厚的制作方法 - Google Patents
碳化硅基板的底部氧化层增厚的制作方法 Download PDFInfo
- Publication number
- CN113496884A CN113496884A CN202010252154.5A CN202010252154A CN113496884A CN 113496884 A CN113496884 A CN 113496884A CN 202010252154 A CN202010252154 A CN 202010252154A CN 113496884 A CN113496884 A CN 113496884A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- thermal oxidation
- oxide layer
- carbide substrate
- oxidation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 230000008719 thickening Effects 0.000 title claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 43
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 241001394244 Planea Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种碳化硅基板的底部氧化层增厚的制作方法，其特征在于，包括：提供碳化硅基板；形成沟槽结构于碳化硅基板之中；进行热氧化，用于该沟槽结构之中形成底部氧化层与侧壁氧化层，其中热氧化过程的实施温度大于1450℃。
Description
技术领域
本发明涉及一种碳化硅基板，特别涉及一种碳化硅基板的底部氧化层增厚的制作方法。
背景技术
在半导体元件制程中，氧化硅层的形成通常是以加热方式来执行。通过加热硅或碳化硅表面来生长二氧化硅。碳化硅(Silicon carbide，SiC)的氧化过程会于氧化物/碳化硅界面层产生积聚碳团及高密度的积存电荷。因此，在加热氧化之后，通常会施行另一个长时间氧化后的退火步骤。
由于碳化硅具有宽能隙、高临界击穿电场强度以及高热导率等特性，被认为是功率开关元件的极佳材料。
另外，相较于蓝宝石基板而言，碳化硅基板与氮化镓之间的晶格匹配更佳，因此，于碳化硅基板更广泛的用于半导体元件之中。
发明内容
本发明的主要目的在于提供可以增加碳化硅基板的底部氧化层厚度的碳化硅基板结晶结构型态。为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种碳化硅基板的底部氧化层增厚的制作方法，其特征在于，包括：提供碳化硅基板；形成沟槽结构于碳化硅基板之中；进行热氧化用于该沟槽结构之中形成底部氧化层与侧壁氧化层，其中热氧化过程的实施温度大于1450℃。
根据本发明的观点，碳化硅基板具有上表面的(0001)晶面，侧面的
晶面。沟槽结构是通过光刻与刻蚀而形成的。热氧化过程是在1450℃～1600℃之间。
根据本发明的观点，在热氧化过程之中，该沟槽结构的底部的氧化层沉积速度快，而该沟槽结构的侧壁的氧化层沉积速度慢。
根据本发明的另一观点，热氧化过程是通过湿氧的热氧化法来执行、干氧的热氧化法或气体分子NO、NO2或N2O的气体环境下执行。
此些优点及其他优点从以下较佳实施例的叙述及申请专利范围将使读者得以清楚了解本发明。
附图说明
如下所述的对本发明的详细描述与实施例的示意图，应使本发明更被充分地理解；然而，应可理解此仅限于作为理解本发明应用的参考，而非限制本发明于一特定实施例之中。
图1为本发明实施例的碳化硅基板示意图；
图2为本发明实施例的碳化硅基板的晶格方向示意图；
图3为本发明实施例于碳化硅基板之上形成一光阻图案的示意图；
图4为本发明实施例刻蚀碳化硅基板形成沟槽的示意图；
图5为本发明实施例碳化硅基板的沟槽的示意图；
图6为本发明实施例形成厚底部氧化层沟槽结构的示意图。
主要部件附图标记：
100碳化硅基板 102水平上表面 104垂直面
106光阻图案 108刻蚀区域 110沟槽
112剩余的光阻 114沟槽的底部 116沟槽的侧壁
118上表面 120沟槽底部的氧化层 122沟槽侧壁的氧化层
124碳化硅基板的上表面的氧化层
具体实施方式
此处本发明将针对发明具体实施例及其观点加以详细描述，此类描述为解释本发明的结构或步骤流程，其供以说明之用而非用以限制本发明的权利要求。因此，除说明书中的具体实施例与较佳实施例外，本发明亦可广泛施行于其它不同的实施例中。
本发明的碳化硅基板的底部氧化层增厚的制作方法，如底下所述。首先，提供碳化硅(SiC)基板100，如图1所示。在本发明之中，碳化硅基板100具有水平上表面102与垂直面104。举一实施例，碳化硅基板100具有一上表面的晶面为(0001)面与一侧面的晶面为
面，如图2所示。图2显示SiC晶格方向(crystal orientation)的说明图。
在该实施例之中，碳化硅基板100可以应用于绝缘栅双极晶体管(Insulated GateBipolar Transistor:IGBT)半导体元件之中。IGBT半导体元件采用沟槽(Trench)结构。在此沟槽结构之中，将原来水平方向的栅极改为垂直方向。在沟槽结构的IGBT元件之中，由于相邻元胞的耗尽区(Depletion Region)不会互相靠近，因此寄生的结栅场效应晶体管(Junction Gate Field Effect Transistor:JFET)区得以消除。另外，沟槽结构的IGBT元件可以有效的抑制闩锁(Latch-Up)。
然后，在碳化硅基板100之上形成光阻图案106，以定义刻蚀区域108，如图3所示。其中光阻图案106可以利用光刻(Photolithography Process)来实现。接下来，以光阻图案106作为掩膜版进行刻蚀，以形成沟槽110，如图4所示。沟槽110的长度、宽度、深度可以依照不同的元件而设计。刻蚀有湿法刻蚀、干法刻蚀、溅射刻蚀等其他方法。在一些实施例中，形成沟槽110的刻蚀过程包括利用一种或多种刻蚀剂材料。在一些实施例中，刻蚀剂材料包括使用Cl2、SF6、HBr、HCl、CF4、CHF3、C2F6、C4F8、或其他类似的刻蚀剂材料的一种或多种。
之后，将剩余的光阻112移除，以形成底部114、侧壁116的沟槽以及上表面118，如图5所示。最后，进行热氧化(Thermal Oxidation)，用于沟槽的底部114、侧壁116与碳化硅基板100的上表面118分别形成沟槽底部的氧化层120、沟槽侧壁的氧化层122与碳化硅基板100的上表面的氧化层124，如图6所示。在本实施例之中，在1450℃以上的温度(例如1450℃～1600℃的温度)进行热氧化，以在碳化硅基板的沟槽结构的表面进行热氧化，以形成氧化层薄膜。在此高温热氧化过程的实施温度之下，水平面(0001)面的氧化速率约略等于或大于侧边/垂直面
面的氧化速率。
由前述可知，在1450℃以上的热氧化过程温度之下，碳化硅基板100的水平面(0001)面的氧化速率会大于侧边
面的氧化速率。所以，相对而言，沟槽的底部的氧化层120沉积速度快，而沟槽的侧壁的氧化层122沉积速度慢。因此，沟槽的底部的氧化层120的厚度会大于沟槽的侧壁的氧化层122的厚度。亦即，基于本发明所采用高温的热氧化过程温度，通过上述的过程，可以于碳化硅基板100之中形成厚底部氧化层(ThickBottom Oxide:TBO)的沟槽氧化层结构。
上述热氧化过程可以通过使用湿氧的热氧化法形成氧化层薄膜，或者通过使用干氧的热氧化法形成氧化层薄膜，或者通过使用干氧及氮的热氧化法形成氧化层薄膜，或者通过使用湿氧及氮的热氧化法形成氧化层薄膜。上述沟槽底部的氧化层120、沟槽侧壁的氧化层122与碳化硅基板100的上表面的氧化层124的厚度可以通过过程温度、热氧化时间、热氧化方法、或者其他参数条件来控制、决定。
在另一实施例之中，上述热氧化过程可以通过含有氮及氧的气体分子(N2O)环境下，将碳化硅基板的沟槽结构表面进行热氧化而形成氧化层薄膜。另外，在包含作为含有氮及氧的气体分子NO、NO2或N2O的气体环境下，将碳化硅基板的沟槽结构的表面进行热氧化而形成氧化层薄膜。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种碳化硅基板的底部氧化层增厚的制作方法，其特征在于，包含：提供碳化硅基板；形成沟槽结构于该碳化硅基板之中；进行热氧化用于该沟槽结构之中形成底部氧化层与侧壁氧化层；其中该热氧化过程的实施温度大于1450℃。
2.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述碳化硅基板具有上表面的0001晶面，侧面的
晶面。
3.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述沟槽结构通过刻蚀而形成。
4.根据权利要求3所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述刻蚀过程的刻蚀剂材料包括以下至少之一：Cl2、SF6、HBr、HCl、CF4、CHF3、C2F6、C4F8。
5.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述热氧化过程的实施温度为1450℃～1600℃。
6.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述热氧化过程中，所述沟槽结构的底部的氧化层沉积速度快，而该沟槽结构的侧壁的氧化层沉积速度慢。
7.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述热氧化过程是通过湿氧的热氧化法来执行。
8.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述热氧化过程是通过干氧的热氧化法来执行。
9.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述热氧化过程是通过气体分子N2O的环境下执行。
10.根据权利要求1所述的碳化硅基板的底部氧化层增厚的制作方法，其特征在于，所述热氧化过程是通过气体分子NO、NO2或N2O的环境下执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010252154.5A CN113496884A (zh) | 2020-04-01 | 2020-04-01 | 碳化硅基板的底部氧化层增厚的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010252154.5A CN113496884A (zh) | 2020-04-01 | 2020-04-01 | 碳化硅基板的底部氧化层增厚的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113496884A true CN113496884A (zh) | 2021-10-12 |
Family
ID=77994164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010252154.5A Pending CN113496884A (zh) | 2020-04-01 | 2020-04-01 | 碳化硅基板的底部氧化层增厚的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113496884A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (ja) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| JP2002261095A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | ＳｉＣ半導体における酸化膜形成方法およびＳｉＣ半導体装置 |
| JP2007207935A (ja) * | 2006-01-31 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| US20090114969A1 (en) * | 2007-11-06 | 2009-05-07 | Denso Corporation | Silicon carbide semiconductor device and related manufacturing method |
| KR20120010538A (ko) * | 2010-07-26 | 2012-02-03 | 한국전기연구원 | 실리콘 카바이드 트렌치 모스펫의 제작 방법 |
| CN104810245A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 改善沟槽形貌方法 |
| CN109192779A (zh) * | 2018-08-28 | 2019-01-11 | 电子科技大学 | 一种碳化硅mosfet器件及其制造方法 |
| JP2020035867A (ja) * | 2018-08-29 | 2020-03-05 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体装置 |
-
2020
- 2020-04-01 CN CN202010252154.5A patent/CN113496884A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (ja) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| JP2002261095A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | ＳｉＣ半導体における酸化膜形成方法およびＳｉＣ半導体装置 |
| JP2007207935A (ja) * | 2006-01-31 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| US20090114969A1 (en) * | 2007-11-06 | 2009-05-07 | Denso Corporation | Silicon carbide semiconductor device and related manufacturing method |
| KR20120010538A (ko) * | 2010-07-26 | 2012-02-03 | 한국전기연구원 | 실리콘 카바이드 트렌치 모스펫의 제작 방법 |
| CN104810245A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 改善沟槽形貌方法 |
| CN109192779A (zh) * | 2018-08-28 | 2019-01-11 | 电子科技大学 | 一种碳化硅mosfet器件及其制造方法 |
| JP2020035867A (ja) * | 2018-08-29 | 2020-03-05 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP6720962B2 (ja) | 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置 | |
| TWI511297B (zh) | 半導體裝置及其製作方法 | |
| JP5054886B2 (ja) | 半導体装置のための、ＳｉまたはＳｉＣ上に厚い酸化物を形成する方法 | |
| JP2006351744A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2004273742A (ja) | 半導体ウエハの製造方法 | |
| TW201216409A (en) | Process for production of semiconductor device | |
| JPH09260653A (ja) | 半導体装置の製造方法 | |
| JP2005229105A (ja) | 半導体素子およびその製造方法 | |
| TW201308443A (zh) | 半導體裝置之製造方法 | |
| KR20140060266A (ko) | 탄화규소 반도체 장치의 제조 방법 | |
| KR20140038559A (ko) | 탄화규소 반도체 장치 | |
| TWI739653B (zh) | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| CN108257861A (zh) | 一种栅氧化层的制备方法及mos功率器件 | |
| JP2005056868A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP7073767B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法 | |
| JP6183224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPWO2008126541A1 (ja) | 半導体装置およびその製造方法 | |
| JP6035763B2 (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
| JP2010067670A (ja) | ウェル構造，その形成方法および半導体デバイス | |
| JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN113496884A (zh) | 碳化硅基板的底部氧化层增厚的制作方法 | |
| CN113496883A (zh) | 碳化硅基板的底部氧化层增厚的制作方法 | |
| JP2005116896A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |