CN104810245A - 改善沟槽形貌方法 - Google Patents
改善沟槽形貌方法 Download PDFInfo
- Publication number
- CN104810245A CN104810245A CN201410043299.9A CN201410043299A CN104810245A CN 104810245 A CN104810245 A CN 104810245A CN 201410043299 A CN201410043299 A CN 201410043299A CN 104810245 A CN104810245 A CN 104810245A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- polysilicon
- adopt
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种改善沟槽形貌方法。本发明改善沟槽形貌方法，包括：在形成有沟槽的硅晶片表面制备一层多晶硅；采用热氧化法，对该多晶硅按照制备厚度进行氧化形成氧化层，并采用刻蚀法去除该氧化层；采用热氧化法，在去除该氧化层后形成的图案上，形成牺牲氧化层，并采用刻蚀法去除该牺牲氧化层。本发明，通过在形成有沟槽的硅晶片表面制备一层多晶硅、按照制备厚度进行氧化形成氧化层、去除该氧化层，使得新形成的图案在形成牺牲氧化层时，其表面二氧化硅的生长方向和生长速度基本一致，从而仅需要较薄的牺牲氧化层即可修复损伤的沟槽表面，解决了现有技术中需要形成较厚的牺牲氧化层，浪费资源、影响器件的性能的技术问题。
Description
技术领域
本发明涉及半导体芯片制造技术，尤其涉及一种改善沟槽形貌方法。
背景技术
沟槽是一种在半导体芯片制造工艺中的常用结构，例如在制造静态感应晶体管（Static Induction Transistor，简称SIT）、结型场效应晶体管（Junction Field-Effect Transistor，简称JFET）等时，需要在沟槽内制备金属作为肖特基接触。沟槽的制造过程如下：首先在硅晶片上涂布掩膜材料使之形成所需的掩膜图形，然后采用干法刻蚀或者湿法刻蚀对硅晶片进行刻蚀，去除掩膜后形成沟槽。
在对硅晶片进行干法刻蚀或者湿法刻蚀的过程中，都不可避免的对沟槽内壁造成损伤。现有技术通常采用热氧化法，在刻蚀后形成的图案上形成牺牲氧化层，然后刻蚀掉形成的牺牲氧化层，从而改善沟槽的形貌。
然而，硅晶片被氧化生成二氧化硅形成牺牲氧化层时体积会增大，通常一立方厘米的硅可以生成二立方厘米的二氧化硅，氧化过程中沟槽内壁坑洼的边缘会首先闭合，导致坑洼的底部无法与反应气体接触，从而使得沟槽内壁形成二氧化硅的方向、速度不一致，为确保能够完全修复受损的沟槽表面，需要形成较厚的牺牲氧化层，进而造成了资源的浪费、影响了器件的性能。
发明内容
本发明提供一种改善沟槽形貌方法，以克服现有的改善沟槽形貌的方法影响器件的性能的技术问题。
本发明提供了一种改善沟槽形貌方法，包括：
在形成有沟槽的硅晶片表面制备一层多晶硅；
采用热氧化法，对所述多晶硅按照制备厚度进行氧化形成氧化层，并采用刻蚀法去除所述氧化层；
采用热氧化法，在去除所述氧化层后形成的图案上，形成牺牲氧化层，并采用刻蚀法去除所述牺牲氧化层。
进一步地，所述在形成有沟槽的硅晶片表面制备一层多晶硅，包括：
采用气相沉积法，在形成有沟槽的硅晶片表面沉积一层多晶硅。
进一步地，所述气相沉积法，包括：
低压化学气相沉积法、等离子体增强化学气相沉积法。
进一步地，所述多晶硅的厚度为0.01微米至0.5微米。
进一步地，所述采用刻蚀法去除所述氧化层，包括：
采用干法刻蚀法或湿法刻蚀法，去除所述氧化层。
进一步地，所述热氧化法，包括：
干氧氧化法、湿氧氧化法。
进一步地，所述牺牲氧化层的厚度为0.01微米至0.1微米。
本发明的技术效果是：通过在形成有沟槽的硅晶片表面制备一层多晶硅、按照制备厚度进行氧化形成氧化层、去除该氧化层，使得新形成的图案在形成牺牲氧化层时，其表面二氧化硅的生长方向和生长速度基本一致，从而仅需要较薄的牺牲氧化层即可修复损伤的沟槽表面，解决了现有技术中需要形成较厚的牺牲氧化层，浪费资源、影响器件的性能的技术问题。
附图说明
图1为本发明改善沟槽形貌方法实施例一的流程图；
图2为执行步骤a后形成的图案的侧视图；
图3为执行步骤b后形成的图案的侧视图；
图4为执行步骤c后形成的图案的侧视图；
图5为执行步骤101后形成的图案的侧视图；
图6为执行步骤102后形成的图案的侧视图；
图7为执行步骤103后形成的图案的侧视图；
图8为本发明改善沟槽形貌方法实施例二的流程图。
具体实施方式
图1为本发明改善沟槽形貌方法实施例一的流程图。如图1所示，本实施例的方法可以包括：
步骤101、在形成有沟槽的硅晶片表面制备一层多晶硅。
具体地，现有技术通过如下步骤在硅晶片上形成沟槽。
步骤a：在硅晶片上涂布如光刻胶、介质层等掩膜材料，形成如图2所示的图案。
步骤b：采用干法刻蚀或者湿法刻蚀对涂布掩膜材料后形成的图案进行刻蚀，其中具体可采用例如反应离子刻蚀（Reactive Ion Etching，简称RIE）法、感应耦合等离子体（Inductively Coupled Plasma，简称ICP）刻蚀法等刻蚀方法进行刻蚀，形成如图3所示的图案。其中，在对涂布掩膜材料后形成的图案进行刻蚀的过程中，会对凹槽内壁造成损伤，形成例如图3中示出的沟槽内壁的缺陷。另外，在对涂布掩膜材料后形成的图案进行刻蚀的过程中，还会有杂质粒子落在沟槽内壁上。需要说明的是，图3中示出的沟槽内壁缺陷，其形状和个数仅为示例性的，本领域技术人员可以理解，在该工艺过程中，可能形成多个沟槽内壁缺陷、形成任意形状的沟槽内壁缺陷。
步骤c：利用例如氢氟酸等的酸性溶液、例如氢氧化钾等的碱性溶液去除涂布的掩膜材料，形成如图4所示的图案。
上述步骤a至步骤c为现有技术形成沟槽结构的工艺过程。本领域技术人员也可以根据实际需要采用其它工艺形成沟槽。
本实施例步骤101基于上述步骤a至步骤c形成沟槽后的图案，在具有沟槽的硅晶片表面通过沉积、溅射等方法制备一层多晶硅，形成如图5所示的图案。其中，多晶硅能够将沟槽内壁的缺陷填补起来。
步骤102、采用热氧化法，对所述多晶硅按照制备厚度进行氧化形成氧化层，并采用刻蚀法去除所述氧化层。
具体地，在制备多晶硅时，可以根据工艺条件制备所需厚度的多晶硅层，在采用热氧化法进行氧化时，可以根据制备的多晶硅层的厚度，控制热氧化工艺的时间和温度，使得多晶硅层刚好被完全氧化形成氧化层，而填补在沟槽内壁的多晶硅不被氧化。然后，采用湿法刻蚀法或者干法刻蚀法去除形成的氧化层，形成如图6所示的图案。需要说明的是，为保证在步骤101中制备的多晶硅层被完全氧化掉，可以通过控制热氧化的工艺条件使与制备的多晶硅层接触的硅晶片的表面也被氧化，这样在采用湿法刻蚀法或干法刻蚀法刻蚀形成的氧化层时，与多晶硅层接触的硅晶片所形成的氧化层也会被刻蚀掉，从而使得落在沟槽内壁上的杂质粒子也同时从沟槽内壁上被去除掉了。
步骤103、采用热氧化法，在去除所述氧化层后形成的图案上，形成牺牲氧化层，并采用刻蚀法去除所述牺牲氧化层。
具体地，针对执行步骤102后所形成的图案采用热氧化法，使其氧化，形成牺牲氧化层。再采用干法刻蚀法或者湿法刻蚀法去除形成的牺牲氧化层。形成如图7所示的图案。需要说明的是，由于沟槽内壁的缺陷由多晶硅填补上了，在沟槽内壁被氧化的过程中，二氧化硅的生长方向、生长速度基本一致，因此仅需要形成较薄的牺牲氧化层即可完全修复沟槽内壁的损伤，在去除形成的牺牲氧化层后，形成完美的沟槽内壁。
本实施例，通过在形成有沟槽的硅晶片表面制备一层多晶硅、按照制备厚度进行氧化形成氧化层、去除该氧化层，使得新形成的图案在形成牺牲氧化层时，其表面二氧化硅的生长方向和生长速度基本一致，从而仅需要较薄的牺牲氧化层即可修复损伤的沟槽表面，解决了现有技术中需要形成较厚的牺牲氧化层，浪费资源、影响器件的性能的技术问题。
在上述实施例的基础上，本发明实施例二提供改善沟槽形貌方法。其中，本发明实施例二为优选实施例。
图8为本发明改善沟槽形貌方法实施例二的流程图。如图8所示，本实施例的方法可以包括：
步骤201、采用气相沉积法，在形成有沟槽的硅晶片表面沉积一层厚度为0.01微米至0.5微米的多晶硅。
具体地，可以采用低压化学气相沉积（Low Pressure Chemical VaporDeposition，简称LPCVD）法或者等离子体增强化学气相沉积（PlasmaEnhanced Chemical Vapor Deposition，简称PECVD）法，使硅烷（SiH4）气体分解，在形成有沟槽的硅晶片表面沉积一层厚度为0.01微米至0.5微米的多晶硅层。其中沉积的多晶硅层的厚度，为本申请人经过多次试验获得的经验值。
步骤202、采用干氧氧化法或者湿氧氧化法，对所述多晶硅按照制备厚度进行氧化形成氧化层，并采用刻蚀法去除所述氧化层。
具体地，可以采用热氧化法中的干氧氧化法或者湿氧氧化法，对所述多晶硅按照制备厚度进行氧化形成氧化层，并采用干法刻蚀法或者湿法刻蚀法去除所述氧化层。
步骤203、采用干氧氧化法或者湿氧氧化法，在去除所述氧化层后形成的图案上，形成厚度为0.01微米至0.1微米的牺牲氧化层，并采用刻蚀法去除所述牺牲氧化层。
具体地，可以采用热氧化法中的干氧氧化法或者湿氧氧化法，对在去除所述氧化层后形成的图案进行氧化，并且形成厚度为0.01微米至0.1微米的牺牲氧化层，并采用干法刻蚀法或者湿法刻蚀法去除形成的牺牲氧化层。其中形成的牺牲氧化层的厚度，为本申请人经过多次试验获得的经验值。
本实施例，通过进一步控制工艺方法、工艺条件，可以减小形成牺牲氧化层的厚度，从而进一步提高器件的性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种改善沟槽形貌方法，其特征在于，包括：
在形成有沟槽的硅晶片表面制备一层多晶硅；
采用热氧化法，对所述多晶硅按照制备厚度进行氧化形成氧化层，并采用刻蚀法去除所述氧化层；
采用热氧化法，在去除所述氧化层后形成的图案上，形成牺牲氧化层，并采用刻蚀法去除所述牺牲氧化层。
2.根据权利要求1所述的方法，其特征在于，所述在形成有沟槽的硅晶片表面制备一层多晶硅，包括：
采用气相沉积法，在形成有沟槽的硅晶片表面沉积一层多晶硅。
3.根据权利要求2所述的方法，其特征在于，所述气相沉积法，包括：
低压化学气相沉积法、等离子体增强化学气相沉积法。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述多晶硅的厚度为0.01微米至0.5微米。
5.根据权利要求1-3中任一项所述的方法，其特征在于，所述采用刻蚀法去除所述氧化层，包括：
采用干法刻蚀法或湿法刻蚀法，去除所述氧化层。
6.根据权利要求1-3中任一项所述的方法，其特征在于，所述热氧化法，包括：
干氧氧化法、湿氧氧化法。
7.根据权利要求1-3中任一项所述的方法，其特征在于，所述牺牲氧化层的厚度为0.01微米至0.1微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410043299.9A CN104810245B (zh) | 2014-01-29 | 2014-01-29 | 改善沟槽形貌方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410043299.9A CN104810245B (zh) | 2014-01-29 | 2014-01-29 | 改善沟槽形貌方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810245A true CN104810245A (zh) | 2015-07-29 |
| CN104810245B CN104810245B (zh) | 2018-02-06 |
Family
ID=53694985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410043299.9A Active CN104810245B (zh) | 2014-01-29 | 2014-01-29 | 改善沟槽形貌方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810245B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653677A (zh) * | 2016-09-22 | 2017-05-10 | 东莞市联洲知识产权运营管理有限公司 | 一种soi片的制备方法 |
| CN111584634A (zh) * | 2020-05-09 | 2020-08-25 | 杰华特微电子（杭州）有限公司 | 半导体器件及其制造方法 |
| CN113130485A (zh) * | 2021-03-31 | 2021-07-16 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN113496884A (zh) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | 碳化硅基板的底部氧化层增厚的制作方法 |
| US11894457B2 (en) | 2020-05-09 | 2024-02-06 | Joulwatt Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030100168A1 (en) * | 2001-11-28 | 2003-05-29 | Lee Jae Suk | Method of shallow trench isolation |
| CN101572229A (zh) * | 2008-04-28 | 2009-11-04 | 北大方正集团有限公司 | 多晶硅表面平坦化的方法 |
| CN102013395A (zh) * | 2009-09-04 | 2011-04-13 | 中芯国际集成电路制造(上海)有限公司 | 处理沟槽及形成umos晶体管的方法 |
-
2014
- 2014-01-29 CN CN201410043299.9A patent/CN104810245B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030100168A1 (en) * | 2001-11-28 | 2003-05-29 | Lee Jae Suk | Method of shallow trench isolation |
| CN101572229A (zh) * | 2008-04-28 | 2009-11-04 | 北大方正集团有限公司 | 多晶硅表面平坦化的方法 |
| CN102013395A (zh) * | 2009-09-04 | 2011-04-13 | 中芯国际集成电路制造(上海)有限公司 | 处理沟槽及形成umos晶体管的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653677A (zh) * | 2016-09-22 | 2017-05-10 | 东莞市联洲知识产权运营管理有限公司 | 一种soi片的制备方法 |
| CN113496884A (zh) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | 碳化硅基板的底部氧化层增厚的制作方法 |
| CN111584634A (zh) * | 2020-05-09 | 2020-08-25 | 杰华特微电子（杭州）有限公司 | 半导体器件及其制造方法 |
| US11894457B2 (en) | 2020-05-09 | 2024-02-06 | Joulwatt Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN113130485A (zh) * | 2021-03-31 | 2021-07-16 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810245B (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104810245A (zh) | 改善沟槽形貌方法 | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN105584986B (zh) | 一种硅深孔刻蚀方法 | |
| CN105118775B (zh) | 屏蔽栅晶体管形成方法 | |
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| CN106783866B (zh) | 闪存器件的制造方法 | |
| CN110379765A (zh) | 深槽隔离工艺方法 | |
| CN111128717B (zh) | 一种碳化硅沟槽结构的制造方法 | |
| CN103715065A (zh) | 一种平缓光滑侧壁形貌的SiC刻蚀方法 | |
| CN103871956A (zh) | 一种深孔硅刻蚀方法 | |
| CN103646876A (zh) | 一种陡直光滑侧壁形貌的SiC刻蚀方法 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| TWI652368B (zh) | 去除晶片上的二氧化矽的方法及積體電路製造製程 | |
| CN103915369A (zh) | 沟槽填充方法 | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN105679700A (zh) | 硅深孔刻蚀方法 | |
| CN108751124B (zh) | 一种制作带有沟道或空腔的半导体结构的方法 | |
| CN109003894B (zh) | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 | |
| CN105576024B (zh) | 半导体结构及其形成方法 | |
| CN103515193B (zh) | 半导体器件精细图案的制作方法 | |
| US8633113B2 (en) | Method for fabricating a bottom oxide layer in a trench | |
| CN103681306B (zh) | 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法 | |
| CN101964307A (zh) | 刻蚀图形的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |