CN101572229A - 多晶硅表面平坦化的方法 - Google Patents
多晶硅表面平坦化的方法 Download PDFInfo
- Publication number
- CN101572229A CN101572229A CNA2008101053212A CN200810105321A CN101572229A CN 101572229 A CN101572229 A CN 101572229A CN A2008101053212 A CNA2008101053212 A CN A2008101053212A CN 200810105321 A CN200810105321 A CN 200810105321A CN 101572229 A CN101572229 A CN 101572229A
- Authority
- CN
- China
- Prior art keywords
- etching
- polysilicon
- hard mask
- flow
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种多晶硅表面平坦化的方法，包括以下步骤：1)在硅表面生长硬掩膜，在所生长的硬掩膜表面涂覆光刻胶，进行光刻并显影，显露出需刻蚀的硬掩膜；2)刻蚀掉显露出的硬掩膜，然后去除剩余的光刻胶，对被刻蚀的硬掩膜下方的硅进行刻蚀，刻蚀出沟槽，并去除硅表面剩余的硬掩膜；3)对刻蚀出的沟槽底部进行圆角刻蚀，在刻蚀的沟槽表面生长栅极氧化层，并将沟槽内沉积多晶硅作为栅电极；4)对所沉积的多晶硅进行快速热氧化处理；5)对经过快速热氧化处理后的多晶硅进行回刻蚀。
Description
技术领域
本发明涉及半导体集成电路领域，特别涉及多晶硅表面平坦化的方法。
背景技术
随着集成电路(IC)产业的快速发展，超大规模集成电路随着线宽的不断细小化而对表面平坦化产生强烈需求。目前，多晶硅集成电路工艺常用的平坦化方法为回刻蚀法，如图1所示，其基本的工艺流程为：
步骤101，在硅表面生长硬掩膜；
步骤102，在所生长的硬掩膜表面涂覆光刻胶，进行光刻并显影，以显露出需刻蚀的硬掩膜；
步骤103，刻蚀掉显露出来的硬掩膜，然后去除剩余的光刻胶；
步骤104，对被刻蚀的硬掩膜下方的硅进行刻蚀，刻蚀出沟槽，然后去除硅表面剩余的硬掩膜；
步骤105，对刻蚀出的沟槽底部进行圆角刻蚀，使槽底平滑化；
步骤106，在刻蚀的沟槽表面生长栅极氧化层，然后在该沟槽内沉积多晶硅作为栅电极；
步骤107，对上述多晶硅进行回刻蚀。
虽然，现有技术利用回刻蚀法能在一定程度上改善表面的平坦度，但是效果有待提高。例如，在双扩散金属氧化物半导体(DMOS)器件沟槽工艺中，如图2所示，对多晶硅6进行回刻蚀后，单晶硅衬底1沟槽内的多晶硅6表面出现明显下凹现象，且下凹的深度范围一般会在91nm～187nm之间，其中，91nm代表下凹边缘与沟槽表面之间的距离，187nm代表下凹中心与沟槽表面之间的距离。这种下凹的多晶硅表面在施加高电压时会产生尖峰放电，从而降低器件的可靠性和使用寿命。
发明内容
有鉴于此，本发明的主要目的在于提供一种多晶硅表面平坦化的方法，以提高多晶硅表面的平坦度。
为达到上述目的，本发明的技术方案是这样实现的：
一种多晶硅表面平坦化的方法，包括以下步骤：
1)在硅表面生长硬掩膜，在所生长的硬掩膜表面涂覆光刻胶，进行光刻并显影，显露出需刻蚀的硬掩膜；
2)刻蚀掉显露出的硬掩膜，然后去除剩余的光刻胶，对被刻蚀的硬掩膜下方的硅进行刻蚀，刻蚀出沟槽，并去除硅表面剩余的硬掩膜；
3)对刻蚀出的沟槽底部进行圆角刻蚀，在刻蚀的沟槽表面生长栅极氧化层，并将沟槽内沉积多晶硅作为栅电极；
4)对所沉积的多晶硅进行快速热氧化处理；
5)对经过快速热氧化处理后的多晶硅进行回刻蚀。
优选地，硬掩膜为二氧化硅。
优选地，快速热氧化处理中，温度为900～1100℃，O2为7～8SLM，快速热氧化的处理时间为3～5分钟。
优选地，步骤4)和5)之间，还包括：用氢氟酸溶液漂洗，去除快速热氧化产生的氧化层。
优选地，回刻蚀包括：先进行穿透刻蚀，接着进行主刻蚀，最后进行过刻蚀。
优选地，穿透刻蚀的刻蚀功率为250～450W，压力为75～120毫托，刻蚀气体为CF4，且流量为30～50sccm。
优选地，主刻蚀的刻蚀功率为400～500W，压力为40～80毫托，刻蚀气体为Cl2/HBr，且Cl2的流量为30～50sccm，HBr的流量为30～80sccm。
优选地，过刻蚀的刻蚀功率为250～300W，压力为40～120毫托，刻蚀气体为Cl2/HBr/He-O2，且Cl2的流量为20～50sccm，HBr的流量为30～80sccm，He-O2的流量为5～8sccm。
由以上技术方案可以看出，本发明在对多晶硅进行回刻蚀之前，增加了对多晶硅的热氧化处理，900～1100℃的高温热氧化处理使得沉积的硅材料内部微观组成结构发生改变，使原来为非晶态、多晶态混合的硅转变成以多晶态结构为主的硅；而且热氧化处理使多晶硅中的掺杂杂质磷进行再扩散，使原位掺杂的磷杂质在多晶硅材料里分布趋势更为均匀；这样在回刻蚀时，可使刻蚀的速率更加均匀，减小刻蚀副产物对刻蚀顺利进行的影响，进而使回刻蚀后的多晶硅表面更加平坦，最终得到性能优良的半导体器件。
附图说明
图1为现有技术平坦化的流程示意图；
图2为现有技术中多晶硅表面出现下凹现象的示意图；
图3为本发明多晶硅表面平坦化的方法的流程示意图；
图4A～4H为本发明多晶硅表面平坦化的工艺流程图。
具体实施方式
图3为本发明多晶硅表面平坦化的方法的流程图，如图3所示，本发明多晶硅表面平坦化的方法，包括以下步骤：
步骤301，在硅表面生长硬掩膜；
步骤302，在所生长的硬掩膜表面涂覆光刻胶，进行光刻并显影，以显露出需刻蚀的硬掩膜；
步骤303，刻蚀该显露出来的硬掩膜，然后去除剩余的光刻胶；
步骤304，对被刻蚀的硬掩膜下方的硅进行刻蚀，刻蚀出沟槽，然后去除硅表面剩余的硬掩膜；
步骤305，对刻蚀出的沟槽底部进行圆角刻蚀，使槽底平滑化；
步骤306，在刻蚀的沟槽表面生长栅极氧化层，然后将该沟槽内沉积多晶硅作为栅电极；
步骤307，对所沉积的多晶硅进行快速热氧化处理；
步骤308，对经过快速热氧化处理后的多晶硅进行回刻蚀。
在实际生产工艺中，较佳地，快速热氧化处理的具体操作条件可以为：温度在900℃～1100℃之间，O2的流量为7～8SLM，快速热氧化的处理时间为3～5分钟。穿透刻蚀的功率为250～450W，压力为75～120毫托，刻蚀气体为CF4，且流量为30～50sccm。主刻蚀的刻蚀功率为400～500W，压力为40～80毫托，刻蚀气体为Cl2/HBr，且Cl2的流量为30～50sccm，HBr的流量为30～80sccm。过刻蚀的刻蚀功率为250～300W，压力为40～120毫托，刻蚀气体为Cl2/HBr/He-O2，Cl2的流量为20～50sccm，HBr的流量为30～80sccm，且过刻蚀时Cl2的流量以及HBr的流量可分别与主刻蚀时的相同，也可以不同；而He-O2的流量为5～8sccm，这里所说的He-O2以及下面实施例中的He-O2均表示O2掺杂在He中且O2的体积占He的30％。
下面列举本发明的较佳实施例作进一步详细的说明。
实施例一
本实施例中，快速热氧化的操作条件是：温度为1100℃，O2的流量为8SLM(标况下升每分钟)，快速热氧化处理的时间为3分钟；
穿透刻蚀的功率为400W，压力为100毫托，刻蚀气体为CF4，且其流量为35sccm；
主刻蚀的功率为500W，压力为45毫托，刻蚀气体及其流量分别为40sccmCl2/60sccmHBr；
过刻蚀的功率为300W，压力为110毫托，刻蚀气体及其流量分别为20sccmCl2/60sccmHBr/5sccmHe-O2。
图4为本发明多晶硅表面平坦化的工艺流程图，结合图3、图4A～4H所示，本发明多晶硅表面平坦化的方法，包括以下步骤：
a1)利用高温工艺，在单晶硅衬底1的表面上生长二氧化硅SiO2，以作为硬掩膜2，如图4A所示。
a2)在所生长的硬掩膜2表面涂覆光刻胶3，对光刻胶进3行曝光，并显影出被曝光的光刻胶图形，以显露出需刻蚀的硬掩膜2，为下一步选择性地刻蚀硬掩膜2做准备，如图4B所示。
a3)对显露出来的硬掩膜2进行干刻蚀：向进行干刻蚀的反应腔室内通入CF4/CHF3/Ar的混合气体，其中Ar为载气，而CF4/CHF3作为刻蚀气体与硬掩膜2的成分SiO2产生物理和化学的刻蚀反应而刻蚀掉显露出来的硬掩膜2，然后去除光刻胶3，如图4C所示。
虽然本实施例中以Ar为载气，但也可以其他惰性气体作为载气，而刻蚀气体也可为其他含氟气体。其中，使用SiO2作为硬掩膜2而不直接使用光刻胶3作为掩膜层，是为了更好地控制在刻蚀过程中产生的侧壁钝化保护层的沉积和挥发，以得到垂直度好的硬掩膜的沟槽。
a4)向反应腔室内通入HBr/Cl2/He-O2或者HBr/NF3/He-O2的混合气体，对被刻蚀的硬掩膜下方的单晶硅衬底1进行各向异性的干刻蚀。
其中，HBr/Cl2或HBr/NF3为刻蚀气体，在刻蚀气体中加入少量的O2，为了在侧壁生成氧化硅从而增加对侧壁的保护，并提高对硬掩膜2的选择比，有助于得到垂直度好的沟槽4。刻蚀出沟槽4后，去除硬掩膜2，如图4D所示。
a5)在CF4/O2的刻蚀气体中，使用各向同性干刻蚀对沟槽4底部进行圆角刻蚀，使槽底平滑化，以减小尖峰放电现象，如图4E所示。
a6)利用热生长技术在沟槽4表面生长SiO2，作为栅极氧化层5，然后在沟槽4内以及单晶硅衬底1表面利用低压化学气相沉积法(LPCVD)沉积多晶硅6作为栅电极，如图4F及图4G所示。
a7)对上述多晶硅6进行快速热氧化(RTO)处理，具体操作是：在1100℃，8SLM(标况下升每分钟)O2条件下，对多晶硅6快速热氧化3分钟；经过热氧化处理后，使原来为非晶态、多晶态混合的硅转变成以多晶态结构为主的硅；而且使多晶硅中的掺杂杂质如磷杂质进行再扩散，使原位掺杂的磷杂质在多晶硅材料里分布趋势更为均匀，这样能使后续流程对多晶硅6进行回刻蚀时，刻蚀的速率更加均匀，进而使回刻蚀后的多晶硅表面更加平坦。
a8)用HF与去离子纯净水的体积比为50∶1的氢氟酸溶液漂洗，去除快速热氧化产生的氧化层。
a9)对多晶硅6进行等离子体干法回刻蚀，具体地，回刻蚀分三步进行：
由于一遇到空气，多晶硅表面就会生长自然氧化层，因此首先在压力为100毫托下，在流量为35sccm的CF4的刻蚀气体中，穿透刻蚀自然氧化层，穿透刻蚀的功率为400W，由于穿透刻蚀是为了刻蚀去除氧化层，因此步骤a8)可以省去，由延长穿透刻蚀的时间而去除快速热氧化产生的氧化层以及自然氧化层；
接着，在压力为45毫托，在40sccmCl2/60sccmHBr的刻蚀气体中，对多晶硅6进行主刻蚀，以刻蚀去除单晶硅衬底1以及沟槽4上方的多晶硅6，主刻蚀的功率为500W，并可根据终点检测器(EPD，End Point Detector)的检测情况判断主刻蚀是否完成并将其终止；
然后，在多晶硅6被刻蚀并剩余得较少时，在20sccmCl2/60sccmHBr的刻蚀气体中，再通入5sccm的He-O2的混合气体，以提高多晶硅6对其下层栅极氧化层5的选择比，因而能避免刻蚀多晶硅6下层的栅极氧化层5，具体操作为，在压力为110毫托，在40sccmCl2/60sccmHBr/5sccmHe-O2的刻蚀气体中，对多晶硅6进行过刻蚀，过刻蚀的功率为300W，过刻蚀是为了合理、恰当、准确地控制多晶硅下凹的深度，并且通过控制过刻蚀的速率来控制过刻蚀进行的时间。
a10)回刻蚀完成后，在进行以后的工艺流程之前，利用HF与去离子纯净水的体积比为50∶1的氢氟酸溶液漂洗，去除回刻蚀产生的副产物。
经由上述工艺流程处理，即可得到如图4H所示的比较平坦的多晶硅6表面。
实施例二
本实施例中，快速热氧化的操作条件是：温度为900℃，O2的流量为7SLM，快速热氧化处理的时间为5分钟；
穿透刻蚀的功率为250W，压力为75毫托，刻蚀气体为CF4，且其流量为30sccm；
主刻蚀的功率为400W，压力为40毫托，刻蚀气体及其流量分别为30sccmCl2/30sccmHBr；
过刻蚀的功率为250W，压力为40毫托，刻蚀气体及其流量分别为30sccmCl2/30sccmHBr/8sccmHe-O2。
本发明多晶硅表面平坦化的方法，包括以下步骤：
b1)在单晶硅衬底1的表面上生长高温热氧化层，接着在高温热氧化层上沉积四乙氧基硅烷，四乙氧基硅烷在高温热工艺下分解出二氧化硅SiO2，以高温热氧化层和SiO2作为硬掩膜2，如图4A所示。
b2)在所生长的硬掩膜2表面涂覆光刻胶3，对光刻胶进3行曝光，并显影出被曝光的光刻胶图形，以显露出需刻蚀的硬掩膜2，为下一步选择性地刻蚀硬掩膜2做准备，如图4B所示。
b3)对显露出来的硬掩膜2进行干刻蚀：向进行干刻蚀的反应腔室内通入CF4/CHF3/Ar的混合气体，其中Ar为载气，而CF4/CHF3作为刻蚀气体与硬掩膜2的成分SiO2产生物理和化学的刻蚀反应而刻蚀掉显露出来的硬掩膜2，然后去除光刻胶3，如图4C所示。
b4)向反应腔室内通入HBr/Cl2/He-O2或者HBr/NF3/He-O2的混合气体，对被刻蚀的硬掩膜下方的单晶硅衬底1进行各向异性的干刻蚀，以刻蚀出沟槽4。刻蚀出沟槽4后，去除硬掩膜2，如图4D所示。
b5)在CF4/O2的刻蚀气体中，使用各向同性干刻蚀对沟槽4底部进行圆角刻蚀，使槽底平滑化，以减小尖峰放电现象，如图4E所示。
b6)利用热生长技术在沟槽4表面生长SiO2，作为栅极氧化层5，然后在沟槽4内以及单晶硅衬底1表面利用低压化学气相沉积法(LPCVD)沉积多晶硅6作为栅电极，如图4F及图4G所示。
b7)对上述多晶硅6进行快速热氧化(RTO)处理，具体操作是：在900℃，7SLM(标况下升每分钟)O2条件下，对多晶硅6快速热氧化5分钟。
b8)用HF与去离子纯净水的体积比为50∶1的氢氟酸溶液漂洗，去除快速热氧化产生的氧化层。
b9)对多晶硅6进行等离子体干法回刻蚀，具体地，回刻蚀分三步进行：
首先在压力为75毫托下，在流量为30sccm的CF4的刻蚀气体中，穿透刻蚀自然氧化层，其中穿透刻蚀的功率为250W；
接着，在压力为40毫托，在30sccmCl2/30sccmHBr的刻蚀气体中，对多晶硅6进行主刻蚀，以刻蚀去除单晶硅衬底1以及沟槽4上方的多晶硅6，主刻蚀的功率为400W，并可根据终点检测器(EPD，End Point Detector)的检测情况判断主刻蚀是否完成并将其终止；
然后，在多晶硅6被刻蚀并剩余得较少时，在30sccmCl2/30sccmHBr的刻蚀气体中，再通入8sccm的He-O2的混合气体，O2与表面的多晶硅反应生成SiO2，以提高多晶硅6对其下层栅极氧化层5的选择比，因而能避免刻蚀多晶硅6下层的栅极氧化层5，具体操作为，在压力为40毫托，在30sccmCl2/30sccmHBr/8sccmHe-O2的刻蚀气体中，对多晶硅6进行过刻蚀，过刻蚀的功率为250W，通过控制过刻蚀的速率来控制过刻蚀进行的时间。
b10)回刻蚀完成后，在进行以后的工艺流程之前，利用HF与去离子纯净水的体积比为50∶1的氢氟酸溶液漂洗，去除回刻蚀产生的副产物。
经由上述工艺流程处理，即可得到如图4H所示的比较平坦的多晶硅6表面。
实施例三
本实施例中，快速热氧化的操作条件是：温度为1100℃，O2的流量为8SLM(标况下升每分钟)，快速热氧化处理的时间为3分钟；
穿透刻蚀的功率为450W，压力为120毫托，刻蚀气体为CF4，且其流量为50sccm；
主刻蚀的功率为450W，压力为80毫托，刻蚀气体及其流量分别为50sccmCl2/80sccmHBr；
过刻蚀的功率为250W，压力为120毫托，刻蚀气体及其流量分别为50sccmCl2/80sccmHBr/5sccmHe-O2。
本发明多晶硅表面平坦化的方法，包括以下步骤：
c1)利用高温工艺，在单晶硅衬底1的表面上生长二氧化硅SiO2，以作为硬掩膜2，如图4A所示。
c2)在所生长的硬掩膜2表面涂覆光刻胶3，对光刻胶进3行曝光，并显影出被曝光的光刻胶图形，以显露出需刻蚀的硬掩膜2，为下一步选择性地刻蚀硬掩膜2做准备，如图4B所示。
c3)对显露出来的硬掩膜2进行干刻蚀：向进行干刻蚀的反应腔室内通入CF4/CHF3/Ar的混合气体，其中Ar为载气，而CF4/CHF3作为刻蚀气体与硬掩膜2的成分SiO2产生物理和化学的刻蚀反应而刻蚀掉显露出来的硬掩膜2，然后去除光刻胶3，如图4C所示。
c4)向反应腔室内通入HBr/Cl2/He-O2或者HBr/NF3/He-O2的混合气体，对被刻蚀的硬掩膜下方的单晶硅衬底1进行各向异性的干刻蚀，以刻蚀出沟槽4。刻蚀出沟槽4后，去除硬掩膜2，如图4D所示。
c5)在CF4/O2的刻蚀气体中，使用各向同性干刻蚀对沟槽4底部进行圆角刻蚀，使槽底平滑化，以减小尖峰放电现象，如图4E所示。
c6)利用热生长技术在沟槽4表面生长SiO2，作为栅极氧化层5，然后在沟槽4内以及单晶硅衬底1表面利用低压化学气相沉积法(LPCVD)沉积多晶硅6作为栅电极，如图4F及图4G所示。
c7)对上述多晶硅6进行快速热氧化(RTO)处理，具体操作是：在1100℃，8SLM(标况下升每分钟)O2条件下，对多晶硅6快速热氧化3分钟。
c8)对多晶硅6进行等离子体干法回刻蚀，具体地，回刻蚀分三步进行：
首先在压力为120毫托下，在流量为50sccm的CF4的刻蚀气体中，穿透刻蚀自然氧化层，穿透刻蚀的功率为450W，在本实施例中，由于省略了用氢氟酸溶液漂洗以去除快速热氧化产生的氧化层，故穿透刻蚀的时间要延长一些以去除氧化层以及自然氧化层；
接着，在压力为80毫托，在50sccmCl2/80sccmHBr的刻蚀气体中，对多晶硅6进行主刻蚀，以刻蚀去除单晶硅衬底1以及沟槽4上方的多晶硅6，主刻蚀的功率为450W，并可根据终点检测器(EPD，End Point Detector)的检测情况判断主刻蚀是否完成并将其终止；
然后，在多晶硅6被刻蚀并剩余得较少时，在50sccmCl2/80sccmHBr的刻蚀气体中，再通入5sccm的He-O2的混合气体，O2与表面的多晶硅反应生成SiO2，以提高多晶硅6对其下层栅极氧化层5的选择比，因而能避免刻蚀多晶硅6下层的栅极氧化层5，具体操作为，在压力为120毫托，在50sccmCl2/80sccmHBr/5sccmHe-O2的刻蚀气体中，对多晶硅6进行过刻蚀，过刻蚀的功率为250W，过刻蚀是为了合理、恰当、准确地控制多晶硅下凹的深度，并且通过控制过刻蚀的速率来控制过刻蚀进行的时间。
c9)回刻蚀完成后，在进行以后的工艺流程之前，利用HF与去离子纯净水的体积比为50∶1的氢氟酸溶液漂洗，去除回刻蚀产生的副产物。
经由上述工艺流程处理，即可得到如图4H所示的比较平坦的多晶硅6表面。
经由上述工艺后，多晶硅表面下凹的深度明显减小，波动范围仅为87±50nm，达到了使多晶硅表面平坦化的目的。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (8)
1、一种多晶硅表面平坦化的方法，其特征在于，包括以下步骤：
1)在硅表面生长硬掩膜，在所生长的硬掩膜表面涂覆光刻胶，进行光刻并显影，显露出需刻蚀的硬掩膜；
2)刻蚀掉显露出的硬掩膜，然后去除剩余的光刻胶，对被刻蚀的硬掩膜下方的硅进行刻蚀，刻蚀出沟槽，并去除硅表面剩余的硬掩膜；
3)对刻蚀出的沟槽底部进行圆角刻蚀，在刻蚀的沟槽表面生长栅极氧化层，并将沟槽内沉积多晶硅作为栅电极；
4)对所沉积的多晶硅进行快速热氧化处理；
5)对经过快速热氧化处理后的多晶硅进行回刻蚀。
2、根据权利要求1所述的多晶硅表面平坦化的方法，其特征在于，所述硬掩膜为二氧化硅。
3、根据权利要求1所述的多晶硅表面平坦化的方法，其特征在于，所述快速热氧化处理中，温度为900～1100℃，O2为7～8SLM，快速热氧化的处理时间为3～5分钟。
4、根据权利要求1所述的多晶硅表面平坦化的方法，其特征在于，所述步骤4)和5)之间，还包括：用氢氟酸溶液漂洗，去除快速热氧化产生的氧化层。
5、根据权利要求1所述的多晶硅表面平坦化的方法，其特征在于，所述回刻蚀包括：先进行穿透刻蚀，接着进行主刻蚀，最后进行过刻蚀。
6、根据权利要求5所述的多晶硅表面平坦化的方法，其特征在于，所述穿透刻蚀的刻蚀功率为250～450W，压力为75～120毫托，刻蚀气体为CF4，且流量为30～50sccm。
7、根据权利要求5所述的多晶硅表面平坦化的方法，其特征在于，所述主刻蚀的刻蚀功率为400～500W，压力为40～80毫托，刻蚀气体为Cl2/HBr，且Cl2的流量为30～50sccm，HBr的流量为30～80sccm。
8、根据权利要求5所述的多晶硅表面平坦化的方法，其特征在于，所述过刻蚀的刻蚀功率为250～300W，压力为40～120毫托，刻蚀气体为Cl2/HBr/He-O2，且Cl2的流量为20～50sccm，HBr的流量为30～80sccm，He-O2的流量为5～8sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101053212A CN101572229A (zh) | 2008-04-28 | 2008-04-28 | 多晶硅表面平坦化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101053212A CN101572229A (zh) | 2008-04-28 | 2008-04-28 | 多晶硅表面平坦化的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101572229A true CN101572229A (zh) | 2009-11-04 |
Family
ID=41231531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101053212A Pending CN101572229A (zh) | 2008-04-28 | 2008-04-28 | 多晶硅表面平坦化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101572229A (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151256A (zh) * | 2011-12-06 | 2013-06-12 | 上海华虹Nec电子有限公司 | 去除栅极边墙下残留多晶硅的干法刻蚀方法 |
| CN102094200B (zh) * | 2009-12-11 | 2013-08-07 | 北大方正集团有限公司 | 一种微蚀刻液 |
| CN103311112A (zh) * | 2013-06-14 | 2013-09-18 | 矽力杰半导体技术(杭州)有限公司 | 在沟槽内形成多晶硅的方法 |
| CN104810245A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 改善沟槽形貌方法 |
| CN105719964A (zh) * | 2014-12-05 | 2016-06-29 | 中国科学院微电子研究所 | 一种平坦化的方法 |
| CN106430080A (zh) * | 2016-10-13 | 2017-02-22 | 重庆中科渝芯电子有限公司 | 一种mems宽槽低台阶结构的制作方法 |
| CN107689325A (zh) * | 2016-08-05 | 2018-02-13 | 北大方正集团有限公司 | 多晶硅回刻处理方法 |
| CN107887270A (zh) * | 2017-11-14 | 2018-04-06 | 扬州扬杰电子科技股份有限公司 | 一种晶片上沟槽的刻蚀方法 |
| CN107895694A (zh) * | 2017-11-14 | 2018-04-10 | 扬州扬杰电子科技股份有限公司 | 一种用于干法刻蚀硅槽的方法 |
| CN108231537A (zh) * | 2017-12-05 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 改善多晶硅侧壁粗糙度的制备方法 |
| CN109585281A (zh) * | 2018-12-05 | 2019-04-05 | 扬州扬杰电子科技股份有限公司 | 一种晶片刻蚀方法 |
| CN109881183A (zh) * | 2015-10-27 | 2019-06-14 | 硅电子股份公司 | 半导体晶片 |
| CN110459466A (zh) * | 2018-05-07 | 2019-11-15 | 株洲中车时代电气股份有限公司 | 一种沟槽栅功率器件栅极制作方法 |
| CN111128717A (zh) * | 2018-10-30 | 2020-05-08 | 株洲中车时代电气股份有限公司 | 一种碳化硅沟槽结构的制造方法 |
| CN113594031A (zh) * | 2021-07-29 | 2021-11-02 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN117690787A (zh) * | 2024-02-02 | 2024-03-12 | 苏州同冠微电子有限公司 | 沟槽型半导体器件的多晶回刻方法 |
-
2008
- 2008-04-28 CN CNA2008101053212A patent/CN101572229A/zh active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102094200B (zh) * | 2009-12-11 | 2013-08-07 | 北大方正集团有限公司 | 一种微蚀刻液 |
| CN103151256B (zh) * | 2011-12-06 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 去除栅极边墙下残留多晶硅的干法刻蚀方法 |
| CN103151256A (zh) * | 2011-12-06 | 2013-06-12 | 上海华虹Nec电子有限公司 | 去除栅极边墙下残留多晶硅的干法刻蚀方法 |
| CN103311112A (zh) * | 2013-06-14 | 2013-09-18 | 矽力杰半导体技术(杭州)有限公司 | 在沟槽内形成多晶硅的方法 |
| CN103311112B (zh) * | 2013-06-14 | 2016-01-27 | 矽力杰半导体技术(杭州)有限公司 | 在沟槽内形成多晶硅的方法 |
| CN104810245A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 改善沟槽形貌方法 |
| CN104810245B (zh) * | 2014-01-29 | 2018-02-06 | 北大方正集团有限公司 | 改善沟槽形貌方法 |
| CN105719964A (zh) * | 2014-12-05 | 2016-06-29 | 中国科学院微电子研究所 | 一种平坦化的方法 |
| CN109881183A (zh) * | 2015-10-27 | 2019-06-14 | 硅电子股份公司 | 半导体晶片 |
| CN107689325A (zh) * | 2016-08-05 | 2018-02-13 | 北大方正集团有限公司 | 多晶硅回刻处理方法 |
| CN106430080A (zh) * | 2016-10-13 | 2017-02-22 | 重庆中科渝芯电子有限公司 | 一种mems宽槽低台阶结构的制作方法 |
| CN107887270A (zh) * | 2017-11-14 | 2018-04-06 | 扬州扬杰电子科技股份有限公司 | 一种晶片上沟槽的刻蚀方法 |
| CN107895694A (zh) * | 2017-11-14 | 2018-04-10 | 扬州扬杰电子科技股份有限公司 | 一种用于干法刻蚀硅槽的方法 |
| CN108231537A (zh) * | 2017-12-05 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 改善多晶硅侧壁粗糙度的制备方法 |
| CN110459466A (zh) * | 2018-05-07 | 2019-11-15 | 株洲中车时代电气股份有限公司 | 一种沟槽栅功率器件栅极制作方法 |
| CN111128717A (zh) * | 2018-10-30 | 2020-05-08 | 株洲中车时代电气股份有限公司 | 一种碳化硅沟槽结构的制造方法 |
| CN111128717B (zh) * | 2018-10-30 | 2022-10-04 | 株洲中车时代半导体有限公司 | 一种碳化硅沟槽结构的制造方法 |
| CN109585281A (zh) * | 2018-12-05 | 2019-04-05 | 扬州扬杰电子科技股份有限公司 | 一种晶片刻蚀方法 |
| CN113594031A (zh) * | 2021-07-29 | 2021-11-02 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN117690787A (zh) * | 2024-02-02 | 2024-03-12 | 苏州同冠微电子有限公司 | 沟槽型半导体器件的多晶回刻方法 |
| CN117690787B (zh) * | 2024-02-02 | 2024-05-07 | 苏州同冠微电子有限公司 | 沟槽型半导体器件的多晶回刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101572229A (zh) | 多晶硅表面平坦化的方法 | |
| TWI452624B (zh) | 具有脈衝反應氣體補充以用於蝕刻半導體結構之脈衝電漿系統 | |
| CN101631897B (zh) | 用于蚀刻半导体结构的具有脉冲样品偏压的脉冲等离子体系统 | |
| US5843226A (en) | Etch process for single crystal silicon | |
| CN100365777C (zh) | 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法 | |
| TWI508160B (zh) | 用以蝕刻半導體結構之脈衝式電漿系統 | |
| CN102983052B (zh) | 3d闪存结构的蚀刻工艺 | |
| CN100405551C (zh) | 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法 | |
| CN1985335B (zh) | 双层抗蚀剂等离子体蚀刻方法 | |
| CN101752208B (zh) | 半导体高压终端结构及其制造方法 | |
| TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
| CN101197258A (zh) | 用于多层抗蚀剂等离子体蚀刻的方法 | |
| Blauw et al. | Advanced time-multiplexed plasma etching of high aspect ratio silicon structures | |
| JPH118223A (ja) | （フッ化メチル又は二フッ化エチル）と四フッ化炭素と酸素の混合物を使用するシリコン又はシリコン酸化物と共存する窒化シリコンの選択的プラズマエッチング | |
| JPH07161701A (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| CN101752290B (zh) | 浅沟槽隔离结构的形成方法 | |
| Dekker et al. | Inductively coupled plasma etching of amorphous Al2O3 and TiO2 mask layers grown by atomic layer deposition | |
| US6955964B2 (en) | Formation of a double gate structure | |
| JP2008182200A (ja) | ポリシリコン層及び層構造のパターニング方法 | |
| CN108364867A (zh) | 深硅刻蚀方法 | |
| CN102779741B (zh) | 一种栅极刻蚀方法 | |
| CN108231576A (zh) | 半导体装置的制造方法 | |
| CN105702569A (zh) | 刻蚀方法 | |
| US5268070A (en) | Dry etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20091104 |