CN102779741B - 一种栅极刻蚀方法 - Google Patents
一种栅极刻蚀方法 Download PDFInfo
- Publication number
- CN102779741B CN102779741B CN201110120723.1A CN201110120723A CN102779741B CN 102779741 B CN102779741 B CN 102779741B CN 201110120723 A CN201110120723 A CN 201110120723A CN 102779741 B CN102779741 B CN 102779741B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- hard mask
- etching gas
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种栅极刻蚀方法，应用于具有多晶硅层和硬掩膜层的晶片上，该方法首先在硬掩膜层上沉积氮化钛层，然后依次刻蚀所述氮化钛层和硬掩膜层，分别形成覆盖层和硬掩膜，以所述覆盖层和硬掩膜为遮蔽刻蚀所述多晶硅层形成栅极。本发明一方面利用刻蚀气体对覆盖层和多晶硅层的高选择比，在刻蚀多晶硅层形成栅极的过程中，由覆盖层保护硬掩膜不受损伤；另一方面湿法刻蚀去除覆盖层时也不会损伤硬掩膜，从而达到减小硬掩膜损耗的目的。
Description
技术领域
本发明涉及一种半导体制造方法，特别涉及一种栅极刻蚀方法。
背景技术
目前，集成电路(IC)工艺主要在硅衬底的晶片(wafer)器件面上制作半导体器件，半导体器件中广泛应用的金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOS)的器件结构包括：有源区、源极、漏极和栅极。其中，所述有源区位于硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区分别进行离子注入后形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据离子注入的不同类型，空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。现有技术在沉积用于形成栅极的多晶硅层之后，还要在多晶硅层表面依次沉积氮化硅层和二氧化硅层的一种或两种组合，光刻后第一刻蚀所述氮化硅层和二氧化硅层的一种或两种组合在多晶硅层上方形成硬掩膜，所述硬掩膜一方面作为第二刻蚀多晶硅层形成栅极的遮挡，另一方面在形成栅极后的源、漏极注入和PMOS硅回刻(PMOS Silicon Recess，PSR)步骤中，避免损伤栅极表面。
下面结合图2～5，说明图1所示的现有技术中栅极刻蚀步骤：
步骤101、如图2所示，晶片的器件面200沉积用于制作栅极的多晶硅层201；
本步骤中，沉积多晶硅层201的方法是化学气相沉积(CVD)或炉管沉积，多晶硅层201厚度范围是700到800埃。
步骤102、如图3所示，多晶硅层201表面沉积硬掩膜层；
本步骤中，为了后续形成硬掩膜，在多晶硅层201表面沉积氮化硅层和二氧化硅层的一种或两种组合作为硬掩膜层。本实施以依次沉积氮化硅层202和二氧化硅层203的组合为例进行说明，采用高温热氧化方法沉积氮化硅层202和二氧化硅层203，将晶片放入炉管后加热并先后通入氮气和氧气；多晶硅表面的硅原子与氮气或氧气发生反应，在多晶硅表面依次沉积氮化硅层202和二氧化硅层203。氮化硅层202和二氧化硅层203两者的总厚度范围是200到400埃。
步骤103、如图4所示，光刻后刻蚀硬掩膜层，形成硬掩膜(Hard Mask，HM)；
本步骤中的光刻是指，先在硬掩膜层中的二氧化硅层203上涂覆一层光刻胶，按照栅极的掩模板图案对光刻胶曝光显影，形成光刻图案(图4中未画出)。需要注意的是，在涂覆光刻胶之前还可以先在二氧化硅层203上涂覆抗反射层(BARC)，减少曝光显影时的光反射。
本步骤中的刻蚀采用干法刻蚀，以光刻图案为掩膜依次对二氧化硅层203和氮化硅层202进行干法刻蚀。下面以干法刻蚀的一种：等离子体刻蚀为例，详细说明刻蚀硬掩膜层的过程。等离子体刻蚀在等离子体蚀刻机中进行，等离子体蚀刻机包括一个反应室、真空系统、气体供应装置、电源装置组成。晶片被送入反应室内并由真空系统将反应室压力降低。在真空建立起来后，向反应室内通入刻蚀气体。电源装置将刻蚀气体激发为等离子体状态，并将反应室置于垂直于晶片放置平面的电场环境中。在激发状态，刻蚀气体中的氟与晶片上未被光刻胶遮挡的氮化硅或二氧化硅反应，生成挥发性的产物并由真空系统排除。其中，刻蚀硬掩膜层所用的刻蚀气体是含氟(F)气体，例如：四氟化碳(CF4)、三氟氢化碳(CHF3)、二氟二氢化碳(CH2F2)和氟三氢化碳(CH3F)中的一种或多种组合；刻蚀硬掩膜层的刻蚀气体流量范围是50标况毫升每分(sccm)到150sccm，例如：100sccm，60sccm或150sccm；刻蚀气体还包含辅助气体氦气(He)，控制加在刻蚀气体的偏压范围是200到300伏特(V)，例如：200V，270V或300V，等离子体刻蚀的反应室内的压强范围是1毫托(motorr)到10mtorr，例如：1mtorr，6mtorr或10mtorr；等离子体刻蚀的反应室内的温度范围是10到100摄氏度(℃)，例如：10℃，50℃或100℃；刻蚀硬掩膜层的刻蚀气体的第一偏转功率的范围是200到500瓦特(W)，例如：200W，400W或500W。
本步骤中采用终点检测(Interferometry Endpoint，IEP)技术或者控制刻蚀时间的方法控制刻蚀终点。其中，IEP通过干涉光谱实时检测晶片上硬掩膜层的残留厚度，当检测得到完全去除了未被光刻图案覆盖的应掩膜层，露出多晶硅层201时，停止刻蚀；或者根据沉积的硬掩膜层的总厚度和刻蚀的刻蚀速度，控制刻蚀时间。
本步骤中还包括，在刻蚀之后灰化去除HM204上残留的光刻胶。
步骤104、如图5所示，以HM204为遮蔽刻蚀多晶硅层201形成栅极205；
本步骤中，刻蚀去除未被HM204遮挡的多晶硅层201；本实施例中HM204由残留的二氧化硅层203和氮化硅层202组成，刻蚀多晶硅层201是干法刻蚀，以等离子体刻蚀为例，刻蚀多晶硅层201的刻蚀气体是溴化氢(HBr)气体和氧气(O2)的混合气体，其中HBr气体流量范围是100标况毫升每分(sccm)到300sccm，例如：100sccm，150sccm或300sccm，O2气体流量范围是1到10sccm，例如：1sccm，7sccm或10sccm；刻蚀气体还包含辅助气体氦气；刻蚀多晶硅层201的刻蚀气体的偏转功率是0瓦特；等离子体刻蚀的反应室内的压强范围是1到10mtorr，例如：1mtorr，5mtorr或10mtorr；等离子体刻蚀的反应室内温度范围是10到100摄氏度(℃)，例如：10℃，40℃或100℃。
刻蚀多晶硅层201的过程包括主刻蚀和过刻蚀两步，保证完全刻蚀多晶硅层201形成栅极。其中，主刻蚀的终点控制采用IEP技术，在主刻蚀多晶硅层201的过程中，通过干涉光谱实时检测晶片的多晶硅层201残留的厚度，当检测得到晶片剩余的多晶硅层201厚度到达第一终点时，停止主刻蚀。过刻蚀以时间模式控制所述过刻蚀的第二终点为，按照经验值设置时间，按照该设置的时间进行过刻蚀，其中，所设置的时间一般为采用与过刻蚀同样的速率，刻蚀所述多晶硅层201所需时间的30％到100％。
需要注意的是，刻蚀多晶硅层201的刻蚀气体对组成硬掩膜层的二氧化硅层203和氮化硅层202与多晶硅层201的选择比约为1∶2，也就是说，其对二氧化硅层203和氮化硅层202的刻蚀速率与多晶硅层的刻蚀速率之比为1∶2。由于步骤101和步骤102中分别沉积的多晶硅层的厚度可知，在去除部分多晶硅层的同时也会损耗大部分的HM204甚至完全去除HM204。因此，现有技术以硬掩膜层为遮挡刻蚀多晶硅层201形成栅极205的方法，必然造成HM204的厚度减小甚至被完全消耗，其后果是在后续源、漏极注入和PSR步骤中，部分或全部消耗的HM204无法有效保护栅极205表面不受损伤。现有技术中，虽然可以通过增加沉积二氧化硅层和/或氮化硅层厚度的方法得到更厚的硬掩膜层，用于制作HM204，从而保证在刻蚀多晶硅层201形成栅极205后仍然残留一定厚度的HM204用于保护栅极205。但是由于高温热氧化沉积二氧化硅层和/或氮化硅层的速度较慢，所以需要很长时间沉积足够厚度的二氧化硅层和/或氮化硅层，这种增加沉积二氧化硅层和/或氮化硅层厚度的方法极大降低了生产效率。因此，如何在不损失硬掩膜层的前提下刻蚀多晶硅层形成栅极205成为了亟待解决的问题。
发明内容
有鉴于此，本发明解决的技术问题是：以硬掩膜为遮挡刻蚀多晶硅形成栅极过程中的硬掩膜损耗。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种栅极制作方法，应用于具有多晶硅层和硬掩膜层的晶片上，该方法包括，
在所述硬掩膜层上沉积氮化钛层；
光刻后在所述氮化钛层上形成光刻图案，以所述光刻图案为掩膜依次第一刻蚀所述氮化钛层和第二刻蚀所述硬掩膜层，分别形成覆盖层和硬掩膜，露出所述多晶硅层；
灰化去除所述覆盖层上残留的光刻图案；
以所述覆盖层和硬掩膜层为掩膜，第三刻蚀所述多晶硅层，形成栅极；
湿法刻蚀去除所述覆盖层。
所述硬掩膜层是氮化硅层和二氧化硅层中的一种或两种组合。
所述氮化钛层的厚度范围是100到300埃。
所述沉积氮化钛层是化学气相沉积。
所述第一刻蚀是等离子体刻蚀，所用第一刻蚀气体是氯气；所述第一刻蚀气体流量范围是10到100标况毫升每分；所述第一刻蚀气体的偏压范围是50到150伏特；所述等离子体刻蚀的反应室内的压强范围是1到10毫托；所述等离子体刻蚀的反应室内的温度范围是10到100摄氏度；所述第一刻蚀气体的第一偏转功率的范围是400到700瓦特。
所述第二刻蚀是等离子体刻蚀，所用第二刻蚀气体是四氟化碳、三氟氢化碳、二氟二氢化碳和氟三氢化碳(CH3F)中的一种或多种组合；第二刻蚀气体流量范围是50到150标况毫升每分；所述第二刻蚀气体的偏压范围是200到300伏特；等离子体刻蚀的反应室内的压强范围是1到10毫托；所述等离子体刻蚀的反应室内的温度范围是10到100摄氏度；所述第二刻蚀气体的第二偏转功率的范围是200到500瓦特。
所述第三刻蚀是等离子体刻蚀，所用的第三刻蚀气体是溴化氢气体和氧气的混合气体；所述溴化氢气体流量范围是100到300标况毫升每分；所述氧气流量范围是1到标况毫升每分；所述第三刻蚀气体的偏转功率是0瓦特；所述等离子体刻蚀的反应室内的压强范围是1到50毫托；所述等离子体刻蚀的反应室内温度范围是10到100摄氏度。
所述湿法刻蚀所用的刻蚀溶液是氨水、双氧水和水以体积比为1∶2∶5组成的混合溶液；所述刻蚀溶液的温度范围是50到80摄氏度。
由上述的技术方案可见，本发明在硬掩膜上制作由氮化钛层形成的覆盖层，一方面利用刻蚀气体对覆盖层和多晶硅层的高选择比，在以覆盖层和硬掩膜层为掩膜刻蚀多晶硅层形成栅极的过程中，由覆盖层保护硬掩膜不受损伤；另一方面湿法刻蚀去除覆盖层时也不会损伤硬掩膜；从而达到减小硬掩膜损耗的目的。
附图说明
图1为现有技术栅极刻蚀流程图；
图2～图5为现有技术栅极刻蚀的剖面结构示意图；
图6为本发明栅极刻蚀流程图；
图7～图12为本发明栅极刻蚀的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
下面结合图7～12，说明图6所示的现有技术中栅极刻蚀步骤：
步骤301、如图7所示，在晶片的器件面200沉积用于制作栅极的多晶硅层201；
本步骤中，沉积多晶硅层201的方法是化学气相沉积(CVD)或炉管沉积，多晶硅层201厚度范围是700到800埃。
步骤302、如图8所示，多晶硅层201表面沉积硬掩膜层；
本步骤中，为了后续形成硬掩膜层204(Hard Mask，HM)，在多晶硅层201表面沉积氮化硅层和二氧化硅层的一种或两种组合作为硬掩膜层。本实施以依次沉积氮化硅层202和二氧化硅层203的组合为例进行说明，采用高温热氧化方法沉积氮化硅层202和二氧化硅层203，将晶片放入炉管后加热并先后通入氮气和氧气；多晶硅表面的硅原子与氮气或氧气发生反应，在多晶硅表面依次沉积氮化硅层202和二氧化硅层203。氮化硅层202和二氧化硅层203两者的总厚度范围是200到400埃。
步骤303、如图9所示，硬掩膜层表面沉积氮化钛(TiN)层206；
本步骤中，TiN层206的沉积采用化学气相沉积(CVD)，沉积TiN层206的厚度范围是100～300埃，例如，100埃、200埃或300埃。TiN的CVD工艺为现有技术，不再赘述。本步骤中，沉积TiN层的厚度仅为几百埃且CVD的沉积速度快，不会过多影响生产效率。
步骤304、如图7所示，光刻后第一刻蚀TiN层206形成覆盖层206’，露出硬掩膜层；
本步骤中的光刻是指，先在TiN层206上涂覆一层光刻胶(PR)，按照栅极的掩模板图案对光刻胶曝光显影，形成光刻图案207。需要注意的是，在涂覆光刻胶之前还可以先在TiN层206上涂覆抗反射层(BARC)，减少曝光显影时的光反射。
本步骤中的第一刻蚀是以光刻图案207为掩膜的干法刻蚀；以等离子体刻蚀方法的第一刻蚀为例，第一刻蚀气体是氯气(Cl2)，第一刻蚀气体流量范围是10标况毫升每分(sccm)到100sccm，例如：10sccm，60sccm或100sccm；第一刻蚀气体中可以包含辅助气体甲烷(CH4)，控制加在第一刻蚀气体的偏压范围是50到150伏特(V)，例如：50V，60V或150V，等离子体刻蚀的反应室内的压强范围是1到10毫托(mtorr)，例如：1mtorr，6mtorr或10mtorr；等离子体刻蚀的反应室内的温度范围是10到100摄氏度(℃)，例如：10℃，50℃或100℃；第一刻蚀气体的第一偏转功率的范围是400到700瓦特(W)，例如：400W，550W或700W。
本步骤中采用终点检测(Interferometry Endpoint，IEP)技术或者控制刻蚀时间的方法控制第一刻蚀的刻蚀终点。其中，IEP通过干涉光谱实时检测TiN层206残留的厚度，当检测得到为被光刻胶覆盖的TiN层206部分被完全刻蚀去除，露出硬掩膜层中的二氧化硅层203时，停止第一刻蚀；或者根据沉积TiN层206的厚度和第一刻蚀的刻蚀速度，控制刻蚀时间。
步骤305、如图10所示，以光刻图案207为掩膜，第二刻蚀硬掩膜层得到硬掩膜(HM)204；
本步骤中的第二刻蚀是以光刻图案为掩膜的干法刻蚀，第二刻蚀依次去除未被光刻图案和残留TiN层遮挡的二氧化硅层203和氮化硅层202；以等离子体刻蚀为例，其中，第二刻蚀所用的第二刻蚀气体是含氟(F)气体，例如：四氟化碳(CF4)、三氟氢化碳(CHF3)、二氟二氢化碳(CH2F2)和氟三氢化碳(CH3F)中的一种或多种组合；第二刻蚀气体流量范围是50标况毫升每分(sccm)到150sccm，例如：100sccm，60sccm或150sccm；第二刻蚀气体还包含辅助气体氦气(He)，控制加在第二刻蚀气体的偏压范围是200到300伏特(V)，例如：200V，270V或300V，等离子体刻蚀的反应室内的压强范围是1到10mtorr，例如：1mtorr，6mtorr或10mtorr；等离子体刻蚀的反应室内的温度范围是10到100摄氏度(℃)，例如：10℃，50℃或100℃；第二刻蚀气体的第二偏转功率的范围是200到500瓦特(W)，例如：200W，400W或500W。
本步骤中采用IEP技术或者控制刻蚀时间的方法控制第二刻蚀的刻蚀终点。其中，IEP通过干涉光谱实时检测晶片上二氧化硅层203和氮化硅层202的残留厚度，当检测得到完全去除了未被光刻图案覆盖的二氧化硅层203和氮化硅层202，露出多晶硅层201时，停止第二刻蚀；或者根据沉积的二氧化硅层203和氮化硅层202厚度和第二刻蚀的刻蚀速度，控制刻蚀时间。
本步骤中还包括，第二刻蚀之后灰化去除残留的光刻胶，露出残留TiN层形成的覆盖层206’。
需要注意的是，虽然相比现有技术，本发明中的光刻图案207既作为步骤304第一刻蚀TiN层206的掩膜又作为步骤305第二刻蚀硬掩膜层的掩膜，但由于掩膜的厚度较大且TiN层的厚度仅为几百埃，所以无需增加光刻胶或者BARC层的厚度。
步骤306、如图11所示，以覆盖层206’和HM204为掩膜第三刻蚀多晶硅层201，形成栅极205；
本步骤中的第三刻蚀是干法刻蚀，第三刻蚀去除未被残留TiN层和HM204遮挡的多晶硅层201；以等离子体刻蚀为例，其中，第三刻蚀气体是溴化氢(HBr)气体和氧气(O2)的混合气体，其中HBr气体流量范围是100标况毫升每分(sccm)到300sccm，例如：100sccm，150sccm或300sccm，O2气体流量范围是1到10sccm，例如：1sccm，7sccm或10sccm；第三刻蚀气体还包含辅助气体氦气；第三刻蚀气体的偏转功率是0瓦特；等离子体刻蚀的反应室内的压强范围是1到50mtorr，例如：1mtorr，20mtorr，或50mtorr；等离子体刻蚀的反应室内温度范围是10到100摄氏度(℃)，例如：10℃，40℃或100℃。
本步骤中第三刻蚀过程包括主刻蚀和过刻蚀两步，保证完全刻蚀多晶硅层201形成栅极205。其中，主刻蚀的终点控制采用IEP技术，在主刻蚀多晶硅层201的过程中，通过干涉光谱实时检测晶片的多晶硅层201残留的厚度，当检测得到晶片剩余的多晶硅层201厚度到达第一终点时，停止主刻蚀。过刻蚀以时间模式控制所述过刻蚀的第二终点为，按照经验值设置时间，按照该设置的时间进行过刻蚀，其中，所设置的时间一般为采用与过刻蚀同样的速率，刻蚀所述多晶硅层201所需时间的30％到100％。
本步骤中，第三刻蚀对多晶硅层201和TiN层206的选择比很大，也就是第三刻蚀中多晶硅的刻蚀速率与TiN层206的刻蚀速率只比大于1000∶1。这样将TiN层206作为掩膜就不会在第三刻蚀形成栅极205时对组成HM204的二氧化硅层203和氮化硅层202造成损伤。
步骤307、如图12所示，湿法刻蚀去除HM204上方残留TiN层形成的覆盖层206’；
本步骤中，湿法刻蚀溶液是氨水、双氧水和水以体积比1∶2∶5的比例组成的混合溶液，刻蚀溶液的温度范围是50到80℃，例如：50℃，70℃或80℃。根据TiN层206的厚度和湿法刻蚀溶液对残留TiN层的刻蚀速度控制刻蚀时间，由于该混合溶液对残留TiN层和HM204的选择比高，在完全去除残留TiN层的同时不会损伤HM204。
至此本发明的刻蚀栅极步骤结束。
本发明在硬掩膜上制作由氮化钛层形成的覆盖层，一方面利用刻蚀气体对覆盖层和多晶硅层的高选择比，在以覆盖层和硬掩膜为掩膜刻蚀多晶硅层形成栅极的过程中，由覆盖层保护硬掩膜不受损伤；另一方面湿法刻蚀去除覆盖层时也不会损伤硬掩膜；从而达到减小硬掩膜损耗的目的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (8)
1.一种栅极制作方法，应用于具有多晶硅层和硬掩膜层的晶片上，其特征在于，该方法包括，
在所述硬掩膜层上沉积氮化钛层；
光刻后在所述氮化钛层上形成光刻图案，以所述光刻图案为掩膜依次第一刻蚀所述氮化钛层和第二刻蚀所述硬掩膜层，分别形成覆盖层和硬掩膜，露出所述多晶硅层；
灰化去除所述覆盖层上残留的光刻图案；
以所述覆盖层和硬掩膜层为掩膜，第三刻蚀所述多晶硅层，形成栅极；
湿法刻蚀去除所述覆盖层；
所述第三刻蚀是等离子体刻蚀，所用的第三刻蚀气体是溴化氢气体和氧气的混合气体。
2.根据权利要求1所述的方法，其特征在于，所述硬掩膜层是氮化硅层和二氧化硅层中的一种或两种组合。
3.根据权利要求1所述的方法，其特征在于，所述氮化钛层的厚度范围是100到300埃。
4.根据权利要求1所述的方法，其特征在于，所述沉积氮化钛层是化学气相沉积。
5.根据权利要求1所述的方法，其特征在于，所述第一刻蚀是等离子体刻蚀，所用第一刻蚀气体是氯气；所述第一刻蚀气体流量范围是10到100标况毫升每分；所述第一刻蚀气体的偏压范围是50到150伏特；所述等离子体刻蚀的反应室内的压强范围是1到10毫托；所述等离子体刻蚀的反应室内的温度范围是10到100摄氏度；所述第一刻蚀气体的第一偏转功率的范围是400到700瓦特。
6.根据权利要求1所述的方法，其特征在于，所述第二刻蚀是等离子体刻蚀，所用第二刻蚀气体是四氟化碳、三氟氢化碳、二氟二氢化碳和氟三氢化碳(CH3F)中的一种或多种组合；第二刻蚀气体流量范围是50到150标况毫升每分；所述第二刻蚀气体的偏压范围是200到300伏特；等离子体刻蚀的反应室内的压强范围是1到10毫托；所述等离子体刻蚀的反应室内的温度范围是10到100摄氏度；所述第二刻蚀气体的第二偏转功率的范围是200到500瓦特。
7.根据权利要求1所述的方法，其特征在于，所述溴化氢气体流量范围是100到300标况毫升每分；所述氧气流量范围是1到标况毫升每分；所述第三刻蚀气体的偏转功率是0瓦特；所述等离子体刻蚀的反应室内的压强范围是1到50毫托；所述等离子体刻蚀的反应室内温度范围是10到100摄氏度。
8.根据权利要求1所述的方法，其特征在于，所述湿法刻蚀所用的刻蚀溶液是氨水、双氧水和水以体积比为1:2:5组成的混合溶液；所述刻蚀溶液的温度范围是50到80摄氏度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110120723.1A CN102779741B (zh) | 2011-05-11 | 2011-05-11 | 一种栅极刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110120723.1A CN102779741B (zh) | 2011-05-11 | 2011-05-11 | 一种栅极刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102779741A CN102779741A (zh) | 2012-11-14 |
| CN102779741B true CN102779741B (zh) | 2015-07-29 |
Family
ID=47124611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110120723.1A Active CN102779741B (zh) | 2011-05-11 | 2011-05-11 | 一种栅极刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102779741B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078329B (zh) * | 2013-03-28 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形的形成方法 |
| CN110858541B (zh) * | 2018-08-24 | 2022-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111081547B (zh) * | 2018-10-22 | 2023-07-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN114023632B (zh) * | 2022-01-10 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 半导体器件的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271831A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755636B1 (ko) * | 2001-06-29 | 2007-09-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| US20100213555A1 (en) * | 2009-02-23 | 2010-08-26 | Advanced Micro Devices, Inc. | Metal oxide semiconductor devices having capping layers and methods for fabricating the same |
-
2011
- 2011-05-11 CN CN201110120723.1A patent/CN102779741B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271831A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102779741A (zh) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6882469B2 (ja) | 高アスペクト比の構造体のための除去方法 | |
| US10062575B2 (en) | Poly directional etch by oxidation | |
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| US7368392B2 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
| CN100495681C (zh) | 半导体器件的制造方法 | |
| US20080081483A1 (en) | Pulsed plasma etching method and apparatus | |
| TW201517167A (zh) | 使用同步射頻脈衝以蝕刻材料之方法 | |
| US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| KR100238691B1 (ko) | 드라이에칭방법 | |
| US11398386B2 (en) | Plasma etch processes | |
| KR20040090931A (ko) | 전계효과 트랜지스터의 게이트 구조를 제조하는 방법 | |
| KR100291154B1 (ko) | 폴리사이드막의드라이에칭방법 | |
| CN102779741B (zh) | 一种栅极刻蚀方法 | |
| JP2006108268A (ja) | 強誘電体キャパシタ構造およびその作製方法 | |
| CN102446724B (zh) | 一种制作栅极的方法 | |
| US5968278A (en) | High aspect ratio contact | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| JP2007036018A (ja) | 半導体装置の製造方法 | |
| US10755941B2 (en) | Self-limiting selective etching systems and methods | |
| JP3570903B2 (ja) | 半導体装置の製造方法 | |
| TWI744003B (zh) | 鉑的圖案化方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR100933809B1 (ko) | 듀얼 게이트 산화막 형성 방법 | |
| KR100516300B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |