CN114023632B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN114023632B
CN114023632B CN202210019518.4A CN202210019518A CN114023632B CN 114023632 B CN114023632 B CN 114023632B CN 202210019518 A CN202210019518 A CN 202210019518A CN 114023632 B CN114023632 B CN 114023632B
Authority
CN
China
Prior art keywords
layer
etching process
plasma etching
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210019518.4A
Other languages
English (en)
Other versions
CN114023632A (zh
Inventor
廖军
沈安星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210019518.4A priority Critical patent/CN114023632B/zh
Publication of CN114023632A publication Critical patent/CN114023632A/zh
Application granted granted Critical
Publication of CN114023632B publication Critical patent/CN114023632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制造方法，在执行第三等离子体刻蚀工艺以刻蚀氮氧化层与氮化层之前，先执行第二等离子体刻蚀工艺，以去除部分厚度的氮氧化层，可以减少氮氧化层与氮化层的总厚度，后续执行第三等离子体刻蚀工艺时，可以减少氮氧化层和氮化层的总刻蚀时间，由此避免因图形化的光刻胶层返工造成的氮氧化层和氮化层的总刻蚀时间超出预定的刻蚀时间，从而解决因机台停机而造成的器件良率低的问题。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制造工艺技术领域，特别涉及一种半导体器件的制造方法。
背景技术
半导体制造技术需要在半导体结构上进行多种不同的物理和化学工艺，光刻制程则是半导体制造技术最重要的制程之一。在整个集成电路的制造过程当中可能需要进行多次光刻工艺，因此光刻胶涂布不理想也会经常发生，例如涂胶失败，造成光刻胶层残留缺陷或均匀性差，或者线宽和上下层对准层存在较大误差等，这时就需要对半导体结构的表面进行返工(rework)，即需要将带有缺陷的图形化的光刻胶层去除，然后重新形成图形化的光刻胶层。
在半导体器件如金属氧化物半导体场效应器件(Metal oxide semiconductorField-Effect Transistor，MOSFET)的制造过程中，通常会使用氮化层作为硬掩膜层，与图形化的光刻胶层配合使用，即图形化的光刻胶层通常形成于硬掩膜层上，当对图形化的光刻胶层进行返工时，需要利用含有氧气的刻蚀气体将图形化的光刻胶层去除，在此过程中，刻蚀气体中的氧气会与图形化的光刻胶层底部的硬掩膜层产生反应，导致部分厚度的硬掩膜层被氧化而形成氮氧化层，即硬掩膜层中不仅包含氮化层还包括氮氧化层，如此一来，会增加后续刻蚀硬掩膜层的时间。在硬掩膜层进行刻蚀时，通常采用终点检测系统来检测刻蚀终点，以避免过刻蚀，终点检测系统通过光学的方法进行刻蚀终点检测。具体的，在预定的刻蚀时间内，如未检测到包含刻蚀终点膜层的信号，则机台会自动发出报警，并会停止刻蚀。由于返工后硬掩膜层中存在氮氧化层，不可避免地会增加后续刻蚀硬掩膜层的时间，而预定刻蚀时间是按照不存在氮氧化层的硬掩膜层（即未进行图形化的光刻胶层返工）的刻蚀时间来设定的，因此，返工以后，硬掩膜层的刻蚀时间会超过预定的刻蚀时间，由此会导致机台发出报警，并会停止刻蚀（即停机），停止刻蚀以后，工艺腔内残余的刻蚀气体中的污染物会掉落到器件表面，从而造成器件损伤或者报废。如果根据返工后的图形化的光刻胶层下方的硬掩膜层的刻蚀时间来更改预定的刻蚀时间，则会对正常的图形化的光刻胶层下方的硬掩膜层的刻蚀造成影响。因此，需要一种新的半导体器件的制造方法，以保证在无需更改机台的预定的刻蚀时间的前提下，能够避免因返工造成的氮氧化层和氮化层的总刻蚀时间超出预定的刻蚀时间而造成的机台停机的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决因图形化的光刻胶层返工造成的氮氧化层和氮化层的总刻蚀时间超出预定的刻蚀时间，造成机台停机的问题。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上依次形成有介质层、氮化层以及待去除的图形化的第一光刻胶层；执行第一等离子体刻蚀工艺，以去除所述图形化的第一光刻胶层，其中，所述第一等离子体刻蚀工艺的刻蚀气体包括氧气，以及在执行所述第一等离子体刻蚀工艺中，所述图形化的第一光刻胶层底部部分厚度的所述氮化层被氧化而形成氮氧化层；在所述氮氧化层上形成图形化的第二光刻胶层，所述图形化的第二光刻胶层具有一光刻胶开口，所述光刻胶开口底部暴露出部分所述氮氧化层；执行第二等离子体刻蚀工艺，以去除所述光刻胶开口底部部分厚度的所述氮氧化层；以及，执行第三等离子体刻蚀工艺，以去除所述光刻胶开口底部剩余的所述氮氧化层及所述氮化层；其中，所述第二等离子体刻蚀工艺对所述氮氧化层的刻蚀速率大于或者等于所述第三等离子体刻蚀工艺对所述氮化层的刻蚀速率，以及在执行所述第三等离子体刻蚀工艺的过程中，通过光学检测确定刻蚀终点以使刻蚀停止在所述介质层表面。
可选的，在所述的半导体器件的制造方法中，通过到达时间刻蚀停止的方式执行所述第二等离子体刻蚀工艺，以及通过如下公式预定所述第二等离子体刻蚀工艺的刻蚀时间：t=B（a-b）/a*c ；其中，t表示第二等离子体刻蚀工艺的刻蚀时间；B表示氮氧化层的厚度；a表示第三等离子体刻蚀工艺对氮化层的刻蚀速率；b表示第三等离子体刻蚀工艺对氮氧化层的刻蚀速率；c表示第二等离子体刻蚀工艺对氮氧化层的刻蚀速率。
可选的，在所述的半导体器件的制造方法中，所述第一等离子体刻蚀工艺的工艺温度为40℃~80℃。
可选的，在所述的半导体器件的制造方法中，所述第二等离子体刻蚀工艺的刻蚀气体包括四氟化碳和氧气。
可选的，在所述的半导体器件的制造方法中，所述四氟化碳的气体流量为10sccm~200sccm，所述氧气的气体流量为5sccm～20sccm。
可选的，在所述的半导体器件的制造方法中，所述第三等离子体刻蚀工艺的刻蚀气体包括二氟甲烷和一氟甲烷。
可选的，在所述的半导体器件的制造方法中，所述介质层的材料为氧化硅。
可选的，在所述的半导体器件的制造方法中，所述光学终点检测为光学干涉终点检测。
可选的，在所述的半导体器件的制造方法中，所述光学终点检测为光发射光谱终点检测。
可选的，在所述的半导体器件的制造方法中，所述半导体器件的制造方法还包括：在执行所述第三等离子体刻蚀工艺过程中，进行刻蚀时间监控，当所述第三等离子体刻蚀工艺的刻蚀时间超出预定的刻蚀时间时，则发出警报并停止刻蚀。
在本发明提供的半导体器件的制造方法中，在执行第三等离子体刻蚀工艺以刻蚀氮氧化层与氮化层之前，先执行第二等离子体刻蚀工艺以去除部分厚度的氮氧化层，可以减少氮氧化层与氮化层的总厚度，后续执行第三等离子体刻蚀工艺时，可以减少氮氧化层和氮化层的总刻蚀时间，由此避免因图形化的光刻胶层返工造成的氮氧化层和氮化层的总刻蚀时间超出预定的刻蚀时间的问题，从而解决因机台停机而造成的器件良率低的问题。
附图说明
图1是本发明实施例的半导体器件的制造方法的流程示意图。
图2是本发明实施例的半导体器件的制造方法中形成图形化的第一光刻胶层的结构示意图。
图3是本发明实施例的半导体器件的制造方法中形成氮氧化层的结构示意图。
图4是本发明实施例的半导体器件的制造方法中形成图形化的第二光刻胶层的结构示意图。
图5是本发明实施例的半导体器件的制造方法中在执行第二等离子体刻蚀工艺的过程中形成的结构示意图。
图6是本发明实施例的半导体器件的制造方法中在执行第三等离子体刻蚀工艺的过程中形成的结构示意图。
其中，附图标记说明如下：100-半导体衬底；110-介质层；120、120A-氮化层；130-图形化的第一光刻胶层；140-氮氧化层；150-图形化的第二光刻胶层；150’-光刻胶开口。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明实施例的半导体器件的制造方法的流程示意图。如图1所示，所述半导体器件的制造方法包括：步骤S1：提供半导体衬底，所述半导体衬底上依次形成有介质层、氮化层以及待去除的图形化的第一光刻胶层；步骤S2：执行第一等离子体刻蚀工艺，以去除所述图形化的第一光刻胶层，其中，所述第一等离子体刻蚀工艺的刻蚀气体包括氧气，以及在执行所述第一等离子体刻蚀工艺中，所述图形化的第一光刻胶层底部部分厚度的所述氮化层被氧化而形成氮氧化层；步骤S3：在所述氮氧化层上形成图形化的第二光刻胶层，所述图形化的第二光刻胶层具有一光刻胶开口，所述光刻胶开口底部暴露出部分所述氮氧化层；步骤S4：执行第二等离子体刻蚀工艺，以去除所述光刻胶开口底部部分厚度的所述氮氧化层；以及，步骤S5：执行第三等离子体刻蚀工艺，以去除所述光刻胶开口底部剩余的所述氮氧化层及所述氮化层；其中，所述第二等离子体刻蚀工艺对所述氮氧化层的刻蚀速率大于或者等于所述第三等离子体刻蚀工艺对所述氮化层的刻蚀速率，以及在执行所述第三等离子体刻蚀工艺的过程中，通过光学检测确定刻蚀终点以使刻蚀停止在所述介质层表面。
图2是本发明实施例的半导体器件的制造方法中形成图形化的第一光刻胶层的结构示意图。图3是本发明实施例的半导体器件的制造方法中形成氮氧化层的结构示意图。图4是本发明实施例的半导体器件的制造方法中形成图形化的第二光刻胶层的结构示意图。图5是本发明实施例的半导体器件的制造方法中在执行第二等离子体刻蚀工艺的过程中形成的结构示意图。图6是本发明实施例的半导体器件的制造方法中在执行第三等离子体刻蚀工艺的过程中形成的结构示意图。下文将结合图2至图6对以上步骤进行更详细的描述。
参考图2所示，在步骤S1中，提供半导体衬底100，所述半导体衬底100上依次形成有介质层110、氮化层120以及待去除的图形化的第一光刻胶层130。本实施例中，所述半导体衬底100可以为硅衬底，半导体衬底100上可形成有器件结构，例如场效应晶体管。本实施例中，所述场效应晶体管包括形成在半导体衬底上的PMOS晶体管和NMOS晶体管。或者，所述半导体衬底100与所述介质层110之间也可形成有其他的工艺膜层，例如，用于形成栅极的多晶硅层等。
本实施例中，所述介质层110的材料可以为氧化硅，其可用于作为层间介质层，以用于层间隔离。所述氮化层120的材料为氮化硅，其用于作为硬掩膜层，并在后续的刻蚀工艺中保护介质层110。其中，所述氮化层120的厚度例如可以为1000埃~2000埃。所述待去除的图形化的第一光刻胶层130为具有缺陷的光刻胶层，即需要将图形化的第一光刻胶层130去除，然后重新在氮化层120上形成新的图形化的光刻胶层（即图形化的第二光刻胶层150）。
参考图3所示，在步骤S2中，执行第一等离子体刻蚀工艺，以去除所述图形化的第一光刻胶层130，其中，所述第一等离子体刻蚀工艺的工艺温度例如为40℃~80℃，所述第一等离子体刻蚀工艺的刻蚀气体包括氧气，通过氧气与图形化的第一光刻胶层130反应产生碳氧化合气体等，从而将其去除。此外，还可根据图形化的第一光刻胶层130的厚度等设定所需要的工艺时间，当去除的图形化的第一光刻胶层130厚度较薄时可适当减少工艺时间，当去除的图形化的第一光刻胶层130的厚度较厚时可适当增加工艺时间。
如图3所示，由于第一等离子体刻蚀工艺的刻蚀气体包括氧气，因此在执行所述第一等离子体刻蚀工艺的过程中，氧气会渗入图形化的第一光刻胶层130底部的氮化层120表面，并将部分厚度的氮化层120氧化而形成氮氧化层140。
参考图4所示，在步骤S3中，在所述氮氧化层140上形成图形化的第二光刻胶层150，所述图形化的第二光刻胶层150具有一光刻胶开口150’，所述光刻胶开口150’底部暴露出部分所述氮氧化层140。本实施例中，可以通过旋涂法在所述氮氧化层140上涂布形成光刻胶层，然后对光刻胶层进行曝光及显影，从而形成图形化的第二光刻胶层150。在此，应当理解，如果所述图形化的第二光刻胶层150存在缺陷，则需要将其去除，并形成新的图形化的光刻胶层，直至氮氧化层140上的图形化的光刻胶层（即图形化的第二光刻胶层150）的质量合格。
参考图5所示，在步骤S4中，执行第二等离子体刻蚀工艺，以去除所述光刻胶开口底部部分厚度的所述氮氧化层140。具体的，执行第二等离子体刻蚀工艺的方法包括：首先，测量所述氮氧化层140的厚度，以及测量剩余的氮化层120A的厚度；然后，根据所述氮氧化层140的厚度以及剩余的氮化层120A的厚度，预定第二等离子体刻蚀工艺的刻蚀时间，以及利用预定的第二等离子体刻蚀工艺的刻蚀时间来对氮氧化层140进行刻蚀，即通过到达时间刻蚀停止的方式来进行所述第二等离子体刻蚀工艺。如此一来，可以较好的控制氮氧化层140和氮化层120的刻蚀时间，仅去除一部分厚度的氮氧化层140。避免因图形化的光刻胶层返工（即去除图形化的第一光刻胶层130的步骤）造成的氮氧化层140和氮化层120的总刻蚀时间超出刻蚀机台的预定的刻蚀时间的问题。如果将所述氮氧化层140全部去除，则会导致剩余的氮氧化层140和氮化层120的刻蚀时间较短，同样也会对机台的停机造成影响，故本实施例中，通过第二等离子体刻蚀工艺仅去除一部分厚度的氮氧化层140。
如果剩余的氮氧化层140和氮化层120A的刻蚀时间超出预定的刻蚀时间，则在后续执行第三等离子体刻蚀工艺时，机台会发生报警，并停止刻蚀，从而造成停机，进而造成器件良率低的问题。例如停机之后，刻蚀工艺腔内的副产物等污染物会落到器件表面，或者，停机之后，工艺腔内的气体会发生化学反应等，从而形成污染物降落至器件表面，因此会损坏器件，造成器件良率低的问题。
基于此，本实施例中，通过如下公式预定所述第二等离子体刻蚀工艺的刻蚀时间：A/a = (B-c*t)/b + (A-B)/a，通过该公式进一步得到：t=B（a-b）/a*c；其中，t表示第二等离子体刻蚀工艺的刻蚀时间；A表示被氧化之前的氮化层的厚度；B表示氮氧化层的厚度；a表示第三等离子体刻蚀工艺对氮化层的刻蚀速率；b表示第三等离子体刻蚀工艺对氮氧化层的刻蚀速率；c表示第二等离子体刻蚀工艺对氮氧化层的刻蚀速率。进一步的，A/a表示预定的第三等离子体刻蚀工艺的刻蚀时间。
本实施例中，所述第二等离子体刻蚀工艺的刻蚀气体包括四氟化碳和氧气。所述四氟化碳的气体流量为10sccm~200sccm，例如10sccm、50sccm、100sccm或者150sccm，所述氧气的气体流量为5sccm～20sccm。氧气可以调节第二等离子体刻蚀工艺的刻蚀速率，使得第二等离子体刻蚀工艺的刻蚀时间在预定的时间内。本实施例中，第二等离子体刻蚀工艺的刻蚀时间可以预定为5s~20s，例如10s或者20s。
在进行第二等离子体刻蚀工艺的过程中，刻蚀气体对氮氧化层140的刻蚀速率较后续的第三等离子体刻蚀工艺对氮氧化层140的刻蚀速率高。由于通过第二等离子体刻蚀工艺去除了部分厚度的氮氧化层，在后续执行第三等离子体刻蚀工艺的过程中，氮氧化层140的刻蚀时间缩短，从而缩短了第三等离子体刻蚀工艺的刻蚀时间。由此可以调节因光刻胶层返工后的氮化层和氮氧化层140的刻蚀时间，从而解决因刻蚀时间超出预定的刻蚀时间而造成机台停机，进而因机台停机而造成的器件良率低的问题。本实施例中，可以通过第二等离子体刻蚀工艺刻蚀氮氧化层140的厚度的三分之一至二分之一，以保证工艺质量。
参考图6所示，在步骤S5中，执行第三等离子体刻蚀工艺，以去除光刻胶开口150’底部剩余的所述氮氧化层140及所述氮化层120A。其中，在执行所述第三等离子体刻蚀工艺的过程中，通过光学检测确定刻蚀终点以使刻蚀停止在所述介质层110表面。本实施例中，所述第三等离子体刻蚀工艺的刻蚀气体包括二氟甲烷和一氟甲烷。所述二氟甲烷的气体流量例如为30sccm~70sccm，所述一氟甲烷的气体流量例如为20sccm~40sccm。二氟甲烷和一氟甲烷可以使第三等离子体刻蚀工艺对氮氧化层140的刻蚀速率低于氮化层120A的刻蚀速率，同时，第三等离子体刻蚀工艺对氧化硅的刻蚀速率也低于对氮化层的刻蚀速率。由于，剩余的氮化层120A下方的介质层110的材料为氧化硅，故第三等离子体刻蚀工艺对介质层110的刻蚀速率也很低，从而可以减小或避免第三等离子体刻蚀工艺对氮化层120A下方的介质层110造成刻蚀损伤。
本实施例中，在执行所述第三等离子体刻蚀工艺的过程中，通过光学检测确定刻蚀终点以使刻蚀停止在所述介质层110表面。本实施例中，所述光学终点检测为光学干涉终点检测（IEP）。在其他的实施例中，所述光学终点检测为光发射光谱终点检测（OES）。在执行第三等离子体刻蚀工艺的过程中，通过光学检测确定刻蚀终点，可以避免介质层110受损。
本实施例中，在执行所述第三等离子体刻蚀工艺过程中，还进行刻蚀时间监控，当所述第三等离子体刻蚀工艺的刻蚀时间超出预定的刻蚀时间时，则发出警报并停止刻蚀，其中，所述预定的刻蚀时间可以为30s~40s。第三等离子体刻蚀工艺的预定刻蚀时间可以根据氮氧化层140和氮化层120A的厚度设置，例如为10s~60s。
本实施例中，所述半导体器件可以为金属氧化物半导体场效应器件(Metal oxidesemiconductor Field-Effect Transistor，MOSFET)。
综上可见，在本发明提供的半导体器件的制造方法中，在执行第三等离子体刻蚀工艺以刻蚀氮氧化层与氮化层之前，先执行第二等离子体刻蚀工艺，以去除部分厚度的氮氧化层，可以减少氮氧化层与氮化层的总厚度，后续执行第三等离子体刻蚀工艺时，可以减少氮氧化层和氮化层的总刻蚀时间，由此避免因图形化的光刻胶层返工造成的氮氧化层和氮化层的总刻蚀时间超出预定的刻蚀时间的问题，从而解决因机台停机而造成的器件良率低的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上依次形成有介质层、氮化层以及待去除的图形化的第一光刻胶层；
执行第一等离子体刻蚀工艺，以去除所述图形化的第一光刻胶层，其中，所述第一等离子体刻蚀工艺的刻蚀气体包括氧气，以及在执行所述第一等离子体刻蚀工艺中，所述图形化的第一光刻胶层底部部分厚度的所述氮化层被氧化而形成氮氧化层；
在所述氮氧化层上形成图形化的第二光刻胶层，所述图形化的第二光刻胶层具有一光刻胶开口，所述光刻胶开口底部暴露出部分所述氮氧化层；
执行第二等离子体刻蚀工艺，以去除所述光刻胶开口底部部分厚度的所述氮氧化层，其中，执行所述第二等离子刻蚀工艺的方法包括：测量所述氮氧化层的厚度以及剩余的氮化层的厚度；所述氮氧化层的厚度以及剩余的氮化层的厚度预定所述第二等离子刻蚀工艺的时间；利用预定的所述第二等离子体刻蚀工艺的刻蚀时间，对所述光刻胶开口底部部分厚度的所述氮氧化层进行刻蚀；以及，
执行第三等离子体刻蚀工艺，以去除所述光刻胶开口底部剩余的所述氮氧化层及所述氮化层；
其中，所述第二等离子体刻蚀工艺对所述氮氧化层的刻蚀速率大于或者等于所述第三等离子体刻蚀工艺对所述氮化层的刻蚀速率，以及在执行所述第三等离子体刻蚀工艺的过程中，通过光学检测确定刻蚀终点以使刻蚀停止在所述介质层表面。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，通过到达时间刻蚀停止的方式执行所述第二等离子体刻蚀工艺，以及通过如下公式预定所述第二等离子体刻蚀工艺的刻蚀时间：
t=B（a-b）/a*c；
其中，t表示第二等离子体刻蚀工艺的刻蚀时间；B表示氮氧化层的厚度；a表示第三等离子体刻蚀工艺对氮化层的刻蚀速率；b表示第三等离子体刻蚀工艺对氮氧化层的刻蚀速率；c表示第二等离子体刻蚀工艺对氮氧化层的刻蚀速率。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一等离子体刻蚀工艺的工艺温度为40℃~80℃。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二等离子体刻蚀工艺的刻蚀气体包括四氟化碳和氧气。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述四氟化碳的气体流量为10sccm~200sccm，所述氧气的气体流量为5sccm～20sccm。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第三等离子体刻蚀工艺的刻蚀气体包括二氟甲烷和一氟甲烷。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层的材料为氧化硅。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述光学终点检测为光学干涉终点检测。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述光学终点检测为光发射光谱终点检测。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：在执行所述第三等离子体刻蚀工艺过程中，进行刻蚀时间监控，当所述第三等离子体刻蚀工艺的刻蚀时间超出预定的刻蚀时间时，则发出警报并停止刻蚀。
CN202210019518.4A 2022-01-10 2022-01-10 半导体器件的制造方法 Active CN114023632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210019518.4A CN114023632B (zh) 2022-01-10 2022-01-10 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210019518.4A CN114023632B (zh) 2022-01-10 2022-01-10 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN114023632A CN114023632A (zh) 2022-02-08
CN114023632B true CN114023632B (zh) 2022-04-15

Family

ID=80069778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210019518.4A Active CN114023632B (zh) 2022-01-10 2022-01-10 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN114023632B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403279A (zh) * 2020-04-29 2020-07-10 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883786A (ja) * 1994-09-12 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
CN101764081B (zh) * 2008-12-25 2011-12-07 中芯国际集成电路制造(上海)有限公司 连接孔的制造方法
CN102779741B (zh) * 2011-05-11 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种栅极刻蚀方法
CN103035509B (zh) * 2011-09-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN112201569A (zh) * 2020-09-10 2021-01-08 上海华力集成电路制造有限公司 光刻返工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403279A (zh) * 2020-04-29 2020-07-10 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN114023632A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US5672242A (en) High selectivity nitride to oxide etch process
US5698072A (en) Dry etching method
US6849556B2 (en) Etching method, gate etching method, and method of manufacturing semiconductor devices
US20070049036A1 (en) Etching process for decreasing mask defect
KR20070107017A (ko) 트리밍과 호환되는 라인 에지 조도 감소 방법
US20060084243A1 (en) Oxidation sidewall image transfer patterning method
JP3003657B2 (ja) 半導体装置の製造方法
JP2001308076A (ja) 半導体装置の製造方法
TW201543564A (zh) 半導體製程
US20130059441A1 (en) Method for fabricating a semiconductor structure
CN113078058B (zh) 半导体结构的制作方法
CN114023632B (zh) 半导体器件的制造方法
CN103000520A (zh) Mos表面栅极侧壁层的刻蚀方法
US6651678B2 (en) Method of manufacturing semiconductor device
KR20020058450A (ko) 습식방법에 의한 실리콘의 선택적 식각 방법
US7001842B2 (en) Methods of fabricating semiconductor devices having salicide
JPH0766176A (ja) ドライエッチング方法
KR100282416B1 (ko) 반도체소자의제조방법
JP4248987B2 (ja) アレイ基板の製造方法
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
JP2001332510A (ja) 半導体装置およびその製造方法
JPH0451520A (ja) 半導体装置の製造方法
JPH08274078A (ja) エッチング方法
KR100802307B1 (ko) 금속막 식각 방법
JPH0774158A (ja) 薄膜の加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder