KR100802307B1 - 금속막 식각 방법 - Google Patents

금속막 식각 방법 Download PDF

Info

Publication number
KR100802307B1
KR100802307B1 KR1020060083907A KR20060083907A KR100802307B1 KR 100802307 B1 KR100802307 B1 KR 100802307B1 KR 1020060083907 A KR1020060083907 A KR 1020060083907A KR 20060083907 A KR20060083907 A KR 20060083907A KR 100802307 B1 KR100802307 B1 KR 100802307B1
Authority
KR
South Korea
Prior art keywords
film
chamber
etching
metal film
metal
Prior art date
Application number
KR1020060083907A
Other languages
English (en)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083907A priority Critical patent/KR100802307B1/ko
Application granted granted Critical
Publication of KR100802307B1 publication Critical patent/KR100802307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속막 식각 방법이 개시되어 있다. 금속막 식각 방법은 기판상에 금속막을 형성하는 단계, 상기 금속막의 상면에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속막 및 상기 금속막 상면에 형성된 산화막을 제1 챔버 내에서 예비 식각하는 단계 및 제2 챔버에서 상기 산화막이 제거된 상기 금속막을 식각하여 패터닝하는 단계를 포함하는 금속막 식각 방법을 포함한다. 금속막 및 금속막상에 형성된 산화막을 식각하여 금속 패턴을 형성할 때, 산화막 및 금속막을 서로 다른 챔버에서 수행하여 하나의 챔버에서 산화막 및 금속막을 패터닝할 때에 비하여 기판으로 도전성 파티클이 낙하하여 발생된 불량률을 크게 감소시킬 수 있는 효과를 갖는다.

Description

금속막 식각 방법{METHOD OF ETCHING METAL LAYER}
도 1은 본 발명의 일실시예에 의한 금속막 식각 방법을 도시한 순서도이다.
도 2는 기판 상에 금속막 및 포토레지스트 패턴이 형성된 것을 도시한 단면도이다.
도 3은 본 발명의 일실시예 의한 제1 챔버의 내부를 도시한 단면도이다.
도 4는 도 3에서 질화 티타늄막이 제거되면서 기판상에 형성된 부산물을 제거하는 열처리 챔버를 도시한 단면도이다.
도 5는 도 4에서 폴리머가 제거된 기판의 티타늄막을 식각하는 제2 챔버를 도시한 단면도이다.
본 발명은 금속막 식각 방법에 관한 것이다. 특히 본 발명은 금속막을 패터닝할 때 금속막에 형성된 산화막을 제거하는 예비 식각 공정 및 금속막을 패터닝하는 본 식각 공정을 서로 다른 챔버에서 수행하는 금속막 식각 방법에 관한 것이다.
일반적으로, 반도체 소자는 기판상에 박막을 증착하는 증착 공정, 기판상에 증착된 박막을 식각하여 패터닝하는 패터닝 공정, 박막에 불순물을 주입하는 공정 등을 포함한다.
이들 중 박막을 증착하는 공정에는 산화막 또는 질화막과 같은 절연막을 기판상에 증착하는 공정 및 금속막과 같은 도전막을 기판상에 증착하는 공정으로 구분될 수 있다.
증착된 박막을 패터닝하는 공정은 박막 상에 포토레지스트 패턴을 형성하는 공정 및 포토레지스트 패턴을 식각 마스크로 이용하여 박막을 식각 하는 공정을 포함한다.
예를 들어, 기판상에 형성된 금속막을 패터닝하기 위해서는, 먼저 금속막을 패터닝하기 이전에 금속막의 표면에 형성된 산화막(자연 산화막)을 제거하는 공정이 선행되고, 산화막이 제거된 후에야 비로서 금속막을 식각한다. 일반적으로, 금속막을 식각할 때 하나의 챔버에서 금속막의 표면에 형성된 산화막을 제거하는 공정 및 금속막을 식각하는 공정이 함께 수행된다.
금속막의 표면에 형성된 산화막을 식각하는 공정에서는 금속막으로부터 식각된 다량의 산화물이 발생되고, 산화막이 제거된 금속막을 식각하는 공정에서는 식각된 다량의 금속 파티클이 발생된다. 하나의 챔버에서 금속막의 표면에 형성된 산화막을 제거하는 공정 및 금속막을 식각하는 공정을 함께 수행할 경우, 챔버의 내벽에는 금속막의 표면에 형성된 산화막을 식각하는 공정 중 발생된 산화물 및 금속막을 식각하는 공정 중 발생된 금속 파티클이 부착된다.
구체적으로, 챔버의 내벽에는 상기 산화물이 얇은 층 형태로 부착되어 산화물층을 이루고, 산화물층 상에 금속 파티클이 부착되어 금속층이 형성될 수 있다. 따라서, 하나의 챔버에서 반복적으로 산화막 및 금속막을 식각할 경우, 챔버 내벽에는 산화물층 및 금속층이 교대로 부착될 수 있다.
이와 같이 챔버의 내벽에 열팽창률이 서로 다른 산화물층 및 금속층이 교대로 부착될 경우, 챔버 내부의 온도 변화 및 작은 충격에 의하여 챔버의 내벽에 교대로 배치된 산화물층 및 금속층이 챔버의 내벽으로부터 분리되어 기판상에 적층 될 수 있다.
이와 같이 챔버 내에서 금속막 또는 금속막 상에 형성된 산화막을 식각하는 도중 금속편 또는 금속 파티클이 기판상에 형성될 경우 치명적인 불량이 발생될 수 있다.
본 발명의 하나의 목적은 금속막의 표면에 형성된 산화막을 식각하는 공정 및 산화막이 제거된 금속막을 식각하는 공정을 서로 다른 챔버에서 수행하여 산화막을 식각하는 챔버의 내벽에는 산화물층만이 형성되도록 하고, 금속막을 식각하는 챔버의 내벽에는 금속층만이 형성되도록 하여 각 챔버로부터 임의로 산화물층 및 금속층이 분리되는 것을 억제하여 금속막을 패터닝하는 도중 발생되는 불량을 감소시키기 위한 금속막 식각 방법을 제공한다.
본 발명의 다른 목적은 상기 금속막 식각 방법을 구현하기 위한 금속막 식각 장치를 제공함에 있다.
이와 같은 본 발명의 목적을 구현하기 위한 금속막 식각 방법은 기판상에 금 속막을 형성하는 단계, 상기 금속막의 상면에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속막 및 상기 금속막 상면에 형성된 산화막을 제1 챔버 내에서 예비 식각하는 단계 및 제2 챔버에서 상기 산화막이 제거된 상기 금속막을 식각하여 패터닝하는 단계를 포함하는 금속막 식각 방법을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 금속막 식각 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 금속막 식각 방법을 도시한 순서도이다. 도 2는 기판 상에 금속막 및 포토레지스트 패턴이 형성된 것을 도시한 단면도이다.
도 1 및 도 2를 참조하면, 기판(10), 예를 들면, 실리콘 기판상에는 금속막(20)이 형성된다. 본 실시예에, 금속막(20)은 스퍼터링 공정과 같은 PVD(Physical Vapor deposition) 방법에 의하여 기판(10)상에 형성될 수 있다. 본 실시예에서, 금속막(20)은, 예를 들어, 티타늄막일 수 있다.
한편, 기판(10)상에 형성된 금속막(20)인 티타늄막은 대기중의 산소 또는 질소와 반응하여 티타늄막의 표면에는 산화막이 형성될 수 있다. 이와 다르게, 티타늄막(20)을 보호하기 위하여 티타늄막(20)의 표면에는 인위적으로 산화막 또는 질화막이 형성될 수 있다. 예를 들어, 티타늄막(20)의 표면에는 티타늄막(20)을 질소 분위기에서 열산화시켜 형성된 질화티타늄막 또는 화학 기상증착 공정에 의하여 형 성된 질화 티타늄막(30)을 형성할 수 있다.
본 실시예에서, 금속막은 티타늄막(20)이고, 티타늄막(20) 상에는 질화 티타늄막(30)이 인위적으로 형성된다.
이어서, 질화 티타늄막(30) 상에는 포토레지스트 필름이 배치되고, 포토레지스트 필름은 노광 공정 및 현상 공정에 의하여 패터닝 되어, 질화 티타늄막(30) 상에는 포토레지스트 패턴(40)이 형성된다.
단계 S10에서, 기판(10) 상에 금속막(20)인 티타늄막(20), 티타늄막(20) 상에 질화 티타늄막(30) 및 질화 티타늄막(30) 상에 포토레지스트 패턴(40)이 형성된 후, 도 1의 단계 S10에서 기판(10)은 제1 챔버로 로딩된다.
도 3은 본 발명의 일실시예 의한 제1 챔버의 내부를 도시한 단면도이다.
도 1 내지 도 3들을 참조하면, 제1 챔버(50)는 챔버 몸체(55), 기판(10)을 지지하는 척(57)을 포함한다. 본 실시예에서, 제1 챔버(50)는, 단계 S20에서, 기판(10) 상에 형성된 포토레지스트 패턴(40)을 식각 마스크로 이용하여 티타늄막(20)의 상면에 형성된 질화 티타늄막(30)만을 선택적으로 제거하여 티타늄막(20)을 식각하기 이전 공정인 예비 식각 공정을 수행한다. 본 실시예에서, 예비 식각 공정을 수행한 후, 제1 챔버(50)에는 질소 가스를 제공하여 제1 챔버(50) 내부의 잔류 가스를 외부로 배출하는 것이 바람직하다.
본 실시예에서, 제1 챔버(50)에서 티타늄막(20)의 상면에 형성된 질화 티타늄막(30)을 선택적으로 제거함에 따라 제1 챔버(50)의 내벽에는 질화 티타늄막(30)을 패터닝하는 도중 발생된 제1 부산물만이 증착되어 제1 부산물층(35)이 형성된 다.
제1 챔버(50)의 내벽에는 질화 티타늄막(30)을 제거하는 도중 발생된 제1 부산물만이 부착되어 제1 부산물층(35)을 이루기 때문에 제1 챔버(50)의 온도 변화가 발생 또는 제1 챔버(50)에 미세한 충격이 인가되어도 제1 챔버(50)의 내벽으로부터 제1 부산물층(35)이 임의로 이탈되는 것을 억제할 수 있다.
도 4는 도 3에서 질화 티타늄막이 제거되면서 기판상에 형성된 부산물을 제거하는 열처리 챔버를 도시한 단면도이다.
도 1 및 도 4를 참조하면, 제1 챔버(50)에서 기판(10) 상에 형성된 티타늄막(20)의 상면에 형성된 질화 티타늄막(30)을 선택적으로 제거된 후, 기판(10)은 다시 열처리 챔버(60)로 로딩된다.
단계 S30에서, 열처리 챔버(60)는 질화 티타늄막(30)이 제거된 기판(10)의 티타늄막(20) 상에 배치된 부산물인 폴리머를 제거하기 위해 기판(10)을 열처리한다.
도 5는 도 4에서 폴리머가 제거된 기판의 티타늄막을 식각하는 제2 챔버를 도시한 단면도이다.
도 1 및 도 5를 참조하면, 단계 S40에서, 열처리 챔버(60)에서 열처리되어 기판(10)의 티타늄막(20) 상에 배치된 부산물인 폴리머가 제거된 기판(10)은 다시 제2 챔버(70)로 로딩된다.
제2 챔버(70)는 제2 챔버 몸체(75) 및 기판(1)을 고정하는 척(77)을 포함한다.
제2 챔버(70)는 기판(10) 상에 형성된 포토레지스트 패턴(40)을 식각 마스크로 이용하여 폴리머가 제거된 티타늄막(20)을 식각하여 금속 패턴을 형성한다.
본 실시예에서, 제2 챔버(70)에서 기판(10) 상에 배치된 티타늄막(20)을 패터닝함에 따라 제2 챔버(70)의 내벽에는 티타늄막(20)을 패터닝하는 도중 발생된 제2 부산물만이 증착되어 제2 부산물층(78)이 형성된다.
제2 챔버(70)의 내벽에는 티타늄막(20)을 제거하는 도중 발생된 제2 부산물만이 부착되어 제2 부산물층(78)을 이루기 때문에 제2 챔버(60)의 온도 변화가 발생 또는 제2 챔버(70)에 미세한 충격이 인가되어도 제2 챔버(70)의 내벽으로부터 제2 부산물층(78)이 임의로 이탈되는 것을 억제할 수 있다.
도 1을 다시 참조하면, 단계 S50에서, 제2 챔버(70)에서 티타늄막(20)이 패터닝되어 금속 패턴이 형성된 후, 기판(10)은 제2 챔버(70)로부터 언로딩된 후 기판(10)에 남아 있는 포토레지스트 패턴(40)은 스트립 및/또는 애싱 공정에 의하여 기판(10)으로부터 제거된다.
본 발명에 의하면, 금속막 및 금속막 상에 형성된 절연막을 갖는 기판의 금속막을 패터닝하기 위해서 절연막은 제1 챔버에서 식각하고, 금속막은 제2 챔버에서 식각함으로써 제1 챔버에는 절연막을 패터닝하는 도중 발생된 제1 부산물로 이루어진 제1 부산물층을 형성하고, 제2 챔버에서는 금속막을 패터닝하는 도중 발생된 제2 부산물로 이루어진 제2 부산물층을 형성한다. 이와 같이 서로 다른 제1 및 제2 챔버에 서로 다른 물리적 특성을 갖는 제1 부산물층 및 제2 부산물층을 각각 분리하여 형성함으로써 제1 챔버로부터 제1 부산물층이 분리 및 제2 챔버로부터 제 2 부산물층이 분리되는 것을 억제할 수 있다.
이상에서 상세하게 설명한 바에 의하면 금속막 및 금속막상에 형성된 산화막을 식각하여 금속 패턴을 형성할 때, 산화막 및 금속막을 서로 다른 챔버에서 수행하여 하나의 챔버에서 산화막 및 금속막을 패터닝할 때에 비하여 기판으로 도전성 파티클이 낙하하여 발생된 불량률을 크게 감소시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 기판상에 금속막을 형성하는 단계;
    상기 금속막 상부에 제 1 막을 형성하는 단계;
    상기 제 1 막의 상면에 포토레지스트 패턴을 형성하는 단계;
    제 1 챔버에서 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제 1 막을 제거하는 예비 식각 단계; 및
    제2 챔버에서 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속막을 식각하여 패터닝하는 단계를 포함하고, 상기 제 1 막은 산화막 및 질화막 중 적어도 하나인 것을 특징으로 하는 금속막 식각 방법.
  2. 제1항에 있어서, 상기 예비 식각 후, 상기 제1 챔버 내에 질소 가스를 제공하여 잔류 가스를 제거하는 단계를 포함하는 것을 특징으로 하는 금속막 식각 방법.
  3. 제1항에 있어서, 상기 예비 식각 후, 상기 기판을 열처리 챔버 내로 로딩하여 상기 금속막 상면에 형성된 잔류 폴리머를 제거하기 위해 열처리하는 단계를 포함하는 것을 특징으로 하는 금속막 식각 방법.
  4. 제1항에 있어서, 상기 산화막은 자연 산화막인 것을 특징으로 하는 금속막 식각 방법.
  5. 제1항에 있어서, 상기 제 1 막은 열산화막 공정 및 화학기상증착 공정 중 어느 하나의 공정에 의하여 형성되는 것을 특징으로 하는 금속막 식각 방법.
KR1020060083907A 2006-08-31 2006-08-31 금속막 식각 방법 KR100802307B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083907A KR100802307B1 (ko) 2006-08-31 2006-08-31 금속막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083907A KR100802307B1 (ko) 2006-08-31 2006-08-31 금속막 식각 방법

Publications (1)

Publication Number Publication Date
KR100802307B1 true KR100802307B1 (ko) 2008-02-11

Family

ID=39342843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083907A KR100802307B1 (ko) 2006-08-31 2006-08-31 금속막 식각 방법

Country Status (1)

Country Link
KR (1) KR100802307B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023813A (ko) * 1995-10-25 1997-05-30 김주용 반도체 소자 제조 방법
JPH09509017A (ja) * 1995-03-08 1997-09-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 酸化物／ポリサイド構造をプラズマ・エッチングするための方法
JP2002169302A (ja) 2000-12-04 2002-06-14 Sony Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09509017A (ja) * 1995-03-08 1997-09-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 酸化物／ポリサイド構造をプラズマ・エッチングするための方法
KR970023813A (ko) * 1995-10-25 1997-05-30 김주용 반도체 소자 제조 방법
JP2002169302A (ja) 2000-12-04 2002-06-14 Sony Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6926014B2 (en) Method for cleaning a plasma chamber
JP2010225899A (ja) 半導体装置の製造方法
US20050066994A1 (en) Methods for cleaning processing chambers
JP2007019367A (ja) 半導体装置の製造方法
JP5203340B2 (ja) 半導体装置の製造方法
TWI404140B (zh) 乾蝕刻方法
US20070093069A1 (en) Purge process after dry etching
US6218084B1 (en) Method for removing photoresist layer
US7425510B2 (en) Methods of cleaning processing chamber in semiconductor device fabrication equipment
JPH07201834A (ja) ドライエッチング方法
JPH10178014A (ja) 半導体装置の製造方法
JP2008112854A (ja) 半導体装置の製造方法
KR100464579B1 (ko) 반도체 장치 제조 방법
KR100802307B1 (ko) 금속막 식각 방법
JP3585039B2 (ja) ホール形成方法
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
JP2008016839A (ja) 半導体素子の微細パターン形成方法
TWI784189B (zh) 採用蝕刻後圖案包覆的方法
KR100640974B1 (ko) 반도체 소자의 제조방법
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
JP2013033820A (ja) 金属パターンの製造方法
JPH03198331A (ja) 半導体装置の製造方法
CN117096035A (zh) 焊盘的制造方法
KR100545174B1 (ko) 반도체 소자의 트렌치 제조 방법
KR100608435B1 (ko) 반도체 소자의 애싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee