JP2002169302A

JP2002169302A - 半導体装置の製造方法

Info

Publication number: JP2002169302A
Application number: JP2000367940A
Authority: JP
Inventors: Hiroyuki Kawashima; 寛之川島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-12-04
Filing date: 2000-12-04
Publication date: 2002-06-14

Abstract

(57)【要約】【課題】肩落ちやエッチング残り等のパターン欠陥の
ない金属含有パターンを形成する。【解決手段】基板１上に形成された金属を含有する配
線材料膜（被加工膜）１０をパターニングする半導体装
置の製造方法であり、先ず、配線材料膜１０上にシリコ
ン系材料からなる反射防止膜１１を介してレジストパタ
ーン１３を形成する。次いで、第１チャンバ内におい
て、配線材料膜１０上に反射防止膜１１を薄く残すよう
にレジストパターン１３をマスクに用いて反射防止膜１
１をエッチングする第１エッチング工程を行う。この第
１エッチング工程では、エッチングガスとしてフッ素系
のガスを用いる。その後、第２チャンバ内において、レ
ジストパターン１３をマスクに用いて反射防止膜１１の
残りと配線材料膜１０とをエッチング除去し、配線材料
膜１０からなる配線１５を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にはレジストパターンをマスクにしたエッ
チングによって金属を含有する被加工膜をパターニング
する工程を行う半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置の製造方法において配線など
の金属パターンを形成する場合、例えば、先ず図３
（１）に示すように、半導体基板１上に酸化シリコン膜
３を介してチタン系材料からなる密着層５を形成し、さ
らにアルミニウム系材料からなる配線層７を形成する。
そして、この配線層７上に、反射防止機能を有するチタ
ン系材料層９、さらにはシリコン系材料からなる反射防
止膜１１を形成し、この上部にリソグラフィー技術によ
ってレジストパターン１３を形成する。

【０００３】次いで、図３（２）に示すように、レジス
トパターン（１３）をマスクに用いて、反射防止膜１１
〜密着層５までをエッチングし、これによって半導体基
板１上に酸化シリコン膜３を介してアルミニウム系材料
を主体とした配線（金属パターン）１５を形成する。こ
の際、第１のエッチング方法として、Ｃｌ（塩素）系ガ
スの供給によってプラズマを生成したチャンバ内で、反
射防止膜１１〜密着層５までを連続してエッチングする
方法がある。

【０００４】また第２のエッチング方法として、２種類
のガスを用いた段階的なエッチングを行う方法がある。
この方法では先ず、図４（１）に示すように、ＣＦ（炭
化フッ素）系ガスの供給によってプラズマを生成した第
１チャンバ内において、シリコン系材料からなる反射防
止膜１１をエッチングしてチタン系材料層９を露出させ
る。その後、Ｃｌ系ガスの供給によってプラズマを生成
した第２チャンバ内において、チタン系材料層９〜密着
層５までをエッチングする。

【０００５】

【発明が解決しようとする課題】ところが、上述した各
エッチング方法には、それぞれ次のような課題があっ
た。

【０００６】すなわち、Ｃｌ系ガスを用いて連続したエ
ッチングを行う第１のエッチング方法では、レジストパ
ターン１３に対して反射防止膜１１〜密着層５のエッチ
ング選択比を十分に大きくとることができない。このた
め、図３（２）に示したように、チタン系材料層９やア
ルミニウム系金属膜７の肩部分が削れる肩落ちが生じ易
い。この肩落ちを防止するためには、レジストパターン
１３の膜厚を厚くすることが考えられるが、このように
した場合には、リソグラフィーにおける解像度が劣化
し、微細なレジストパターン１３を形成することができ
なくなる。

【０００７】また、ＣＦ系ガスとＣｌ系ガスとを用いた
２段階のエッチングを行う第２のエッチング方法では、
図４に示したＣＦ系ガスプラズマによる第１段階のエッ
チングにおいて、レジストパターンに対してシリコン系
材料からなる反射防止膜１１のエッチング選択比を大き
くとれる。このため、レジストパターン１３の膜厚を維
持することができ、上述した肩落ちの発生を防止するこ
とが可能になる。

【０００８】しかしながら、ＣＦ系ガスプラズマによっ
て反射防止膜１１をエッチングした後、チタン系材料層
９を露出させた状態でチャンバを移動するため、チタン
系材料層９の表面が大気に晒され露出表面が酸化され、
部分的に変質層ａが形成される。また、ＣＦ系ガスプラ
ズマによるエッチングがシリコン系の反射防止膜１１の
下地層であるチタン系材料層９に達すると、金属フッ化
物（この場合チタンのフッ化物）が生成されてエッチン
グ表面に異物ｂとして再付着する。これらの変質層ａや
異物ｂは、チタン系材料層９〜密着層５までをエッチン
グする際にマスクとなり、エッチング残り等のパターン
欠陥を生じさせる。このようパターン欠陥は、配線の微
細化が進んだ場合、配線１５の間隔が狭い部分において
短絡を引き起こす要因になる。

【０００９】そこで本発明は、肩落ちやエッチング残り
等のパターン欠陥のない金属含有パターンを形成するこ
とが可能な半導体装置の製造方法を提供することを目的
とする。

【００１０】

【課題を解決するための手段】このような目的を達成す
るための本発明の半導体装置の製造方法は、基板上に形
成された金属を含有する被加工膜をパターニングする半
導体装置の製造方法であって、先ず、被加工膜上にシリ
コン系材料および有機系材料のうちの少なくとも一方か
らなる反射防止膜を介してレジストパターンを形成す
る。その後、第１チャンバ内において第１エッチング工
程を行う。ここでは、レジストパターンをマスクに用い
て反射防止膜をエッチングするが、この際、被加工膜上
に反射防止膜を薄く残すようにする。次に、第２チャン
バ内において、レジストパターンをマスクに用いて、反
射防止膜の残りと被加工膜とをエッチング除去する第２
エッチング工程を行う。

【００１１】このような製造方法では、第１チャンバ内
において金属を含有する被加工膜が露出するまで反射防
止膜をエッチングせず、被加工膜上に薄い反射防止膜を
残すように第１エッチング工程が行われる。このため、
被加工膜を大気に晒すことなく、つまり被加工膜の酸化
を防止した状態で、第１チャンバから第２チャンバに基
板が移載され、第２チャンバ内において薄い反射防止膜
と被加工膜との第２エッチングが行われるようになる。

【００１２】また、この製造方法においては、反射防止
膜をシリコン系材料で構成した場合、第１エッチング工
程のエッチングガスとしてフッ素系のガスを用いること
とする。これによって、第１エッチング工程では、レジ
ストパターンに対して高選択比で反射防止膜がエッチン
グされ、次の第２エッチング工程での被加工膜のエッチ
ングに対して十分な膜厚のレジストパターンを残すこと
ができる。したがって、被加工膜のエッチングにおける
レジストパターンの膜厚不足を解消することができる。
また、この第１エッチング工程は、上述したように被加
工膜に達する前に終了するため、フッ素系のガスをエッ
チングガスとして用いても、被加工膜を構成する金属の
フッ化物が生成されてエッチング表面に異物として再付
着することはない。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本実施形態に係る
半導体装置の製造方法の一例である配線形成方法を示す
断面工程図であり、ここではこの図に用いて基板上に金
属配線を形成する方法を説明する。尚、図３，４を用い
て説明した従来と同様の構成要素には同一の符号を付し
てある。

【００１４】先ず、図１（１）に示すように、半導体基
板１上に酸化シリコン膜３形成する。ここでは例えば、
ＴＥＯＳ（tetraethoxy silane）ガスを用いたプラズマ
ＣＶＤ(chemical vapor deposition）法によって、酸化
シリコン膜３を形成する。この場合の形成条件及び膜厚
の一例を以下に示す。

【００１５】次に、スパッタ法によって、酸化シリコン
膜３上にＡｌ−Ｃｕ（アルミニウム−銅）層を主体とし
た配線材料膜１０を被加工膜として形成する。この配線
材料膜１０は、下層から順に、Ｔｉ（チタン）からなる
密着層５、Ａｌ−０．５％Ｃｕからなる配線層７及び、
反射防止膜として機能するＴｉ系材料層９を積層してな
る。尚ここでは、Ｔｉ系材料層９は、Ｔｉ層上にＴｉＮ
層を積層してなる２層構造であることとする。以下に、
各層の形成条件及び膜厚の一例を以下に示す。

【００１６】（Ｔｉ密着層５）スパッタリングガス及び流量：Ａｒ（アルゴン）＝１００ｓｃｃｍ、成膜雰囲気内圧力：０．４Ｐａ、ＤＣ電力：５ｋＷ、基板加熱温度：４００℃、膜厚：１０ｎｍ。

【００１７】（Ａｌ−０．５％Ｃｕ配線層７）スパッタリングガス及び流量：Ａｒ（アルゴン）＝１００ｓｃｃｍ、成膜雰囲気内圧力：０．２６Ｐａ、ＤＣ電力：１５ｋＷ、基板加熱温度：４００℃、膜厚：４００ｎｍ。

【００１８】（Ｔｉ系材料層９の下層Ｔｉ層）スパッタリングガス及び流量：Ａｒ（アルゴン）＝３０ｓｃｃｍ、成膜雰囲気内圧力：０．４Ｐａ、ＤＣ電力：５ｋＷ、基板加熱温度：４００℃、膜厚：５ｎｍ。

【００１９】（Ｔｉ系材料層９の上層ＴｉＮ層）スパッタリングガス及び流量：Ｎ₂（窒素）＝８０ｓｃｃｍ、：Ａｒ＝２０ｓｃｃｍ、成膜雰囲気内圧力：０．４Ｐａ、ＤＣ電力：５ｋＷ、基板加熱温度：４００℃、膜厚：７０ｎｍ。

【００２０】次に、このようにして形成した金属を含有
する配線材料膜１０上に、ＣＶＤ法によってシリコン系
材料からなる反射防止膜１１を形成する。ここでは、反
射防止膜１１として、酸窒化シリコン（ＳｉＯＮ）膜を
用いることとする。以下に、酸窒化シリコンからなる反
射防止膜１１の形成条件及び膜厚の一例を示す。成膜ガス及び流量：ＳｉＨ₄（シラン）＝８５ｓｃｃｍ、Ｎ₂Ｏ（一酸化二窒素）＝２８０ｓｃｃｍ、Ｈｅ（ヘリウム）＝２０００ｓｃｃｍ、成膜雰囲気内圧力：３３３Ｐａ、基板温度：４００℃、ＲＦパワー：１８０Ｗ膜厚：３０ｎｍ。

【００２１】尚、この反射防止膜１１としては、酸窒化
シリコン（ＳｉＯＮ）からなるものに限定されることは
なく、酸窒化シリコン膜、酸化シリコン膜または窒化シ
リコン膜や、これらのシリコン系材料膜を積層して用い
ても良く、さらに有機材料からなる膜を用いても良い。

【００２２】以上の後、反射防止膜１１上に、リソグラ
フィー技術によってレジストパターン１３を形成する。
このレジストパターン１３は、配線と同様の形状に形成
されることとする。一例として、最小配線ピッチ０．４
４μｍ、最小配線幅０．２２μｍ、最小配線間隔０．２
２μｍで配線を形成する場合、このレジストパターン１
３は１μｍ程度の膜厚を有して形成されることとする。

【００２３】以上の後、図１（２）に示すように、本実
施形態のポイントとなるレジストパターン１３をマスク
に用いた第１エッチング工程を行う。すなわち、この第
１エッチングでは、配線材料膜１０上に、反射防止膜１
１を薄く残した状態でエッチングを終了させる、いわゆ
るハーフエッチングを行うこととする。この際、レジス
トパターン１３に対して高い選択比が取れるエッチング
条件で、反射防止膜膜１１のエッチングを行うこととす
る。このようなエッチング条件としては、例えばエッチ
ングガスとして、ＣＨＦ₃（三フッ化メタン）、Ｃ₂Ｈ₆
（六フッ化エタン）、四フッ化メタン（ＣＦ₄）、ｃ−
Ｃ₄Ｆ₈（八フッ化シクロブタン）等に代表されるような
フッ素系ガスを用いたエッチング条件であることとす
る。

【００２４】以下に、酸窒化シリコンからなる反射防止
膜１１のエッチング条件の一例を示す。エッチングガス及び流量：ＣＨＦ₃（三フッ化メタン）＝３０ｓｃｃｍ、ＣＦ₄ （四フッ化メタン）＝６０ｓｃｃｍ、Ａｒ（アルゴン）＝８００ｓｃｃｍ、エッチング雰囲気内圧力：２００Ｐａ、ＲＦパワー：２００Ｗ。

【００２５】この第１エッチング工程における反射防止
膜１１のエッチング量、すなわち第１エッチング工程の
エッチング時間は、レジストパターン１３の膜厚によっ
ても異なるが、少なくとも、レジストパターン１３の間
隔が最も狭くエッチング速度が最も遅い部分に反射防止
膜１１が残るように設定されることとする。特に、次に
行う第２エッチング工程までのレジストパターン１３の
膜減りを最小限に抑えることを考慮した場合、レジスト
パターン１３の間隔が最も狭い部分の反射防止膜１１を
残し、できるだけ多くの部分の反射防止膜１１が除去さ
れるようにエッチング時間を設定することとする。尚、
このエッチング時間の設定は、予備実験を行うことによ
って適切な値を求めることとする。

【００２６】次に、図１（３）に示すように、レジスト
パターン１３をマスクに用いた第２エッチング工程を行
う。この第２エッチング工程は、第１エッチング工程を
行ったチャンバ（第１チャンバ）から新たなチャンバ
（第２チャンバ）内に半導体基板１を移載して行われ、
反射防止膜１１の残りと配線材料膜１０とのエッチング
を行うこととする。この際、酸化シリコン膜３上の配線
材料膜１０が確実にエッチング除去されるように、酸化
シリコン膜３が３０ｎｍ程度の深さで除去される程度に
オーバーエッチングを行う。

【００２７】以下に、第２エッチング工程のエッチング
条件の一例を示す。エッチングガス及び流量：ＢＣｌ₃（三塩化ホウ素）＝６０ｓｃｃｍ、Ｃｌ₂ （塩素）＝９０ｓｃｃｍ、エッチング雰囲気内圧力：２Ｐａ、ＲＦパワー：１２００Ｗ。

【００２８】以上のようにして、半導体基板１上に酸化
シリコン膜３を介して配線材料膜１０をパターニングし
てなる配線１５を形成する。

【００２９】以上説明した製造方法では、第１エッチン
グ工程において、配線材料層１０上に薄い反射防止膜１
１を残すように、当該反射防止膜１１のエッチングを行
っている。このため、配線材料層１０を大気に晒すこと
なく、つまり金属を含有する配線材料層１０の酸化を防
止した状態で、次の第２エッチング工程が行われる第２
チャンバに基板を移載することができる。したがって、
第２チャンバ内における第２エッチング工程では、金属
の酸化による変質層に起因したパターン欠陥を発生させ
ることなく反射防止膜１１及び配線材料層１０のエッチ
ングを行うことができる。

【００３０】また、第１エッチング工程で、シリコン系
材料からなる反射防止膜１１をフッ素系のガスをエッチ
ングガスに用いてエッチングする場合、レジストパター
ン１３に対して高選択比で反射防止膜がエッチングさ
れ、次の第２エッチング工程での被加工膜のエッチング
に対して十分な膜厚のレジストパターンを残すことがで
きる。したがって、第２エッチング工程において、レジ
ストパターン１３の膜厚不足が生じることはなく、この
膜厚不足に起因する配線材料層１０の肩落ちを防止でき
る。また、レジストパターン１３の膜厚を維持できるこ
とから、より薄い膜厚で解像度を良好に保ったレジスト
パターン１３を形成できるようになり、配線パターンの
微細化を図ることが可能になる。

【００３１】しかも、この第１エッチング工程は、上述
したように配線材料層１０に達することはないため、フ
ッ素系のガスをエッチングガスとして用いても、配線材
料層１０を構成する金属のフッ化物が生成されることは
なく、このフッ化物が異物として再付着することに起因
するパターン欠陥を発生させることもない。

【００３２】特に、第１エッチングにおいて反射防止膜
１１を残す部分を、少なくともレジストパターン１３の
間隔が最も狭い部分としたことで、短絡が最も生じやす
い部分において、エッチング残りのようなパターン欠陥
を防止しつつ、レジストパターン１３に対して高選択比
条件で反射防止膜１１をより深くエッチングし、レジス
トパターン１３の膜減りを抑えることができる。

【００３３】以上の結果、肩落ちやパターン欠陥を発生
させることなく配線１５を形成することが可能になり、
パターン欠陥による配線１５の短絡を防止した半導体装
置を得ることが可能になる。

【００３４】上記実施形態においては、第１エッチング
工程におけるエッチング時間として、次に行う第２エッ
チング工程でのレジストパターン１３の膜減りを最小限
に抑えることを考慮し、レジストパターン１３の間隔が
最も狭い部の反射防止膜１１を残し、できるだけ多くの
部分の反射防止膜１１が除去されるような時間に設定し
た。しかし、レジストパターン１３の間隔が最も狭い部
分だけではなく、ある程度の間隔でレジストパターン１
３が配置されている部分の配線１５間の短絡をも確実に
抑えることを考慮した場合、この第１エッチング工程で
は、この幅Ｗを有するレジストパターン１３間にも反射
防止膜１１が残るようにエッチング時間が設定されるこ
ととする。

【００３５】図２には、以上の実施形態の手順によって
得られた配線の電気的特性として、リーク電流（Leak C
urrent）値の正規確率プロットを示す。この配線は、配
線ピッチ０．４４μｍ、配線幅０．２２μｍ、配線間隔
０．２２μｍで形成され、第１エッチング工程のエッチ
ング時間を各時間（ＳｉＯＮ Etching 10”〜30"）に設
定して形成されたものである。尚、第１エッチング工程
と第２エッチング工程との間に、評価サンプルを４時間
程度大気放出した。

【００３６】このグラフから、エッチング時間３０秒の
サンプルでは、リーク電流値が高く、第１エッチング工
程において反射防止膜（ＳｉＯＮ）１１が全て除去さ
れ、パターン欠陥による配線の短絡が生じていることが
予測される。これに対して、エッチング時間１０秒〜２
５秒の範囲では、高い確率でリーク電流値が低く維持さ
れていることから、第１エッチング工程後に反射防止膜
（ＳｉＯＮ）１１が残され、その後の第２エッチング工
程でパターン欠陥による配線の短絡が防止されているこ
とが予測される。また、全てのエッチング時間のサンプ
ルにおいて、配線の肩落ちは見られず、第１エッチング
工程を行うことでレジストパターンの膜減りを抑える効
果が確認された。

【００３７】また以上の結果から第１エッチング工程に
おけるエッチング時間は、次のように設定される。すな
わち、プロセスマージンを考慮して、第１エッチング工
程におけるエッチング時間を１０秒〜２０秒に設定する
ことで、最も配線間隔の狭い部分（配線間隔０．２２μ
ｍ）において、パターン欠陥による短絡の発生を確実に
防止した半導体装置の製造を行うことが可能になる。ま
た、特に、第１エッチング工程におけるエッチング時間
を２０秒に設定することで、パターン欠陥による短絡の
発生を確実に防止した範囲で、シリコン系材料からなる
反射防止膜１１のエッチングをできるだけ進めることが
できる。このため、次の配線材料層１０のエッチングに
対してより膜厚の大きなレジストパターンを残し、レジ
ストパターンの膜減りを抑える効果を高くすることが可
能になる。

【００３８】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、被加工膜上に薄い反射防止膜を残
して当該反射防止膜のエッチングを終了させる第１エッ
チング工程を行うことで、被加工膜に含有される金属の
大気放出による酸化を防止した状態で、当該被加工膜を
エッチングするための第２エッチング工程に移行するこ
とが可能になる。また、被加工膜に影響を及ぼすことな
く、レジストパターンに対して高選択比条件で反射防止
膜をエッチングできるため、レジストパターンの膜減り
による被加工膜の肩落ちを防止できると共に、第１エッ
チング工程におけるエッチングガス種と金属との反応生
成物の発生を防止することができる。したがって、金属
酸化物や反応生成物の生成に起因するパターン欠陥や、
肩落ちのない金属含有パターンを形成することが可能に
なる。

【図面の簡単な説明】

【図１】実施形態の配線形成方法を説明するための断面
工程図である。

【図２】本発明の効果を説明するためのリーク電流の正
規確率プロットである。

【図３】従来の配線形成方法を説明するための断面工程
図である。

【図４】従来の配線形成方法の課題を説明するための断
面図である。

【符号の説明】

１…半導体基板、１０…配線材料膜（被加工膜）、１１
…反射防止膜、１３…レジストパターン

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H025 AB16 DA34 2H096 AA25 CA05 HA23 HA24 5F004 AA02 AA09 BB13 BC08 DA00 DA01 DA04 DA11 DA16 DB03 DB08 DB12 EA01 EA28 5F033 HH09 HH18 HH33 MM08 PP15 PP16 QQ04 QQ08 QQ09 QQ10 QQ15 QQ21 XX21 XX31 5F046 PA03 PA04

Claims

【特許請求の範囲】

【請求項１】基板上に形成された金属を含有する被加
工膜をパターニングする半導体装置の製造方法であっ
て、前記被加工膜上にシリコン系材料および有機系材料のう
ちの少なくとも一方からなる反射防止膜を介してレジス
トパターンを形成した後、第１チャンバ内において、前記被加工膜上に前記反射防
止膜を薄く残すように前記レジストパターンをマスクに
用いて当該反射防止膜をエッチングする第１エッチング
工程と、第２チャンバ内において、前記レジストパターンをマス
クに用いて前記反射防止膜の残りと前記被加工膜とをエ
ッチング除去する第２エッチング工程とを行うことを特
徴とする半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記反射防止膜は、シリコン系材料からなるものであ
り、前記第１エッチング工程では、エッチングガスとしてフ
ッ素系のガスを用いることを特徴とする半導体装置の製
造方法。
【請求項３】請求項１記載の半導体装置の製造方法に
おいて、前記第１エッチング工程においては、少なくとも前記レ
ジストパターンの間隔が最も狭い部分に前記反射防止膜
を薄く残すことを特徴とする半導体装置の製造方法。