KR100600259B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100600259B1
KR100600259B1 KR1020040115728A KR20040115728A KR100600259B1 KR 100600259 B1 KR100600259 B1 KR 100600259B1 KR 1020040115728 A KR1020040115728 A KR 1020040115728A KR 20040115728 A KR20040115728 A KR 20040115728A KR 100600259 B1 KR100600259 B1 KR 100600259B1
Authority
KR
South Korea
Prior art keywords
plasma
semiconductor device
manufacturing
metal film
photoresist
Prior art date
Application number
KR1020040115728A
Other languages
English (en)
Other versions
KR20060076040A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115728A priority Critical patent/KR100600259B1/ko
Publication of KR20060076040A publication Critical patent/KR20060076040A/ko
Application granted granted Critical
Publication of KR100600259B1 publication Critical patent/KR100600259B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7685Barrier, adhesion or liner layers the layer covering a conductive structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 자세하게는 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 폴리머를 효과적으로 제거하고 금속 배선의 부식을 방지하기 위한 반도체 소자용 금속 배선의 후처리 방법에 관한 것이다.
따라서, 본 발명의 반도체 소자의 제조 방법은 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 염소기 및 염소화합물을 H2O 플라즈마를 이용하여 제거하고 금속 배선 패터닝시 발생한 폴리머를 플라즈마가 아닌 H2O와 HF 가스를 이용하여 효과적으로 제거할 뿐만 아니라 배리어 금속막의 언더컷, 산화막의 손상 및 금속막의 부식을 방지하여 반도체 소자의 신뢰성과 수율을 향상시키는 효과가 있다.
금속 배선, 알루미늄, 폴리머(Polymer), H2O, HF, 부식

Description

반도체 소자의 제조 방법{Method for manufacturing the semiconductor device}
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조 방법을 나타낸 단면도.
도 2a 및 도 2d는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 자세하게는 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 염소기 및 염소화합물을 H2O 플라즈마를 이용하여 제거하여 금속 배선의 부식을 방지하고, 금속 배선 형성시 발생한 폴리머를 H2O와 HF 가스를 이용하여 보다 효과적으로 제거하여 반도체 소자의 신뢰성 및 수율을 증진시킬 수 있는 반도체 소자용 금속 배선의 후처 리 방법에 관한 것이다.
고집적 반도체 소자를 제조하기 위하여 요구되는 디자인 룰(degine rule)이 협소(tight)해짐에 따라, 양산시 높은 처리량(throughput)을 얻기 위하여, 웨이퍼상에서 포토리소그래피 공정 및 건식 식각 공정에 의하여 금속 패턴을 형성한다.
일반적으로, 알루미늄 금속 배선 형성 공정은 알루미늄막을 형성하는 단계, 알루미늄막 상부에 포토레지스트를 도포하고 패터닝하는 단계, 염소(Cl)기를 포함하는 플라즈마를 이용하여 포토레지스트로 덮여 있지 않은 노출된 알루미늄막을 식각하는 단계 및 포토레지스트를 제거하는 스트립(Strip) 단계를 포함하는 일련의 공정을 거쳐 수행하고 있다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자용 금속 배선의 후처리 방법을 나타낸 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 산화막(102), 배리어막(Barrier, 104), 알루미늄막(106), 반사방지막(ARC: Antireflective coating, 108)이 순차적으로 형성된 기판(100)의 상부에 포토레지스트를 코팅하고 패터닝한 후 상기 패터닝된 포토레지스트(110)를 마스크로 하여 알루미늄막(106)을 염소를 포함하는 플라즈마를 이용하여 건식 식각한다. 이때, 염소가 상기 알루미늄막(106) 및 포토레지스트(110)와 반응하여 염소가 함유된 폴리머(Polymer, 112)가 형성되어 알루미늄막(106)의 표면에 부착된다.
다음, 도 1b에 도시된 바와 같이, 상기 포토레지스트(110)를 제거하는 스트립 공정을 진행한다. 상기 포토레지스트(110) 제거시 일부 폴리머는 제거되나 여전 히 알루미늄막(106)의 표면에 남아있게 된다. 이러한 폴리머(112)가 공기 중에 노출되면 공기 중의 수분(H2O)과 염소가 반응하여 염화수소(HCl)가 형성되고 이 염화수소는 알루미늄막(106)을 부식시켜 반도체 소자의 전기적 특성을 열화시키거나 심할 경우 단선 등의 불량을 유발하는 원인이 되고 있으며, 잔존하는 폴리머(112) 또한 후속 공정에서 불량의 원인이 되어 반도체 소자의 수율을 저하시키고 있다.
이러한 부식 원인 및 폴리머를 제거하기 위한 후처리 방법으로는, 통상적으로 금속층 식각 후 금속층 패턴 위에 남아 있는 포토레지스트 마스크 및 기타 식각 부산물을 제거하기 위하여 산소 분위기 또는 산소함유가스 분위기하에서 애싱(ashing) 공정을 행한다. 따라서, 애싱 공정에 도입하기 위한 안정화 단계에서 애싱 챔버 내부가 산소 분위기로 존재하게 된다.
금속층 식각, 특히 알루미늄 배선 형성을 위한 식각 시에는 BCl3, SiCl4, Cl2 등의 염소계 가스가 사용된다. 따라서, 식각 공정 직후에 웨이퍼 표면에는 식각 부산물, 예를 들면 C, Ti, Al, Si, AlxCly, AlxCy, TixCly, TixCy 등과 같은 부산물들이 잔존한다. 이 때, 종래 방법에서와 같이 식각 공정 직후 산소 분위기에서의 애싱 공정을 바로 행하는 경우는, 애싱 챔버 내에서 웨이퍼상에 잔존하는 상기한 바와 같은 식각 부산물들이 애싱을 위한 안정화 단계에서 산소 분위기에 노출되어 산화된다. 상기 산화된 식각 부산물들은 CO, COx, AlxOy, AlxClyOz, AlxCyOz, TixOy, TixClyOz 등의 형태로 존재하게 되고, 애싱 및 스트립 공정시 제거가 불가능한 하드 폴리머를 형성하게 된다.
좀 더 개선된 반도체 소자 제조 공정에서는 공기에 노출된 염소와 수분이 반응하는 것을 억제하기 위해 식각 장비에 애싱 챔버(Ashing chamber)를 설치하여 연속적(In-situ)으로 포토레지스트 스트립 공정을 진행하고 있으며 불소를 함유한 플라즈마를 이용하여 폴리머를 제거하기 전에 H2O 플라즈마를 이용하여 염화수소를 형성한 후에 펌핑으로 배기함으로써 폴리머 또는 알루미늄 표면에 존재하는 염소기를 제거하고 있다.
그러나, 불소를 함유한 플라즈마를 이용하기 때문에 상술한 바와 같은 문제가 여전히 존재한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, H2O 플라즈마를 이용하여 폴리머 및 금속막 표면에 존재하는 염소기를 제거한 이후 플라즈마가 아닌 H2O와 HF 가스를 이용하여 폴리머를 효과적으로 제거할 뿐만 아니라 도 1c에 도시된 바와 같이 배리어 금속막의 언더컷(114)이나 산화막(102)의 손상, 금속막 부식 및 금속막의 변형을 방지하여 반도체 소자의 신뢰성과 수율을 향상시키기 위한 반도체 소자의 제조 방법를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 식각하는 단계, H2O 플라즈마를 이용하여 상기 패터닝된 금속막 표면에 존재하는 염소기를 제거하는 단계, 상기 포토레지스트를 제거하는 스트립 단계 및 상기 금속막 패터닝시 발생한 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계, O2 플라즈마를 이용하여 포토레지스트를 제거하는 스트립 단계, O3 플라즈마를 이용하여 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자용 금속 배선의 후처리 방법을 나타낸 단면도이고 표 1은 반도체 소자용 금속 배선의 후처리를 위한 애싱(Ashing) 챔버(또는 포토레지스트 스트립 챔버)의 공정 조건표이다.
압력(Torr) 전력(W) 유량(sccm) 시간(초) 온도(℃)
1 단계 0.5 500 500(H2O) 15 300
2 단계 0.5 0 1000(H2O) 5 300
3 단계 0.5 0 1000(H2O), 10(HF) 30 300
4 단계 1 1200 3500(O2) 50 0
먼저, 도 2a에 도시된 바와 같이, 산화막(202), 배리어막(204), 금속막(206) 및 반사방지막(208)이 차례로 형성된 기판(200) 상에 포토레지스트(210)를 코팅하 고 패터닝한 후 염소를 포함하는 플라즈마(예를 들어, Cl2, BCl3 플라즈마)를 이용하여 상기 금속막(206)을 건식 식각한다. 상기 금속막은 알루미늄 또는 알루미늄 합금으로 이루어진 단층막 또는 다층막이 바람직하나 그 제한이 있는 것은 아니며 본 발명은 염소를 포함하는 플라즈마를 이용하여 건식 식각하는 모든 금속에 적용 가능하다.
알루미늄의 융점은 약 660℃ 정도로 낮기 때문에 전자의 이동에 의해 알루미늄이 잘 이동되므로 전기적 이동(ElectroMigration, 이하 EM)에 취약하다. 이러한 EM을 방지하기 위해 알루미늄의 하부에 Ti, TiN, W, TiW와 같은 배리어막(204)을 형성하기도 한다. 상기 금속막(206)의 상부에는 반사방지막(208)을 형성하는데 상기 금속막(206)이 알루미늄일 경우에는 힐락 형성을 방지하고 EM 및 SM(Stress Migration)을 방지하여 배선의 신뢰성을 높이는 효과도 존재한다. 상기 배리어막(204)과 반사방지막(208)은 일례를 들어 나타낸 것으로 반드시 존재해야 하는 것은 아니다.
상기 금속막(206)의 식각시 염소가 알루미늄 및 포토레지스트와 반응하여 염소가 함유된 폴리머(212)가 형성되어 상기 금속막(206)의 표면에 부착되며 염소기 또는 염소화합물 또한 상기 금속막(206)의 표면에 부착될 수 있다.
다음, 도 2b에 도시된 바와 같이, H2O 플라즈마를 이용하여 상기 폴리머(212)와 금속막 표면에 존재하는 염소기를 염화수소(216)로 변형하여 제거한다(표 1의 1 단계). 이와 같이, 염소기를 제거함으로써 상기 금속막(206)이 공기 중에 노 출되었을 때 염화수소를 형성하여 상기 금속막(206)이 부식되는 현상을 방지할 수 있을 뿐만 아니라 금속막(206) 표면에 얇은 산화막을 형성하여 금속막을 보호하는 효과도 있다.
상기 H2O 플라즈마 형성을 위한 애싱 챔버의 조건은 0.3 내지 0.8Torr의 압력, 450 내지 650W의 전력(Power), 300 내지 700sccm의 유량, 10 내지 25초의 시간 및 300℃ 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 1 단계에 나타낸 공정 조건을 사용한다.
다음, H2O 플라즈마를 형성하여 웨이퍼 전면에 분사한다(표 1의 2단계). 상기 공정은 후속 HF를 사용함에 따른 알루미늄 금속막 손실(Al attack)을 방지하기 위함이다.
상기 H2O 가스를 흘려주는 공정의 조건은 0.3 내지 0.8Torr의 압력, 0W의 전력, 900sccm 내지 1200scm의 H2O 유량, 3초 내지 7초의 시간 및 300℃ 이하의 온도로 설정 표 1의 2단계에서 나타난 공정 조건을 사용한다.
다음, 도 2c에 나타낸 바와 같이, 전력을 끈 상태에서 H2O와 HF 가스를 흘려주어 상기 폴리머(212)를 제거한다(표 1의 3 단계).
상기 H2O와 HF 가스를 흘려주어 폴리머를 제거하는 공정의 조건은 0.3 내지 0.8 Torr의 압력, 0W의 전력, 900 내지 1200sccm의 H2O 유량, 대략 10sccm의 HF 유량, 30초 이하의 시간 및 300℃ 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 3 단계에 나타낸 공정 조건을 사용한다. 상기 H2O와 HF의 유량의 비율은 80:1 이상, 보다 바람직하게는 100:1 이상으로 설정하도록 한다.
다음, 도 2d에 도시된 바와 같이, 상기 포토레지스트(210)를 O2 플라즈마를 이용하여 제거하는 스트립 공정을 진행한다(표 1의 4 단계). 상기 포토레지스트(210) 제거시 일부의 폴리머는 제거되나 여전히 상기 금속막(206)의 표면에 잔류하게 된다.
상기 O2 플라즈마 형성을 위한 애싱 챔버의 조건은 1Torr 내지 1.2 Torr의 압력, 1000W 내지 1500W의 전력, 3000sccm 내지 4500sccm의 O2 유량, 30 내지 60초의 시간 및 상온 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 4 단계에 나타낸 공정 조건을 사용한다.
이와 같이 플라즈마가 아닌 H2O와 HF 가스를 이용하여 폴리머를 효과적으로 제거할 수 있을 뿐만 아니라 배리어막의 언더컷 및 산화막의 손상(Attack)을 방지할 수 있고 불소와 금속막의 반응에 의한 소자 특성의 열화를 방지할 수 있다.
또한, H2O와 HF 가스를 이용한 애싱 공정 이전 O2 플라즈마를 이용하여 포토레지스트를 제거하는 공정을 포함할 수 있다.
상술한 본 발명 실시예는 표 1에 나태낸 바와 같이 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 패터닝하는 단계, H2O 플라즈마를 이용하여 금속막 상의 염소기를 제거하는 단계, O2 플라즈마를 이용하여 포토레지스트를 제거하는 스트 립 단계, H2O 가스를 흘려주는 단계 및 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계로 이루어지는 일련의 공정을 나타낸 것이나 표 1의 2 단계를 4 단계 이후에 실시하는 방법도 가능하다.
압력(Torr) 전력(W) 유량(sccm) 시간(초) 온도(℃)
1 단계 1 1700 2000(O2) 15 250
2 단계 1 1700 2000(O2) 30 250
3 단계 1 1700 2000(O2) 30 250
4 단계 2 0 2000(O3) 20 250
5 단계 2 2000 2000(O3) 30 250
6 단계 0.5 2500 2000(O3) 30 250
표 2는 상기 건식 에칭 후 O3 플라즈마를 이용하여 후속 공정을 행하는 챔버조건을 나타내고 있다.
상기 조건에서 표 2의 1 단계 내지 3 단계의 압력은 동일하게 사용한다. 상기 표 2의 1단계는 2단계보다 낮은 O2 유량을 사용함으로써 애싱률을 보다 낮게한다. 마지막으로 상기 표 2의 3단계는 상기와 같은 이유로 O2 유량을 낮춘다.
단계 시간 설정은 상기 표 2의 1단계의 10초 내지 20초를 적용하고, 상기 표 2의 2단계는 EPD 그래프가 떨어지는 시점으로 사용한다. 상기 표 2의 3단계는 상기 2단계와 동일하게 설정해야 한다.
상기 표 2의 4 내지 5단계는 고 압력의 O3 플라즈마를 사용하되, 반드시 표 2의 4단계는 전력을 차단하고 진행해야 한다. 마지막 표 2의 6단계는 낮은 압력으로 진행해야 한다.
건식 에칭 후 O3 플라즈마로 애싱 처리를 하므로써, 상기 건식 식각 후 발생하는 폴리머를 효과적으로 제거할 수 있다.
상기 공정에서 중요한 것은 O2 플라즈마를 먼저 사용하고, O3 플라즈마를 최종적으로 사용해야 한다. 만일 역 공정이 진행되면, 역 효과가 발생하여 다량의 결함이 발생할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 제조 방법은 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 염소기 및 염소화합물을 H2O 플라즈마를 이용하여 제거하고 금속 배선 패터닝시 발생한 폴리머를 플라즈마가 아닌 H2O와 HF 가스를 이용하여 효과적으로 제거할 뿐만 아니라 배리어 금속막의 언더컷, 산화막의 손상 및 금속막의 부식을 방지하여 반도체 소자의 신뢰성과 수율을 향상시키는 효과가 있다.

Claims (6)

  1. 반도체 소자의 제조 방법에 있어서,
    (가) 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 식각하는 단계;
    (나) H2O 플라즈마를 이용하여 상기 패터닝된 금속막 표면에 존재하는 염소기를 제거하는 단계;
    (다) 금속막 손실을 방지하기 위해 H2O 가스를 흘려주는 단계;
    (라) 상기 금속막 패터닝시 발생한 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계;
    (마) O2 플라즈마를 이용하여 포토레지스트를 제거하는 단계;
    (바) O3 플라즈마를 이용하여 포토레지스트를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (나) 단계의 H2O 플라즈마 형성을 위한 에싱 챔버의 조건은 0.3Torr 내지 0.8Torr의 압력, 450W 내지 650W의 전력(Power), 300sccm 내지 700sccm의 유량, 10초 내지 25초의 시간 및 300℃ 이하의 온도의 조건임을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 (라) 단계 이전에 O2 플라즈마를 이용하여 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 (라) 단계의 시간은 3초 내지 7초임을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 (라) 단계의 H2O와 HF의 유량은 80:1 내지 100:1 이상임을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 (마) 단계의 시간은 30초 이하임을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040115728A 2004-12-29 2004-12-29 반도체 소자의 제조 방법 KR100600259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115728A KR100600259B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115728A KR100600259B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060076040A KR20060076040A (ko) 2006-07-04
KR100600259B1 true KR100600259B1 (ko) 2006-07-13

Family

ID=37168513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115728A KR100600259B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100600259B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815945B1 (ko) * 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 부식 방지 방법
CN112201749A (zh) * 2020-09-27 2021-01-08 昕原半导体(上海)有限公司 阻变存储器的制备方法

Also Published As

Publication number Publication date
KR20060076040A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP2007019367A (ja) 半導体装置の製造方法
JPH05267157A (ja) 配線形成法
KR20030052162A (ko) 반도체 소자의 금속 배선 후처리 방법
JPH09298199A (ja) 半導体装置及びその製造方法
US7365017B2 (en) Method for finishing metal line for semiconductor device
KR100600259B1 (ko) 반도체 소자의 제조 방법
KR100262506B1 (ko) 반도체 소자의 제조 방법
JP2006228986A (ja) 半導体装置の製造方法
JP3082396B2 (ja) 半導体装置の製造方法
KR100363178B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
JP2002169302A (ja) 半導体装置の製造方法
KR100604075B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN115799172B (zh) 金属互连线及其制造方法
KR100463175B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100572488B1 (ko) 반도체 소자의 비아홀 형성 방법
KR20100058355A (ko) 반도체 소자용 금속배선의 후처리방법
KR100732860B1 (ko) 반도체 기판 상의 산화막 식각 후 애싱 방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
KR100559947B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR950007571B1 (ko) 반도체소자의 금속배선 형성방법
KR100217904B1 (ko) 레지스트 제거 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee