KR100815945B1 - 반도체 소자의 금속배선 부식 방지 방법 - Google Patents
반도체 소자의 금속배선 부식 방지 방법 Download PDFInfo
- Publication number
- KR100815945B1 KR100815945B1 KR1020060137300A KR20060137300A KR100815945B1 KR 100815945 B1 KR100815945 B1 KR 100815945B1 KR 1020060137300 A KR1020060137300 A KR 1020060137300A KR 20060137300 A KR20060137300 A KR 20060137300A KR 100815945 B1 KR100815945 B1 KR 100815945B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- insulating film
- metal wiring
- residue
- resputtering
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 230000007797 corrosion Effects 0.000 title claims abstract description 24
- 238000005260 corrosion Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 9
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims abstract 7
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 150000001768 cations Chemical class 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 3
- 238000005536 corrosion prevention Methods 0.000 claims 3
- 238000001552 radio frequency sputter deposition Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 13
- 238000004140 cleaning Methods 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract 4
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 부식 방지 방법에 관한 것으로, 층간 절연막 위에 알루미늄-구리 합금의 금속배선을 증착하고 패터닝한 후, 패터닝 단계에서 발생한 잔류물과 금속배선 위로 산화막 또는 질화막의 임시 절연막을 증착한다. 이어서, 플라즈마 방식의 건식 식각을 실시하여 임시 절연막과 잔류물을 동시에 제거한다. 건식 식각은 물리적기상증착 리스퍼터링 방식 또는 고주파 스퍼터링 방식을 이용할 수 있다. 본 발명은 금속배선의 패터닝 후에 임시 절연막을 증착하고 플라즈마 방식의 건식 식각을 실시하여 금속배선 부식의 원인이 되는 습식 세정 없이 잔류물을 제거함으로써 알루미늄-구리 합금 배선의 갈바닉 부식을 방지할 수 있다.
알루미늄-구리 합금 배선, 갈바닉 부식, 잔류물, 임시 절연막, 플라즈마 건식 식각
Description
도 1은 종래기술에 따른 반도체 소자의 금속배선 공정에서 알루미늄과 구리 간의 갈바닉 부식 과정을 나타내는 도면.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 부식 방지 방법을 나타내는 단면도.
<도면에 사용된 참조 번호의 설명>
21: 층간 절연막 22: 알루미늄-구리 합금 금속배선
23: 잔류물(residue) 24: 임시 절연막
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 좀더 구체적으로는 금속배선의 패터닝 후 절연막을 증착하고 건식 식각을 실시하여 금속배선 부식의 원인이 되는 습식 세정 없이 잔류물을 제거함으로써 반도체 소자의 금속배선 부식을 방지하는 방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선 소재로는 오랫동안 알루미늄(Al)이 사용 되어 왔다. 또한, 최근에는 전기이동(electro-migration; EM) 현상의 방지 등을 위해 알루미늄-구리(Al-Cu) 합금을 사용하고 있다. 그러나 알루미늄과 구리의 합금은 공정 진행 중에 두 금속 간의 갈바닉 부식(Galvanic corrosion)으로 인해 금속배선의 저항 손실이 초래되고, 결국 반도체 소자의 품질이 저하되는 현상이 발생한다.
갈바닉 부식이란 서로 다른 두 이종 금속이 접합되어 있을 경우, 전기적으로 연결될 때 두 금속의 전극전위(electrode potential) 차에 의하여 두 금속 사이에 전자 이동이 발생하여 부 전위(negative potential)를 갖는 금속이 부식되는 현상을 일컫는다.
갈바닉 부식은 다음과 같은 양상으로 나타난다. 도 1은 종래기술에 따른 반도체 소자의 금속배선 공정에서 알루미늄과 구리 간의 갈바닉 부식 과정을 나타내는 도면이다.
일반적으로 금속배선의 패턴을 형성한 후에는 폴리머(polymer)와 같은 잔류물(residue)을 제거하기 위해 습식 세정(wet clean) 공정을 실시한다. 그런데, 도 1에 도시된 바와 같이 알루미늄-구리 합금의 금속배선(11)에서 구리 성분(12)이 외부로 노출되면 습식 세정 중에 셀(cell)을 형성하여 알루미늄 부식(13)이 발생한다. 도 1의 (a)는 습식 세정 전의 상태를, (b)는 습식 세정 후의 상태를 각각 나타낸다.
이러한 현상을 방지하기 위하여 종래에는 다음과 같은 방법들을 사용하고 있다.
첫째, 스퍼터링(sputtering) 방식에 의한 증착의 경우, 알루미늄 타겟 재료 의 구리 합금량을 감소시킨다. 둘째, 열처리를 통하여 구리석출물(precipitate)의 크기를 감소시킨다. 셋째, 습식 세정의 공정조건을 변경한다. 예컨대, 세정시간을 감소시킨다.
그러나, 이러한 방법들은 다른 문제들을 야기하는데, 첫째 방법은 알루미늄 입자의 전기이동(EM) 현상을 초래할 수 있고, 둘째 방법은 반도체 소자의 게이트 특성을 떨어뜨릴 수 있으며, 셋째 방법은 원하는 세정 효과를 제대로 얻지 못할 수 있다.
따라서 본 발명의 목적은 반도체 소자의 알루미늄-구리 합금 배선의 갈바닉 부식 현상을 방지하기 위한 것이다.
본 발명의 다른 목적은 반도체 소자의 금속배선 부식의 원인이 되는 습식 세정 공정을 실시하지 않고 잔류물을 제거하기 위한 것이다.
본 발명의 또 다른 목적은 알루미늄 입자의 전기이동 방지 효과 및 반도체 소자의 전기적 특성 등을 저해하지 않고 금속배선의 부식 방지 방법을 제공하기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 다음과 같은 구성의 부식 방지 방법을 제공한다.
본 발명에 따른 반도체 소자의 금속배선 부식 방지 방법은, 층간 절연막 위에 알루미늄-구리 합금의 금속배선을 증착하는 단계와, 상기 금속배선을 패터닝하 는 단계와, 상기 패터닝 단계에서 발생한 잔류물과 상기 금속배선 위로 임시 절연막을 증착하는 단계와, 플라즈마 방식의 건식 식각을 실시하여 상기 임시 절연막과 상기 잔류물을 동시에 제거하는 단계를 포함하여 구성된다.
이러한 방법에 있어서, 상기 임시 절연막은 산화막과 질화막 중의 하나이고, 그 두께는 수백Å인 것이 바람직하다.
상기 건식 식각은 물리적기상증착 리스퍼터링(PVD resputtering) 방식을 이용하거나 또는 RF 소스(source)에 의해 만들어진 아르곤(Ar) 양이온을 사용하는 고주파 스퍼터링(RF sputtering) 방식을 이용할 수 있다.
상기 물리적기상증착 리스퍼터링 방식은 롱 스로우 타입(long throw type)과 유도결합 플라즈마(inductive coupled plasma; ICP) 방식의 코일이 장착된 스퍼터 설비를 이용하거나 또는 할로우 캐소드(hollow cathod) 방식의 타겟(target)을 사용하는 스퍼터 설비를 이용할 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 그러나 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 가급적 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 핵심을 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 부식 방지 방법을 나타내는 단면도이다.
도 2a를 참조하면, 층간 절연막(21) 위에 알루미늄-구리 합금의 금속배선(22)을 증착한다. 금속배선(22)의 증착은 예컨대 스퍼터링과 같은 통상적인 증착 공정을 따른다. 금속배선(22)의 증착 후, 감광막 도포, 노광, 현상, 식각 등의 통상적 공정을 실시하여 금속배선(22)을 패터닝한다.
그러나 패터닝된 금속배선(22)에는 도 2b에 도시된 바와 같이 잔류물(23)이 남게 된다. 잔류물(23)은 예를 들어 감광막 폴리머(polymer)와 같은 이물질이다.
잔류물(23)을 제거하기 위해 도 2c에 도시된 바와 같이 패터닝된 금속배선(22)과 잔류물(23) 위로 절연막(24)을 증착한다. 이 절연막(24)은 잔류물(23)을 제거하기 위해 임시로 사용하는 것으로, 본 명세서에서는 이를 '임시 절연막'이라 칭한다. 임시 절연막(24)은 산화막 또는 질화막이며, 그 두께는 수백Å이 적당하다.
임시 절연막(24)을 증착한 후, 도 2d에 도시된 바와 같이 건식 식각을 실시한다. 이때의 건식 식각은 플라즈마 방식으로, 다음과 같이 두 가지 방식이 가능하다.
첫째 방식은 물리적기상증착 리스퍼터링(PVD resputtering) 방식이다. 이 방식은 플라스마가 생성된 챔버 내에서 이온화율(ionization fraction)을 높여 임시 절연막(24)과 잔류물(23)을 동시 제거하는 방식이다. 이 방식에는 예를 들어 롱 스로우 타입(long throw type)과 유도결합 플라즈마(inductive coupled plasma; ICP) 방식의 코일이 장착된 스퍼터 설비 또는 할로우 캐소드(hollow cathod) 방식의 타겟(target)을 사용하는 스퍼터 설비를 이용할 수 있다.
둘째 방식은 고주파 스퍼터링(RF sputtering) 방식이다. 이 방식은 RF 소스(source)에 의해 만들어진 아르곤(Ar) 양이온을 사용하여 임시 절연막(24)과 잔류물(23)을 동시 제거하는 방식이다.
이와 같이 종래의 습식 세정을 실시하지 않고 임시 절연막(24)과 건식 식각을 이용함으로써 다른 부작용 없이 잔류물(23)을 쉽게 제거할 수 있다. 도 2e는 잔류물이 제거된 금속배선 패턴(22)을 보여주고 있다. 이후, 상부 층간 절연막 증착 등의 통상적 공정이 이어진다.
지금까지 실시예를 통하여 본 발명에 따른 반도체 소자의 금속배선 부식 방지 방법에 대하여 설명하였다. 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상 설명한 바와 같이, 본 발명은 금속배선의 패터닝 후에 임시 절연막을 증착하고 플라즈마 방식의 건식 식각을 실시하여 금속배선 부식의 원인이 되는 습식 세정 없이 잔류물을 제거함으로써 알루미늄-구리 합금 배선의 갈바닉 부식을 방지할 수 있다.
또한, 본 발명은 금속배선 부식 방지를 위해 반도체 소자의 특성을 저해하는 등의 다른 문제를 야기하지 않는다. 또한, 본 발명은 잔류물 제거에 따른 반도체 소자의 전기적 특성 확보, 그에 따른 수율 향상 등의 효과가 있다.
Claims (7)
- 층간 절연막 위에 알루미늄-구리 합금의 금속배선을 증착하는 단계;상기 금속배선을 패터닝하는 단계;상기 패터닝 단계에서 발생한 잔류물과 상기 금속배선 위로 임시 절연막을 증착하는 단계; 및플라즈마 방식의 건식 식각을 실시하여 상기 임시 절연막과 상기 잔류물을 동시에 제거하는 단계;를 포함하는 반도체 소자의 금속배선 부식 방지 방법.
- 제1항에 있어서,상기 임시 절연막은 산화막과 질화막 중의 하나인 것을 특징으로 하는 반도체 소자의 금속배선 부식 방지 방법.
- 제1항에 있어서,상기 임시 절연막의 두께는 수백Å인 것을 특징으로 하는 반도체 소자의 금속배선 부식 방지 방법.
- 제1항에 있어서,상기 건식 식각은 물리적기상증착 리스퍼터링(PVD resputtering) 방식을 이 용하는 것을 특징으로 하는 반도체 소자의 금속배선 부식 방지 방법.
- 제4항에 있어서,상기 물리적기상증착 리스퍼터링 방식은 롱 스로우 타입(long throw type)과 유도결합 플라즈마(inductive coupled plasma; ICP) 방식의 코일이 장착된 스퍼터 설비를 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 부식 방지 방법.
- 제4항에 있어서,상기 물리적기상증착 리스퍼터링 방식은 할로우 캐소드(hollow cathod) 방식의 타겟(target)을 사용하는 스퍼터 설비를 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 부식 방지 방법.
- 제1항에 있어서,상기 건식 식각은 RF 소스(source)에 의해 만들어진 아르곤(Ar) 양이온을 사용하는 고주파 스퍼터링(RF sputtering) 방식을 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 부식 방지 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137300A KR100815945B1 (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 금속배선 부식 방지 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137300A KR100815945B1 (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 금속배선 부식 방지 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100815945B1 true KR100815945B1 (ko) | 2008-03-21 |
Family
ID=39411399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060137300A KR100815945B1 (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 금속배선 부식 방지 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100815945B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204410A (ja) | 1998-01-16 | 1999-07-30 | Sony Corp | 半導体装置の製造方法 |
| KR20020063815A (ko) * | 2001-01-30 | 2002-08-05 | 닛뽄덴끼 가부시끼가이샤 | 반도체 장치에서의 배선 패턴 형성 방법 |
| KR20030053673A (ko) * | 2001-12-22 | 2003-07-02 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
| KR20060076040A (ko) * | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
2006
- 2006-12-29 KR KR1020060137300A patent/KR100815945B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204410A (ja) | 1998-01-16 | 1999-07-30 | Sony Corp | 半導体装置の製造方法 |
| KR20020063815A (ko) * | 2001-01-30 | 2002-08-05 | 닛뽄덴끼 가부시끼가이샤 | 반도체 장치에서의 배선 패턴 형성 방법 |
| KR20030053673A (ko) * | 2001-12-22 | 2003-07-02 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
| KR20060076040A (ko) * | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8723322B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
| US5792672A (en) | Photoresist strip method | |
| TWI270174B (en) | Method of reducing process steps in metal line protective structure formation | |
| US6429118B1 (en) | Elimination of electrochemical deposition copper line damage for damascene processing | |
| US6784105B1 (en) | Simultaneous native oxide removal and metal neutral deposition method | |
| US6087726A (en) | Metal interconnect stack for integrated circuit structure | |
| US20030045115A1 (en) | Method of cleaning an inter-level dielectric interconnect | |
| KR100815945B1 (ko) | 반도체 소자의 금속배선 부식 방지 방법 | |
| US6337790B1 (en) | Thin-film capacitor | |
| WO2011044833A1 (en) | Semiconductor device structure and method for manufacturing the same | |
| US20060276021A1 (en) | Method for forming metal line of semiconductor device | |
| US6245668B1 (en) | Sputtered tungsten diffusion barrier for improved interconnect robustness | |
| JP2005228818A (ja) | 半導体装置の製造方法 | |
| KR100800892B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2004047649A (ja) | 半導体装置の製造方法 | |
| KR100386624B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100600043B1 (ko) | 금속배선의 형성 방법 | |
| KR100431086B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP5659059B2 (ja) | シリコン基板のエッチング方法 | |
| KR100655272B1 (ko) | 반도체장치 제조방법 | |
| KR100364805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| Hawley et al. | Solutions to catastrophic yield problems in MCM-D interconnection production | |
| KR100503287B1 (ko) | 금속 라인 형성 방법 | |
| KR100652306B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |