KR100364805B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100364805B1
KR100364805B1 KR1020000084068A KR20000084068A KR100364805B1 KR 100364805 B1 KR100364805 B1 KR 100364805B1 KR 1020000084068 A KR1020000084068 A KR 1020000084068A KR 20000084068 A KR20000084068 A KR 20000084068A KR 100364805 B1 KR100364805 B1 KR 100364805B1
Authority
KR
South Korea
Prior art keywords
film
forming
titanium
tungsten plug
metal wiring
Prior art date
Application number
KR1020000084068A
Other languages
English (en)
Other versions
KR20020054844A (ko
Inventor
박창헌
조윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000084068A priority Critical patent/KR100364805B1/ko
Publication of KR20020054844A publication Critical patent/KR20020054844A/ko
Application granted granted Critical
Publication of KR100364805B1 publication Critical patent/KR100364805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소자의 신뢰성을 개선하도록 한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀의 내부에 텅스텐 플러그를 형성하는 단계와, 상기 텅스텐 플러그상에 티타늄막 및 질화 티타늄막과 알루미늄막을 차례로 형성하는 단계와, 상기 알루미늄막, 질화 티타늄막, 티타늄막을 선택적으로 제거하여 금속배선을 형성하는 단계와, 상기 티타늄막에 질소 또는 산소 플라즈마 처리를 실시하여 상기 티타늄막의 측면에 보호막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법{method for forming metal line of semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 공정 중 금속배선의 부식을 방지하여 소자의 신뢰성을 향상시키는데 적당한 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체 소자의 금속배선은, 금속배선을 위한 소정의 콘택홀 및 비아홀에 배선재료를 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄 합금을 배선재료로 하여 PVD 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 층간 절연막(12)을 형성하고, 포토 및 식각공정을 통해 상기 반도체 기판(11)의 표면이 소정부분 노출되도록 상기 층간 절연막(12)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 반도체 기판(11)의 전면에 텅스텐(W)막을 증착한 후 전면에 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 콘택홀의 내부에 텅스텐 플러그(13)를 형성한다.
도 1b에 도시한 바와 같이, 상기 텅스텐 플러그(13)를 포함한 반도체 기판(11)의 전면에 티타늄(Ti)막(14)과 티타늄 질화(TiN)막(15)을 차례로 형성한다.
이어, 상기 티타늄 질화막(15)상에 알루미늄(Al)막(16)을 증착하고, 상기 알루미늄막(16)상에 ARC막(17)을 형성한다.
도 1c에 도시한 바와 같이, 포토 및 식각공정을 통해 상기 ARC막(17), 알루미늄막(16), 질화 티타늄막(15), 티타늄막(14)을 선택적으로 제거하여 금속 배선(18)을 형성한다.
이어, 상기 공정중에 발생하는 이물질을 제거하기 위하여 반도체 기판(11)의 전면에 클리닝 공정을 실시한 후, 이후 공정을 진행한다.
도 2a는 종래의 금속 배선 형성시 미스얼라인에 의해 텅스텐 플러그가 노출된 상태를 나타낸 단면도이고, 도 2b는 종래의 금속 배선 형성시 금속의 오버랩 부족으로 인한 텅스텐 플러그가 노출된 상태를 나타낸 단면도이다.
도 2a에서와 같이, 금속배선을 형성하기 위한 포토 공정의 미스-얼라인(misalign)에 의하여 텅스텐 플러그가 노출되거나, 도 2b에서와 같이, 텅스텐 플러그(13)와 금속배선용 금속(metal)들의 오버랩 마진(overlap margin)이 없어 텅스텐 플러그(13)가 노출된다.
상기와 같은 텅스텐 플러그(13)의 노출은 클리닝(cleaning) 공정시 텅스텐플러그(13)와 티타늄(Ti)막(14)의 인터페이스(interface)에서 티타늄 질화(TiN)막(15)의 크랙(crack)이 발생한다.
이는 클리닝 공정시 단순한 화학 용액의 반응에 의한 것이 아니라 텅스텐 플러그(13)가 캐소드(cathode)되고, 티타늄막(14)이 애노드(anode)가 되어 발생하는 부식(Galvanic corrosion)에 의한 것이다.
한편, 티타늄 질화막(15)의 크랙은 비아(Via) 저항의 증가를 가져오고, EM(Electro Migration) 등의 신뢰성을 떨어뜨리는 결점(defect)이 있다.
그러나 상기와 같은 종래의 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 텅스텐 플러그의 노출을 방지하기 위하여 금속배선용 금속막의 오버랩 마진을 증가시킬 경우에는 소자 설계 레이아웃(layout)상 마진 확보가 어렵고 셀 면적의 증가를 가져와 양산 측면에서 경제적이지 못하다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 콘택 플러그 형성 및 금속배선 형성 그리고 클리닝 공정시 콘택 플러그의 노출을 방지하여 소자의 신뢰성을 개선하도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 2a는 종래의 금속 배선 형성시 미스얼라인에 의해 텅스텐 플러그가 노출된 상태를 나타낸 단면도
도 2b는 종래의 금속 배선 형성시 금속의 오버랩 부족으로 인한 텅스텐 플러그가 노출된 상태를 나타낸 단면도
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간 절연막
23 : 텅스텐 플러그 24 : 티타늄막
25 : 티타늄 질화막 26 : 알루미늄막
27 : ARC막 28 : 금속배선
29 : 보호막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속배선형성방법은 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀의 내부에 텅스텐 플러그를 형성하는 단계와, 상기 텅스텐 플러그상에 티타늄막 및 질화 티타늄막과 알루미늄막을 차례로 형성하는 단계와, 상기 알루미늄막, 질화 티타늄막, 티타늄막을 선택적으로 제거하여 금속배선을 형성하는 단계와, 상기 티타늄막에 질소 또는 산소 플라즈마 처리를 실시하여 상기 티타늄막의 측면에 보호막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 형성방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(21)상에 층간 절연막(22)을 형성하고, 포토 및 식각공정을 통해 상기 반도체 기판(21)의 표면이 소정부분 노출되도록 상기 층간 절연막(22)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 반도체 기판(21)의 전면에 텅스텐(W)막을 증착한 후 전면에 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 콘택홀의 내부에 텅스텐 플러그(23)를 형성한다.
도 3b에 도시한 바와 같이, 상기 텅스텐 플러그(23)를 포함한 반도체 기판(21)의 전면에 티타늄(Ti)막(24)과 티타늄 질화(TiN)막(25)을 차례로 형성한다.
이어, 상기 티타늄 질화막(25)상에 알루미늄(Al)막(26)을 증착하고, 상기 알루미늄막(16)상에 ARC막(27)을 형성한다.
도 3c에 도시한 바와 같이, 포토 및 식각공정을 통해 상기 ARC막(27), 알루미늄막(26), 질화 티타늄막(25), 티타늄막(24)을 선택적으로 제거하여 금속 배선(28)을 형성한다.
도 3d에 도시한 바와 같이, 상기 티타늄막(24)을 질소 또는 산소 플라즈마 처리를 실시하여 상기 티타늄막(24)의 측면에 보호막(29)을 형성한다.
즉, 상기 보호막(29)을 형성하기 위해 N2, N2O, NF3, NH3, NH4F 등의 가스들을 사용하여 50m Torr 이상의 압력과, 300Watt이하의 바이어스 파워, 500Watt 이상의 소스 파워의 프로세스 상태에서 질소 플라즈마 처리하여 TiN막을 형성하고, 이를 통해 상기 티타늄막(24)의 측면에 보호막(29)을 형성한다.
한편, O2, H2O, N2O 등의 가스들을 사용하여 플라즈마 처리하여 TiOx 또는 TiON막을 형성할 수 있고, CO, CO2, SOx 등의 가스들을 사용하여 플라즈마 처리하여 TiOx막을 형성할 수 있다.
이어, 상기 공정중에 발생하는 이물질을 제거하기 위하여 반도체 기판(11)의 전면에 클리닝 공정을 실시한 후, 이후 공정을 진행한다.
한편, 본 발명의 다른 실시예로 상기 텅스텐 플러그(23)상에 TiW, TiAlN, TiSiN, TaN막 등을 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 금속배선 형성방법은 다음과 같은 효과가 있다.
첫째, 금속배선을 형성한 후에 클리닝 공정 전에 질소 플라즈마 처리를 통하여 티타늄막의 측면에 TiN막 또는 TiON막과 같은 보호막을 형성하여 텅스텐 플러그의 노출을 보호함으로서 티타늄막과 텅스텐 플러그간에 부식을 방지하여 티타늄 질화막의 크랙을 방지하여 비아 저항의 증가를 방지할 수 있다.
둘째, 설계상의 오버레이 마진 확보가 용이하여 셀 사이즈의 감소를 통해 생산성의 증가 및 제품의 신뢰성을 확보할 수 있다.

Claims (5)

  1. 반도체 기판상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀의 내부에 텅스텐 플러그를 형성하는 단계;
    상기 텅스텐 플러그상에 티타늄막 및 질화 티타늄막과 알루미늄막을 차례로 형성하는 단계;
    상기 알루미늄막, 질화 티타늄막, 티타늄막을 선택적으로 제거하여 금속배선을 형성하는 단계;
    상기 티타늄막에 질소 또는 산소 플라즈마 처리를 실시하여 상기 티타늄막의 측면에 보호막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 보호막은 N2, N2O, NF3, NH3, NH4F 등의 가스들을 사용하여 50m Torr 이상의 압력과, 300Watt이하의 바이어스 파워, 500Watt 이상의 소스 파워의 프로세스 상태에서 질소 플라즈마 처리하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 보호막은 O2, H2O, N2O 등의 가스들을 사용한 산소플라즈마 처리로 TiOx 또는 TiON막을 형성하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 보호막은 CO, CO2, SOx 등의 가스들을 사용한 플라즈마 처리로 TiOx막을 형성하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 텅스텐 플러그와 티타늄막 사이에 TiW, TiAlN, TiSiN, TaN막 중 적어도 어느 하나를 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020000084068A 2000-12-28 2000-12-28 반도체 소자의 금속배선 형성방법 KR100364805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084068A KR100364805B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084068A KR100364805B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020054844A KR20020054844A (ko) 2002-07-08
KR100364805B1 true KR100364805B1 (ko) 2002-12-16

Family

ID=27687575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084068A KR100364805B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100364805B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024870B1 (ko) * 2003-11-04 2011-03-31 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof

Also Published As

Publication number Publication date
KR20020054844A (ko) 2002-07-08

Similar Documents

Publication Publication Date Title
US7037836B2 (en) Method of manufacturing a semiconductor device without oxidized copper layer
US6177347B1 (en) In-situ cleaning process for Cu metallization
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
JP2005142369A (ja) 半導体装置の製造方法
US5985751A (en) Process for fabricating interconnection of semiconductor device
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
KR100716630B1 (ko) 오목부를 가지는 반도체장치의 제조방법
US8377821B2 (en) Method for forming contact hole structure
KR100364805B1 (ko) 반도체 소자의 금속배선 형성방법
US6635582B2 (en) Method of manufacturing semiconductor device
JP2001110894A (ja) 半導体装置の電気的連結配線製造方法
KR20040072446A (ko) 반도체 기판의 가장자리 상의 금속막을 선택적으로제거하는 방법
JP2000068269A (ja) 半導体装置および半導体装置の製造方法
KR20100011799A (ko) 반도체 소자의 제조방법
JP2005197711A (ja) 半導体装置の製造方法
JP2004119532A (ja) 半導体装置およびその製造方法
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
US20040099949A1 (en) Semiconductor device and fabrication method thereof
KR100600043B1 (ko) 금속배선의 형성 방법
US6271120B1 (en) Method of enhanced silicide layer for advanced metal diffusion barrier layer application
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2005197710A (ja) 半導体装置製造方法
KR20000043911A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040050118A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee