KR20040050118A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20040050118A
KR20040050118A KR1020020077703A KR20020077703A KR20040050118A KR 20040050118 A KR20040050118 A KR 20040050118A KR 1020020077703 A KR1020020077703 A KR 1020020077703A KR 20020077703 A KR20020077703 A KR 20020077703A KR 20040050118 A KR20040050118 A KR 20040050118A
Authority
KR
South Korea
Prior art keywords
layer
forming
damascene pattern
copper
copper layer
Prior art date
Application number
KR1020020077703A
Other languages
English (en)
Inventor
이민형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020077703A priority Critical patent/KR20040050118A/ko
Publication of KR20040050118A publication Critical patent/KR20040050118A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 구리층을 연마한 후 구리의 외부 확산을 방지하기 위해 형성하는 유전율이 큰 캐핑층을 구리층의 상부에만 형성함으로써 전체 소자의 유효 유전율 값을 크게 낮출 수 있어 소자에서의 RC 딜레이 값을 최소화 할 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 구리층을 연마한 후 구리의 외부 확산을 방지하기 위해 유전율이 큰 캐핑층을 구리층의 상부에만 형성함으로써 전체 소자의 유효 유전율 값을 크게 낮출 수 있어 소자에서의 RC 딜레이 값을 최소화 할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적인 구리를 이용한 금속 배선 형성 방법을 도 1을 이용하여 설명하면 다음과 같다.
소정의 구조가 형성된 반도체 기판(11) 상부에 저유전 물질을 이용하여 층간 절연막(12)을 형성한 후 층간 절연막(12)을 패터닝하여 다마신 패턴을 형성한다. 다마신 패턴은 싱글 또는 듀얼 다마신 패턴으로 형성할 수 있다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(13) 및 시드층(14)을 형성한 후 다마신 패턴이 매립되도록 구리층(15)을 형성한다. 화학적기계적 연마(CMP) 공정으로 구리층(15), 시드층(14) 및 확산 방지막(13)을 연마하여 구리 배선을 형성한다. 그리고, 플라즈마 처리를 실시한 후 구리 이온의 외부 확산을 방지하기 위해 전체 구조 상부에 SiN 또는 SiC를 이용한 캐핑층(capping layer)(16)을 형성한다.
그런데, 구리를 이용한 배선 공정은 RC 딜레이(delay)를 낮추기 위해 알루미늄 대신에 저항이 낮은 구리를 사용할 뿐만 아니라 유전율을 낮추기 위해 저유전 물질을 층간 절연막으로 사용한다. 그런데, 이러한 유전율이 6 이상인 SiN과 유전율이 4 이상인 SiC를 이용한 캐핑층이 배선층의 사이마다 형성되기 때문에 전체적인 유효(effective) 유전율을 증가시켜 저유전율의 적용에 큰 실효를 거둘 수 없다. 또한, 캐핑층을 형성하기 이전에 플라즈마 처리를 실시하여 CuO막을 제거하는데, 이때 캐핑층 하부에 형성된 층간 절연막이 플라즈마에 의해 막질이 변형될 수 있다. 그리고, 400℃ 정도의 온도에서 캐핑층을 형성함에 따라 구리층 표면에 힐록(hillock)이 발생하여 이후 절연막 증착 과정에서 구리 힐록에 의한 토폴로지 변화가 크게 나타난다.
본 발명의 목적은 SiN 또는 SiC를 이용하여 캐핑층을 형성할 때 발생되는 상기와 같은 문제점들을 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 트렌치의 구리층 상부에만 캐핑층을 형성함으로써 상기한 문제점을 해결할 수 있어 소자의 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1은 일반적인 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판12 및 22 : 층간 절연막
13 및 23 : 확산 방지막14 및 24 : 시드층
15 및 25 : 구리층16 및 26 : 캐핑층
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계와, 전기화학적 연마 방법을 이용하여 상기 구리층 및 시드층을 연마하되, 상기 다마신 패턴에서 상기 구리층이 소정의 깊이로 홈이 형성되도록 하는 단계와, 전체 구조 상부에 캐핑층을 형성한 후 상기 층간 절연막 상부에 잔류하는 상기 캐핑층 및 확산 방지막을 연마 공정을 이용하여 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 저유전 물질을 이용하여 층간 절연막(22)을 형성한 후 층간 절연막(22)을 패터닝하여 싱글 또는 듀얼 다마신 패턴을 형성한다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(23) 및 시드층(24)을 형성한 후 다마신 패턴이 매립되도록 구리층(25)을 형성한다.
도 2(b)를 참조하면, 전기화학적 연마 방법을 이용하여 구리층(25) 및 시드층(24)을 연마하되, 다마신 패턴에서 구리층(25)이 500Å 정도 깊이로 연마되어 홈이 형성되도록 한다. 이때, 구리층(25)의 전기화학적 연마 공정에서는 고체 전해질을 이용함으로써 소자의 신뢰성에 영향을 미칠 수 있는 웨이퍼 표면의 잔존 이물을 최소화할 수 있다.
도 2(c)를 참조하면, 전체 구조 상부에 구리의 외부 확산을 방지하기 위한 캐핑층(26)을 형성한 후 층간 절연막(22) 상부에 잔류하는 캐핑층(26) 및 확산 방지막(23)을 연마 공정을 이용하여 제거한다. 따라서, 캐핑층(26)이 구리층(25) 상부에만 형성되기 때문에 층간 절연막(22) 상부에는 유전율이 큰 캐핑층(26)이 형성되지 않기 때문에 상대적으로 전체 유효 유전율 값을 낮출 수 있다.
상술한 바와 같이 본 발명에 의하면 구리의 외부 확산을 방지하기 위한 유전율이 큰 캐핑층을 구리층의 상부에만 형성함으로써 전체 소자의 유효 유전율 값을 크게 낮출 수 있어 소자에서의 RC 딜레이 값을 최소화 할 수 있다. 또한, 캐핑층을 형성한 후 연마 공정을 추가로 실시함으로써 플라즈마에 의한 층간 절연막의 막질 변형을 방지할 수 있으며, 구리층의 힐록을 방지할 수 있어 표면을 평탄화시켜 이후 포토리소그라피 공정시 패턴의 왜곡을 방지할 수 있다.

Claims (3)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계;
    상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계;
    전기화학적 연마 방법을 이용하여 상기 구리층 및 시드층을 연마하되, 상기 다마신 패턴에서 상기 구리층이 소정의 깊이로 홈이 형성되도록 하는 단계; 및
    전체 구조 상부에 캐핑층을 형성한 후 상기 층간 절연막 상부에 잔류하는 상기 캐핑층 및 확산 방지막을 연마 공정을 이용하여 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 전기화학적 연마 공정은 고체 전해질을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 홈은 상기 다마신 패턴의 상부에서 500Å 정도의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020020077703A 2002-12-09 2002-12-09 반도체 소자의 금속 배선 형성 방법 KR20040050118A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020077703A KR20040050118A (ko) 2002-12-09 2002-12-09 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020077703A KR20040050118A (ko) 2002-12-09 2002-12-09 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20040050118A true KR20040050118A (ko) 2004-06-16

Family

ID=37344352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020077703A KR20040050118A (ko) 2002-12-09 2002-12-09 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20040050118A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602120B1 (ko) * 2004-09-17 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US9171755B2 (en) 2013-10-29 2015-10-27 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including capped metal patterns with air gaps in-between for parasitic capacitance reduction
US9771702B2 (en) 2013-06-04 2017-09-26 Byungsook HAN Manhole with height/inclination-adjustable manhole cover

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602120B1 (ko) * 2004-09-17 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US9771702B2 (en) 2013-06-04 2017-09-26 Byungsook HAN Manhole with height/inclination-adjustable manhole cover
US9171755B2 (en) 2013-10-29 2015-10-27 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including capped metal patterns with air gaps in-between for parasitic capacitance reduction

Similar Documents

Publication Publication Date Title
KR100482180B1 (ko) 반도체 소자 제조방법
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
US20060214298A1 (en) Dummy via for reducing proximity effect and method of using the same
KR19980063976A (ko) 알루미늄 접촉부 형성 방법
KR100590203B1 (ko) 반도체 장치의 금속 패턴 형성 방법
KR20040052353A (ko) 반도체 소자 제조방법
KR20040050118A (ko) 반도체 소자의 금속 배선 형성 방법
US6465343B1 (en) Method for forming backend interconnect with copper etching and ultra low-k dielectric materials
KR20060005502A (ko) 반도체 소자의 배선 형성방법
US7662711B2 (en) Method of forming dual damascene pattern
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100812298B1 (ko) 엠아이엠 캐패시터 형성방법
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
KR100223284B1 (ko) 반도체 소자의 금속배선 형성방법
US20100164113A1 (en) Method for forming copper wiring in semiconductor device
KR100859477B1 (ko) 반도체 소자 형성 방법
KR100815944B1 (ko) 반도체 소자에 사용되는 구리 배선층을 형성하는 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100358569B1 (ko) 반도체소자의 금속배선 형성방법
KR100850087B1 (ko) 구리배선의 전도도 향상을 위한 식각 방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR20040056030A (ko) 반도체 소자의 구리배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination