KR20040056030A - 반도체 소자의 구리배선 형성 방법 - Google Patents

반도체 소자의 구리배선 형성 방법 Download PDF

Info

Publication number
KR20040056030A
KR20040056030A KR1020020082551A KR20020082551A KR20040056030A KR 20040056030 A KR20040056030 A KR 20040056030A KR 1020020082551 A KR1020020082551 A KR 1020020082551A KR 20020082551 A KR20020082551 A KR 20020082551A KR 20040056030 A KR20040056030 A KR 20040056030A
Authority
KR
South Korea
Prior art keywords
copper
layer
forming
seed layer
plasma treatment
Prior art date
Application number
KR1020020082551A
Other languages
English (en)
Inventor
고창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020082551A priority Critical patent/KR20040056030A/ko
Publication of KR20040056030A publication Critical patent/KR20040056030A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 전기도금법으로 구리를 형성하기 이전에 CVD 챔버에서 질소 또는 수소 가스를 이용한 플라즈마 처리를 실시함으로써 시드층에 포함된 산소 및 탄소등의 불순물을 제거하여 전기도금법에 의해 형성된 구리층에 결함이 발생되지 않도록 하는 반도체 소자의 구리 배선 형성 방법이 제시된다.

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 전기도금법으로 구리를 형성하기 이전에 CVD 챔버에서 질소 또는 수소 가스를 이용한 플라즈마 처리를 실시함으로써 시드층에 포함된 산소 및 탄소등의 불순물을 제거하여 전기도금법에 의해 형성된 구리층에 결함이 발생되지 않도록 하는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
반도체 소자의 동작 속도를 향상시키기 위해 사용되는 구리는 식각의 어려움 때문에 다마신(damascene) 공정을 이용하여 형성한다. 다마신 공정은 식각 정지막과 층간 절연막을 다층으로 적층하고 이들을 식각하여 비아홀과 트렌치를 확정한 후 확산 방지막 및 시드층을 비아홀 및 트렌치를 포함한 전체 구조 상부에 형성하고 전기도금법으로 구리를 매립한 후 CMP 공정에 의해 구리를 연마함으로써 플러그와 금속 배선을 한번에 형성할 수 있는 공정이다.
이러한 구리는 일반적으로 시드층이 형성된 웨이퍼를 도금액에 접촉시켜 전기도금하여 구리를 형성하는 전기도금법에 의해 형성한다. 이때, 시드층에 산소, 탄소등이 포함되는데, 이들이 포함되어 있으면 전기도금 공정을 실시할 때 구리층에 소용돌이(swirl), 피트(pit)등의 결함이 발생된다. 이러한 결함을 제거하기 위해 구리 도금 장비에서 도금전에 DI 린스를 이용한 공정을 실시할 수 있지만, 큰 개선 효과가 없고, DI 린스에 의해 전기도금 후에 구리층에 워터마크(water mark)등이 생긴다.
본 발명의 목적은 전기도금법으로 구리층을 형성하기 이전에 시드층에 포함된 산소, 탄소등을 제거하여 구리층의 결함을 방지할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 구리 전기도금을 실시하기 이전에 CVD 챔버에서 플라즈마 처리를 실시하여 시드층에 포함된 산소, 탄소등을 제거하여 구리층의 결함을 방지할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
도 1(a) 및 도 1(b)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 제 1 식각 정지막
13 : 제 1 층간 절연막 14 : 제 2 식각 정지막
15 : 제 2 층간 절연막 16 : 확산 방지막
17 : 시드층 18 : 구리층
19 : 캐핑층
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 패터닝하여 다마신 패턴을 형성한 후 전체 구조 상부에 확산 방지막 및 시드층을 형성하는 단계와, 질소 또는 수소 플라즈마 처리를 실시하여 상기 시드층에 포함된 불순물을 제거하는 단계와, 상기 다마신 패턴이 매립되도록 구리층을 형성한 후 상기 구리층을 연마하여 구리 배선을 형성하는 단계와, 전체 구조 상부에 캐핑층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 1(a) 및 도 1(b)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 제 1 식각 정지막(12), 제 1 층간 절연막(13), 제 2 식각 정지막(14) 및 제 2 층간 절연막(15)을 순차적으로 형성한다. 여기서, 제 1 및 제 2 식각 정지막(12 및 14)은 비아홀 및 트렌치를 형성하기 위한 식각 공정에서 과도 식각에 의한 마이크로트렌치 등이 형성되는 것을 방지하기 위해 제 1 및 제 2 층간 절연막(13 및 15)과 비교하여 식각 선택비가 우수한 막으로 형성한다. 그리고, 제 1 및 제 2 층간 절연막(13 및 15)은 저유전 절연막을 이용하여 형성한다. 다마신 공정으로 제 2 층간 절연막(15) 및 제 2 식각 정지막(14)을 식각하여 트렌치를 형성한 후 제 1 층간 절연막(13) 및 제 1 식각 정지막(12)을 식각하여 하부 배선을 노출시키는 비아홀을 형성함으로써 듀얼 다마신 패턴을 형성한다. 전체 구조 상부에 확산 방지막(16) 및 시드층(17)을 형성한다. 시드층(17)에 포함된 산소, 탄소등의 불순물을 제거하기 위해 CVD 챔버에서 질소 또는 수소 가스를 이용한 플라즈마 처리를 실시한다. 이때, 플라즈마 처리는 챔버의 압력을 10∼20mTorr로 유지하고, 100∼150W 정도의 에너지를 인가하여 실시한다.
도 1(b)를 참조하면, 시드층(17)에 포함된 산소, 탄소등의 불순물을 제거한후 시간 지연없이 비아홀 및 트렌치가 매립되도록 전체 구조 상부에 구리층(18)을 형성한다. 이때, 구리층(18)에는 소용돌이(swirl) 및 피트(pit), 워터마크(water mark)등의 결함이 발생되지 않는다. CMP 공정을 실시하여 구리층(18), 시드층(17) 및 확산 방지막(16)을 연마하여 구리 배선을 형성한다. 그리고, 구리 배선의 외부 확산을 방지하기 위해 캐핑층(19)을 형성한다.
상술한 바와 같이 본 발명에 의하면 전기도금법으로 구리를 형성하기 이전에 CVD 챔버에서 질소 또는 수소 가스를 이용한 플라즈마 처리를 실시함으로써 시드층에 포함된 산소 및 탄소등의 불순물을 제거하여 전기도금법에 의해 형성된 구리층에 결함이 발생되지 않도록 할 수 있어 수율을 향상시킬 수 있다.

Claims (4)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 패터닝하여 다마신 패턴을 형성한 후 전체 구조 상부에 확산 방지막 및 시드층을 형성하는 단계;
    플라즈마 처리를 실시하여 상기 시드층에 포함된 불순물을 제거하는 단계;
    상기 다마신 패턴이 매립되도록 구리층을 형성한 후 상기 구리층을 연마하여 구리 배선을 형성하는 단계; 및
    전체 구조 상부에 캐핑층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서,상기 플라즈마 처리는 CVD 챔버에서 질소 또는 수소 가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 플라즈마 처리는 상기 챔버의 압력을 10 내지 20mTorr로 유지하고, 100 내지 150W의 에너지를 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 구리층은 상기 플라즈마 공정을 실시한 후 시간지연없는 전기도금법에 의해 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1020020082551A 2002-12-23 2002-12-23 반도체 소자의 구리배선 형성 방법 KR20040056030A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020082551A KR20040056030A (ko) 2002-12-23 2002-12-23 반도체 소자의 구리배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020082551A KR20040056030A (ko) 2002-12-23 2002-12-23 반도체 소자의 구리배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20040056030A true KR20040056030A (ko) 2004-06-30

Family

ID=37348456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020082551A KR20040056030A (ko) 2002-12-23 2002-12-23 반도체 소자의 구리배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20040056030A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732304B2 (en) 2007-06-25 2010-06-08 Dongbu Hitek Co., Ltd. Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732304B2 (en) 2007-06-25 2010-06-08 Dongbu Hitek Co., Ltd. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
KR20160112928A (ko) 반도체 장치의 제조 방법
JP2005072384A (ja) 電子デバイスの製造方法
JP2004179588A (ja) 半導体装置の製造方法
JP2004193627A (ja) 半導体集積回路装置の製造方法
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR20040056030A (ko) 반도체 소자의 구리배선 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20020074094A (ko) 에어 갭을 갖는 금속 박막의 제조 방법
JP2004363447A (ja) 半導体装置およびその製造方法
KR100788380B1 (ko) 반도체 소자 형성 방법
KR20040050118A (ko) 반도체 소자의 금속 배선 형성 방법
KR100545221B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR20040056031A (ko) 반도체 소자의 구리배선 형성 방법
KR100799068B1 (ko) 반도체 소자 제조 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100729032B1 (ko) 반도체 장치 형성 방법
KR20010025972A (ko) 반도체 장치의 배선 형성방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100577309B1 (ko) 반도체 소자의 형성방법
KR20040007864A (ko) 반도체 소자의 구리 배선 형성 방법
KR100664788B1 (ko) 반도체 소자의 금속막 평탄화 방법
KR20060077656A (ko) 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법
KR20050009573A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination