KR20060005502A - 반도체 소자의 배선 형성방법 - Google Patents
반도체 소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR20060005502A KR20060005502A KR1020040054325A KR20040054325A KR20060005502A KR 20060005502 A KR20060005502 A KR 20060005502A KR 1020040054325 A KR1020040054325 A KR 1020040054325A KR 20040054325 A KR20040054325 A KR 20040054325A KR 20060005502 A KR20060005502 A KR 20060005502A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- film
- forming
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000010949 copper Substances 0.000 abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052802 copper Inorganic materials 0.000 abstract description 12
- 230000009977 dual effect Effects 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 목적은 듀얼 다마신 공정에 의한 구리 배선 형성 시, 콘택홀과 배선홀을 포함하는 다마신 패턴의 CD를 균일하게 확보하여 배선 신뢰성을 향상시키는 것이다.
본 발명의 목적은 반도체 기판 상에 기판을 일부 노출시키는 콘택홀을 구비한 제 1 층간절연막을 형성하는 단계; 콘택홀을 매립하도록 제 1 층간절연막 상에 포토레지스트막을 형성하는 단계; 제 1 층간절연막이 노출되도록 포토레지스트막을 제거함과 동시에 콘택홀 내부에 잔류하는 포토레지스트막 표면에 리세스를 형성하는 단계; 포토레지스트막이 노출되도록 제 1 층간절연막을 제거하여 리세스를 완전히 제거하는 단계; 제 1 층간절연막 상에 포토레지스트막과 그 주변의 제 1 층간절연막을 일부 노출시키는 배선홀을 구비한 제 2 층간절연막을 형성하는 단계; 및 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다.
다마신 공정, 구리, 배선, 포토레지스트막, 리세스, CD
Description
도 1a 내지 도 1e는 종래 반도체 소자의 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
도 2a 및 도 2b는 종래 배선 형성 시 패턴밀도가 높은 영역과 낮은 영역에서 콘택홀에 잔류하는 포토레지스트막에 발생된 리세스를 나타낸 도면.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
※ 도면의 주요부분에 대한 부호의 설명
30 : 반도체 기판 31 : 하부 층간절연막
32 : 하부배선
33, 37 : 제 1 및 제 2 식각정지막
34, 38 : 제 1 및 제 2 층간절연막
35 : 포토레지스트막 36 : 리세스
39 : 배선홀 40 : 다마신 패턴
41 : 상부배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로, 배선 기술은 집적회로(Integrated Circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
이러한 배선 재료로 주로 알루미늄(Al)을 사용하였지만, 반도체 소자의 고집적화 및 고속화 추세에 따른 선폭 감소로 인해 배선 및 콘택 저항이 증가하고 일렉트로마이크레이션(ElectroMigration; EM) 등의 문제가 야기되면서, 구리(Cu) 배선에 대한 연구가 활발히 진행되고 있다.
구리는 알루미늄에 비해 약 62%의 낮은 저항을 가질 뿐만 아니라 EM에 대한 저항성이 커서 고집적 및 고속 소자에서 우수한 배선 신뢰성을 얻을 수 있다.
반면, 알루미늄과는 달리 건식식각이 불가능하기 때문에, 층간절연막에 콘택홀 및 배선홀을 포함하는 다마신 패턴을 형성하는 듀얼 다마신(dual damascene) 공정에 의해 배선을 형성하여야 한다.
이러한 종래 배선 형성방법을 도 1a 내지 도 1e를 참조하여 설명한다.
도 1a에 도시된 바와 같이, 상부에 하부 층간절연막(11)에 의해 서로 절연된 하부배선(12)이 형성되어 있는 반도체 기판(10) 상에, 제 1 식각정지막(13)과 제 1 층간절연막(14)을 순차적으로 증착한다.
제 1 식각정지막(13)은 제 1 층간절연막(14)에 대하여 식각선택비가 우수한 막으로서, 바람직하게는 SiN 등의 질화막으로 이루어질 수 있고, 제 1 층간절연막 (14)은 SiH4 소오스 가스에 의한 SiO2 등의 산화막으로 이루어질 수 있다.
그 다음, 포토리소그라피 및 식각공정에 의해 제 1 층간절연막(14)과 제 1 식각정지막(13)을 순차적으로 패터닝하여, 하부배선(12)을 일부 노출시키는 콘택홀을 형성한다. 그 후, 콘택홀을 매립하도록 제 1 층간절연막(14) 상에 포토레지스트막(15)을 형성한다.
도 1b에 도시된 바와 같이, 제 1 층간절연막(14)이 노출되도록 제 1 층간절연막(14) 상의 포토레지스트막(15)을 에치백(etch-back)한다. 이때, 콘택홀 내부에 잔류하는 포토레지스트막(15)이 일부 제거되어 그 표면에 리세스(recess; 16)가 형성된다.
도 1c에 도시된 바와 같이, 리세스(16)를 매립하도록 제 1 층간절연막(14) 상에 제 2 식각정지막(17)을 증착하고, 제 2 식각정지막(17) 상에 제 2 층간절연막 (18)을 증착한다.
제 2 식각정지막(17)과 제 2 층간절연막(18)은 제 1 식각정지막(13) 및 제 1 층간절연막(14)과 마찬가지로, SiN 등의 질화막과 SiH4 소오스 가스에 의한 SiO2 등의 산화막으로 각각 이루어질 수 있다.
그 다음, 포토리소그라피 및 식각공정에 의해 제 2 층간절연막(18)을 패터닝하여, 포토레지스트막과 그 주변의 제 2 식각정지막(17)을 일부 노출시키면서 콘택홀보다 크기가 큰 배선홀(19)을 형성한다.
도 1d에 도시된 바와 같이, 노출된 제 2 식각정지막(17)과 포토레지스트막 (15)을 순차적으로 제거하여, 콘택홀과 배선홀(19)을 포함하는 다마신 패턴(20)을 형성한다.
도 1e에 도시된 바와 같이, 다마신 패턴(20)을 매립하도록 제 2 층간절연막 (18) 상에 전기도금법에 의해 구리막을 증착한다.
이때, 도시되지는 않았지만, 구리막과 제 2 층간절연막(18) 사이에 구리의 확산을 억제하도록 확산방지막을 개재할 수 있다.
그 후, 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 구리막을 분리시켜 하부배선(12)과 콘택하는 상부배선(21)을 형성함과 동시에 표면을 평탄화한다.
한편, 포토레지스트막(15)의 에치백 후 발생되는 리세스(16) 깊이는 후속 배선홀(19) 형성을 위한 포토리소그라피 공정에 영향을 미쳐 배선홀(19)의 임계치수(Critical Dimension; CD)를 좌우하므로, 다마신 패턴(20)의 CD 균일성(uniformity)을 확보하기 위해서는 리세스(16) 깊이를 균일하게 형성하는 것이 주용하다.
그런데, 웨이퍼 상에서 패턴밀도가 높은 영역과 패턴밀도가 상대적으로 낮은 영역 사이에서는 에치백 등의 식각 공정시 식각속도 차이가 발생하게 된다.
이에 따라, 포토레지스트막(15)의 에치백 후, 도 2a와 같이 패턴밀도가 높은 영역에서는 리세스(16)가 깊게 형성되는 반면, 도 2b와 같이 패턴밀도가 낮은 영역에서는 리세스(16)가 얕게 형성되어, 리세스(16) 깊이차가 발생하게 된다.
그 결과, 패턴밀도가 높은 영역에서는 다마신 패턴(20)의 CD가 커지고, 패턴밀도가 낮은 영역에서는 다마신 패턴(20)의 CD가 작아지는 CD 불균일이 야기되어, 배선의 신뢰성 저하를 초래하게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 듀얼 다마신 공정에 의한 구리 배선 형성 시, 콘택홀과 배선홀을 포함하는 다마신 패턴의 CD를 균일하게 확보하여 배선 신뢰성을 향상시키는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적은 반도체 기판 상에 기판을 일부 노출시키는 콘택홀을 구비한 제 1 층간절연막을 형성하는 단계; 콘택홀을 매립하도록 제 1 층간절연막 상에 포토레지스트막을 형성하는 단계; 제 1 층간절연막이 노출되도록 포토레지스트막을 제거함과 동시에 콘택홀 내부에 잔류하는 포토레지스트막 표면에 리세스를 형성하는 단계; 포토레지스트막이 노출되도록 제 1 층간절연막을 제거하여 리세스를 완전히 제거하는 단계; 제 1 층간절연막 상에 포토레지스트막과 그 주변의 제 1 층간절연막을 일부 노출시키는 배선홀을 구비한 제 2 층간절연막을 형성하는 단계; 및 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다.
이하, 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자가 본 발명을 보다 더 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3a 내지 도 3f를 참조하여 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 3a에 도시된 바와 같이, 하부 층간절연막(31)에 의해 서로 절연된 하부배선(32)이 형성되어 있는 반도체 기판(30) 상에, 제 1 식각정지막(33)과 제 1 층간절연막(34)을 순차적으로 증착한다.
제 1 식각정지막(33)은 제 1 층간절연막(34)에 대하여 식각선택비가 우수한 막으로서, 바람직하게는 SiN 등의 질화막으로 이루어질 수 있고, 제 1 층간절연막 (34)은 SiH4 소오스 가스에 의한 SiO2 등의 산화막으로 이루어질 수 있다.
그 다음, 포토리소그라피 및 식각공정에 의해 제 1 층간절연막(34)과 제 1 식각정지막(33)을 순차적으로 패터닝하여, 하부배선(32)을 일부 노출시키는 콘택홀을 형성한다. 그 후, 콘택홀을 매립하도록 제 1 층간절연막(34) 상에 포토레지스트막(35)을 형성한다.
도 3b에 도시된 바와 같이, 제 1 층간절연막(34)이 노출되도록 제 1 층간절연막(34) 상의 포토레지스트막(35)을 에치백(etch-back)한다. 이때, 콘택홀 내부에 잔류하는 포토레지스트막(35)이 일부 제거되어 그 표면에 리세스(recess; 16)가 형성된다.
도 3c에 도시된 바와 같이, 포토레지스트막(35)이 노출되도록 포토레지스트막(35) 상의 제 1 층간절연막(34)을 에치백하여 리세스(36)를 완전히 제거함으로써 표면을 평탄화한다. 즉, 산화막과 포토레지스트막은 약 5 : 1 내지 10 : 1 정도의 식각선택비를 가지므로 에치백에 의해 제 1 층간절연막(34)만을 선택적으로 용이하게 제거할 수 있다.
이때, 에치백은 C4F8 등의 CF 계열의 가스와 CO/O2/Ar 가스의 혼합 가스를 이용한 건식식각으로 수행하는 것이 바람직하다.
또한, 식각장비로는 TEL(Tokyo Electronic Ltd)사의 산화막 식각장비를 이용하는데, 이 경우 식각장비의 헤드(head)와 기판(웨이퍼) 사이의 간격(gap)은 약 25m㎜로 조절하고, 압력은 약 30mtorr로, 전력은 약 1700W로 각각 조절하며, C4F8
, CO, O2, Ar 가스의 유량은 각각 12sccm, 300sccm, 50sccm, 8sccm 으로 조절한다.
도 3d에 도시된 바와 같이, 평탄화된 기판 전면 상에 제 2 식각정지막(37)과 제 2 층간절연막(38)을 순차적으로 증착한다.
제 2 식각정지막(37)과 제 2 층간절연막(38)은 제 1 식각정지막(33) 및 제 1 층간절연막(34)과 마찬가지로, SiN 등의 질화막과 SiH4 소오스 가스에 의한 SiO2 등의 산화막으로 각각 이루어질 수 있다.
그 다음, 포토리소그라피 및 식각공정에 의해 제 2 층간절연막(38)과 제 2 식각정지막(37)을 순차적으로 패터닝하여, 포토레지스트막(35)과 그 주변의 제 1 층간절연막(34)을 일부 노출시키면서 콘택홀보다 크기가 큰 배선홀(39)을 형성한다.
도 3e에 도시된 바와 같이, 포토레지스트막(35)을 제거하여 콘택홀 및 배선홀(39)을 포함하는 다마신 패턴(40)을 형성한다.
도 3f에 도시된 바와 같이, 다마신 패턴(40)을 매립하도록 제 2 층간절연막 (38)에 전기도금법에 의해 구리막을 증착한다.
이때, 도시되지는 않았지만, 구리막과 제 2 층간절연막(38) 사이에 구리의 확산을 억제하도록 확산방지막을 개재할 수 있다.
그 후, CMP에 의해 구리막을 분리시켜 하부배선(32)과 콘택하는 상부배선 (41)을 형성함과 동시에 표면을 평탄화한다.
상술한 바와 같이, 본 발명에서는 포토레지스트막의 에치백 후 발생되는 리세스를 제거하여 패턴밀도가 높은 영역과 낮은 영역 간의 리세스 깊이차가 발생되지 않도록 한다.
이에 따라, 다마신 패턴의 CD 균일성을 확보할 수 있으므로, 배선의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (6)
- 반도체 기판 상에 상기 기판을 일부 노출시키는 콘택홀을 구비한 제 1 층간절연막을 형성하는 단계;상기 콘택홀을 매립하도록 상기 제 1 층간절연막 상에 포토레지스트막을 형성하는 단계;상기 제 1 층간절연막이 노출되도록 상기 포토레지스트막을 제거함과 동시에 콘택홀 내부에 잔류하는 포토레지스트막 표면에 리세스를 형성하는 단계;상기 포토레지스트막이 노출되도록 제 1 층간절연막을 제거하여 상기 리세스를 완전히 제거하는 단계;상기 제 1 층간절연막 상에 상기 포토레지스트막과 그 주변의 제 1 층간절연막을 일부 노출시키는 배선홀을 구비한 제 2 층간절연막을 형성하는 단계; 및상기 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 배선 형성방법.
- 제 1 항에 있어서,상기 반도체 기판과 제 1 층간절연막 사이 및 상기 제 1 층간절연막과 제 2 층간절연막 사이에 제 1 및 제 2 식각정지막을 더 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제 2 항에 있어서,상기 제 1 및 제 2 층간절연막은 각각 산화막으로 이루어지고, 제 1 및 제 2 식각정지막은 각각 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제 3 항에 있어서,상기 리세스를 제거하는 단계는CF 계열의 가스와 CO/O2/Ar 가스의 혼합가스를 이용한 건식식각 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제 4 항에 있어서,상기 CF 계열의 가스로 C4F8 가스를 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제 4 항 또는 제 5 항에 있어서,상기 건식식각 장비로는 TEL 사의 산화막 식각장비를 이용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040054325A KR100602086B1 (ko) | 2004-07-13 | 2004-07-13 | 반도체 소자의 배선 형성방법 |
| US11/181,275 US7307015B2 (en) | 2004-07-13 | 2005-07-13 | Method for forming an interconnection line in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040054325A KR100602086B1 (ko) | 2004-07-13 | 2004-07-13 | 반도체 소자의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060005502A true KR20060005502A (ko) | 2006-01-18 |
| KR100602086B1 KR100602086B1 (ko) | 2006-07-19 |
Family
ID=35600017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040054325A KR100602086B1 (ko) | 2004-07-13 | 2004-07-13 | 반도체 소자의 배선 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7307015B2 (ko) |
| KR (1) | KR100602086B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833201B1 (ko) | 2007-06-15 | 2008-05-28 | 삼성전자주식회사 | 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법 |
| US8056102B2 (en) | 2007-06-18 | 2011-11-08 | Alticast Corporation | Channel selection device receiving a multi-channel video and a channel selection method receiving a multi-channel video |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090117745A1 (en) * | 2007-11-02 | 2009-05-07 | Li Siyi | Methods for selectively etching a barrier layer in dual damascene applications |
| US9177917B2 (en) * | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| US8647977B2 (en) | 2011-08-17 | 2014-02-11 | Micron Technology, Inc. | Methods of forming interconnects |
| JP6945385B2 (ja) * | 2017-08-14 | 2021-10-06 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| KR102592854B1 (ko) | 2018-04-06 | 2023-10-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174123A (ja) | 1998-12-09 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| JP3314763B2 (ja) | 1999-08-27 | 2002-08-12 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US6323123B1 (en) * | 2000-09-06 | 2001-11-27 | United Microelectronics Corp. | Low-K dual damascene integration process |
| US6815331B2 (en) * | 2001-05-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
-
2004
- 2004-07-13 KR KR1020040054325A patent/KR100602086B1/ko not_active IP Right Cessation
-
2005
- 2005-07-13 US US11/181,275 patent/US7307015B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833201B1 (ko) | 2007-06-15 | 2008-05-28 | 삼성전자주식회사 | 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법 |
| US8056102B2 (en) | 2007-06-18 | 2011-11-08 | Alticast Corporation | Channel selection device receiving a multi-channel video and a channel selection method receiving a multi-channel video |
Also Published As
| Publication number | Publication date |
|---|---|
| US7307015B2 (en) | 2007-12-11 |
| US20060014382A1 (en) | 2006-01-19 |
| KR100602086B1 (ko) | 2006-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828229B2 (en) | Method of manufacturing interconnection line in semiconductor device | |
| US5990015A (en) | Dual damascence process | |
| US20080182405A1 (en) | Self-aligned air-gap in interconnect structures | |
| JP2003324102A (ja) | 半導体装置の製造方法 | |
| KR100602086B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100799077B1 (ko) | 금속 배선 및 그 형성 방법 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100906306B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100799068B1 (ko) | 반도체 소자 제조 방법 | |
| KR100638972B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100652303B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100707657B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| KR100613376B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613296B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100789612B1 (ko) | 금속 배선 형성 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100447322B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| TWI660459B (zh) | 一種雙重鑲嵌製程 | |
| KR100613353B1 (ko) | 단일 다마신 공정을 이용한 반도체 소자의 구리 배선 형성방법 | |
| KR100735479B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| JP2007005628A (ja) | 配線構造およびその製造方法 | |
| KR100671558B1 (ko) | 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |