KR100799077B1 - 금속 배선 및 그 형성 방법 - Google Patents

금속 배선 및 그 형성 방법 Download PDF

Info

Publication number
KR100799077B1
KR100799077B1 KR1020060125281A KR20060125281A KR100799077B1 KR 100799077 B1 KR100799077 B1 KR 100799077B1 KR 1020060125281 A KR1020060125281 A KR 1020060125281A KR 20060125281 A KR20060125281 A KR 20060125281A KR 100799077 B1 KR100799077 B1 KR 100799077B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
metal wiring
forming
metal
diffusion barrier
Prior art date
Application number
KR1020060125281A
Other languages
English (en)
Inventor
류상욱
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060125281A priority Critical patent/KR100799077B1/ko
Priority to US11/980,552 priority patent/US20080174019A1/en
Application granted granted Critical
Publication of KR100799077B1 publication Critical patent/KR100799077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 및 그 형성 방법에 관한 것으로서,
금속 배선이 형성된 베이스 층간 절연막 및 확산 방지막을 형성하는 단계; 상기 확산 방지막 위에 제1 층간 절연막을 형성하는 단계; 상기 제1 층간 절연막을 관통하는 트랜치 및 비아홀을 갖는 제1 층간 절연막 패턴을 형성단계; 상기 트랜치 및 콘택홀 내부에 금속 배선을 형성하는 단계; 상기 제1 층간 절연막 패턴의 상부를 식각하여 상기 금속 배선의 상부를 노출시키는 단계; 상기 제1 층간 절연막 패턴의 전면에 질화실리콘막을 증착하는 단계; 상기 질화실리콘막을 식각하여 노출된 금속 배선의 측면에 스페이서를 형성하는 단계; 및, 상기 스페이서가 형성된 금속 배선 위에 금속성 확산 방지막을 형성하는 단계를 포함한다.

Description

금속 배선 및 그 형성 방법{Metal line in semiconductor device and the Fabricating Method thereof}
도 1은 종래의 금속 배선 형성 공정에서 구리가 노출되어 산화되는 것을 개념적으로 도시한 도,
도 2 내지 도 6은 본 발명에 따른 금속 배선 형성 공정을 도시한 공정도이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
최근 들어 반도체 소자의 고속화, 고집적화가 급속히 진행되고 있고, 이로 인해 트랜지스터의 크기는 보다 작아지고 있는 추세이다. 트랜지스터의 집적도가 증가됨에 따라 반도체 소자의 배선은 보다 미세화되고 있으며, 이 결과 배선에 인가된 신호가 지연되거나 왜곡되어 반도체 소자의 고속 동작이 방해받고 있다.
이와 같은 이유로 최근 반도체 소자의 배선 재료로 널리 이용해 왔던 알루미 늄 또는 알루미늄 합금 보다 저항이 작고, 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(copper)를 이용한 구리 배선에 대한 개발이 급속히 진행되고 있다.
그러나, 구리 배선을 형성하기 위해서는 구리막을 형성한 후 구리막을 식각해야 하지만 구리는 식각이 용이하지 않고, 공정 중 표면이 산화되는 문제점을 갖고, 최근에는 이와 같은 구리 배선 형성시 문제점을 해결하기 위한 "다마신(Damascene) 공정"이 개발된 바 있다.
다마신 공정은 절연막에 트랜치 및 콘택홀을 형성하고, 트랜치 및 콘택홀이 채우도록 절연막 상에 구리막을 증착한 후 화학기계적 연마(CMP) 공정으로 구리막을 평탄화하여 트랜치 및 콘택홀 내부에 구리 배선을 형성한다.
상술된 다마신 공정은 금속배선 외에 반도체 소자의 비트 라인 또는 워드 라인 형성에 이용될 수 있다. 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 콘택홀(또는 비아홀)을 동시에 형성할 수 있을 뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
다마신 공정은 크게 비어 퍼스트법(Via first)과 트랜치 퍼스트법(Trench first)으로 구분되는데, 비어 퍼스트법은 절연막(Dielectric layer)을 식각하여 콘택홀을 먼저 형성한 후, 콘택홀 내에 노볼락 레진(Novolac resine)을 채워넣은 후 절연막 상에 다른 절연막을 추가로 형성한 후 추가 절연막에 콘택홀을 노출하는 트랜치를 형성하고, 노볼락 레진을 제거한 후 트랜치 및 콘택홀 내부에 구리 배선을 형성하는 공정을 포함한다.
이와 같은 종래의 구리 배선 형성 공정은 구리 배선의 전기적 신뢰성을 향상시키기 위해 질화실리콘(SiN) 또는 탄화실리콘(SiC)을 확산 방지막으로 사용하고 있다. 그러나, 최근 상기 질화실리콘 또는 탄화실리콘보다 유전상수가 매우 낮고, 구리 이동도가 낮으며, 저항이 낮은 텅스텐화코발트(CoWx(x는 자연수))를 확산 방지막으로 사용하기 위한 연구가 활발하다. 이때, 상기 텅스텐화코발트는 무전해도금법(Electroless plating)을 사용하여 확산 방지막으로 형성되도록 하고 있다.
특히, 텅스텐화코발트는 질화실리콘 또는 탄화실리콘보다 광 굴절율이 작아서 이미지센서의 광 전달율을 향상시킬 수 있는 장점이 있으나, 비아 퍼스트(Via-first) 공정으로 확산 방지막을 형성할 경우, 도 1에 도시된 바와 같은, 보더리스 비아(Borderless Via)(2)와 같은 부분에서는 장벽 방지막을 포함한 구리 배선(1)이 드러나게 되고, 비아홀을 형성하기 위한 에칭 공정에서 탄탈늄(Ta) 또는 질화탄탈늄(TiN) 등의 장벽 금속막이 손상될 경우, 이후의 감광막 제거 공정에서 구리가 노출되어, 산화(3)되는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 개선하기 위한 것으로서, 금속 배선의 측면에 절연막으로 된 스페이서를 형성하고 상면에는 금속성 확산 방지막을 형성함으로써, 반도체 소자 및 이미지센서의 전기적 특성을 향상시키는 금속 배선 및 그 형성 방법을 제공하는 데 있다.
본 발명에 따른 금속 배선 형성 방법은,
금속 배선이 형성된 베이스 층간 절연막 및 확산 방지막을 형성하는 단계; 상기 확산 방지막 위에 제1 층간 절연막을 형성하는 단계; 상기 제1 층간 절연막을 관통하는 트랜치 및 비아홀을 갖는 제1 층간 절연막 패턴을 형성단계; 상기 트랜치 및 콘택홀 내부에 금속 배선을 형성하는 단계; 상기 제1 층간 절연막 패턴의 상부를 식각하여 상기 금속 배선의 상부를 노출시키는 단계; 상기 제1 층간 절연막 패턴의 전면에 질화실리콘막을 증착하는 단계; 상기 질화실리콘막을 식각하여 노출된 금속 배선의 측면에 스페이서를 형성하는 단계; 및, 상기 스페이서가 형성된 금속 배선 위에 금속성 확산 방지막을 형성하는 단계를 포함한다.
또한, 본 발명에 따른 금속 배선은,
제1 트랜치 및 제1 비아홀이 형성된 제1 층간 절연막 패턴; 상기 제1 트랜치 및 제1 비아홀 내에 충진되고, 상기 제1 층간 절연막 패턴보다 높게 형성된 금속 배선; 상기 제1 층간 절연막 패턴보다 높게 형성된 금속 배선의 양 측면에 형성된 스페이서; 및, 상기 금속 배선의 상면에 형성된 금속성 확산 방지막을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 2 내지 도 6은 본 발명에 따른 금속 배선 형성 공정을 도시한 공정도이다. 먼저, 반도체 소자(미도시)가 형성된 반도체 기판(미도시) 위에 금속 배선(20)이 형성된 베이스 층간 절연막(10) 및 확산 방지막(11)을 형성한다. 이때, 상기 베이스 층간 절연막(10)은, 예를 들어, TEOS 물질로 이루어진다. 또한, 상기 확산 방지막(11)은 질화실리콘(SiN) 또는 탄화실리콘(SiC)으로 형성되고, 그 두께는 300 내지 1000Å이다.
그 다음, 도 2에 도시된 바와 같이, 상기 확산 방지막(11) 위에 제1 층간 절연막을 형성한다. 이때, 상기 제1 층간 절연막은 6000 내지 18000Å의 두께로 형성한다. 이어서, 상기 제1 층간 절연막을 사진-식각 공정으로 패터닝하여, 상기 제1 층간 절연막을 관통하는 트랜치 및 비아홀을 갖는 제1 층간 절연막 패턴(30)을 형 성한다.
그 다음, 상기 트랜치 및 비아홀 내벽에 장벽 금속막 및 씨드 구리(Seed-Cu)층을 증착한 후, 상기 제1 층간 절연막 패턴(30) 위에 상기 트랜치 및 비아홀을 덮는 금속막, 예를 들면, 구리막을 형성하고, 상기 구리막을 화학적 기계적 연마(CMP) 공정으로 연마하여 트랜치 및 콘택홀 내부에 구리 배선(40)을 형성한다.
그 다음, 도 3에 도시된 바와 같이, 상기 제1 층간 절연막 패턴(30)의 상부를 비오이(Buffered Oxide Etchant; BOE) 용액으로 습식 식각한다. 이때, 상기 제1 층간 절연막 패턴(30)의 상부가 식각되어 제거됨에 따라, 상기 구리 배선(40)의 상부가 노출된다. 또한, 이때 상기 제1 층간 절연막 패턴(30)은 50 내지 2000Å정도로 식각하는 것이 바람직하나, 반드시 이에 한정되는 것은 아니고, 식각에 의해 구리 배선의 일부가 노출되게 하면 된다. 습식 식각 용액은 여러가지가 있으나, 구리는 상기 BOE 용액에 대해 강한 식각 저항을 가지므로, 본 발명에서는 BOE 용액을 사용하는 것이 바람직하다.
그 다음, 도 4에 도시된 바와 같이, 구리 배선의 일부가 노출된 상기 제1 층간 절연막 패턴(30)의 전면에 질화실리콘막(50)을 증착한다. 이때, 상기 질화실리콘막(50)은 노출된 구리 배선의 두께만큼 증착되도록 한다. 따라서, 50 내지 2000Å정도로 증착하는 것이 바람직하다.
그 다음, 도 5에 도시된 바와 같이, CxHyFz(여기서, x,y,z는 0 또는 자연수이다.) 계열의 식각 가스와 아르곤(Ar), 헬륨(He), 산소(O2), 질소(N2) 등의 불활성 기체 원자 또는 분자를 이용하여 상기 질화실리콘막(50)을 건식 식각하여 노출된 구리 배선(40)의 측면에 스페이서(51)를 형성한다. 이어서, 불산(HF), BOE 등의 불소 함유 용액 또는 NH2OH, NH4(OH)2 등의 아민 계열이 주성분인 용액으로 식각 잔류물 및 구리 잔류물을 제거한다.
그 다음, 도 6에 도시된 바와 같이, 측면에 스페이서(51)가 형성된 구리 배선(40) 위에 텅스텐화코발트(CoW) 등의 금속성 확산 방지막을 형성한 후, 제2 층간 절연막을 6000 내지 18000Å의 두께로 형성한다. 이어서, 상기 제2 층간 절연막을 사진-식각 공정으로 패터닝하여, 상기 제2 층간 절연막을 관통하는 트랜치 및 비아홀을 갖는 제2 층간 절연막 패턴(60)을 형성한다.
그 다음, 상기 트랜치 및 비아홀 내벽에 장벽 금속막 및 씨드 구리(Seed-Cu)층을 증착한 후, 상기 제2 층간 절연막 패턴(60) 위에 상기 트랜치 및 비아홀을 덮는 구리막을 형성하고, 상기 구리막을 화학적 기계적 연마(CMP) 공정으로 연마하여 트랜치 및 콘택홀 내부에 구리 배선(70)을 형성한다.
상기와 같은 방법으로 제조된 금속 배선은, 도 6을 참조하면, 다음과 같은 구조를 가진다.
반도체 소자(미도시)가 형성된 반도체 기판(미도시) 위에 구리 배선(20)이 형성된 베이스 층간 절연막(10) 및 확산 방지막(11)이 형성된다.
상기 확산 방지막(11) 위에는 제1 트랜치 및 제1 비아홀이 형성된 제1 층간 절연막 패턴(30)이 형성되고, 상기 제1 트랜치 및 제1 비아홀 내에는 구리 배선(40)이 형성된다. 이때, 상기 구리 배선(40)은 상기 제1 층간 절연막 패턴(30)보 다 높게 형성되고, 구체적으로는 50 내지 2000Å만큼 높게 형성된다.
상기 제1 층간 절연막 패턴(30)보다 높게 형성된 부분의 구리 배선(40)의 양 측면에는 질화실리콘막으로 된 스페이서(51)가 형성되고, 상면에는 텅스텐화코발트(CoW)로 된 금속성 확산 방지막이 형성된다.
상기 스페이서가 형성된 구리 배선을 포함한 상기 제1 층간 절연막 패턴(30) 위에는 제2 트랜치 및 제2 비아홀이 형성된 제2 층간 절연막 패턴(60)이 형성되고, 상기 제2 트랜치 및 제2 비아홀 내부에는 구리 배선(70)이 형성된다.
상기와 같은 본 발명의 금속 배선 및 그 형성 방법에 의하면, 제1 층간 절연막의 제1 트랜치 및 제1 비아홀 내에 형성된 구리 배선은 노출된 상부 측면에 절연막으로 된 스페이서를 구비하므로, 그 위에 다층 구조의 또 다른 구리 배선을 형성하기 위한 제2 트랜치 및 제2 비아홀 형성시에 미스얼라인 등의 이유로 생기는 보더리스 비아(Borderless Via)의 경우에, 상기 구리 배선이 노출되더라도, 상기 스페이서에 의해 구리 배선이 보호되므로, 구리 배선이 산화되는 것을 방지할 수 있게 된다.
또한, 다층 구조의 배선을 형성시, 구리 배선과 층간 절연막 사이에 단차가 생김으로써, 구리 배선에 대한 초점 조절이 용이하게 된다.
본 명세서에서는 상기 금속 배선은 구리 배선인 경우를 예시하여 설명하지만, 이는 구리 배선에 한정될 수는 없고, 본 발명 분야의 통상의 지식을 가진 자라면 본 명세서에 내용에 의해 다른 종류의 금속 배선에도 응용할 수 있을 것이다.
이상과 같이 본 발명에 따른 금속 배선 및 그 형성 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 금속 배선 및 그 형성방법에 의하면,
금속 배선의 측면에 절연막으로 된 스페이서를 형성하고 상면에는 금속성 확산 방지막을 형성함으로써, 반도체 소자 및 이미지센서의 전기적 특성을 향상시킬 수 있다. 즉, 보더리스 비아(Borderless Via)의 경우에, 금속 배선이 노출되더라도, 상기 스페이서에 의해 금속 배선이 보호되므로, 금속 배선이 산화되는 것을 방지할 수 있고, 금속 배선과 층간 절연막 사이에 단차가 생김으로써, 금속 배선에 대한 초점 조절이 용이하게 되는 효과가 있다.

Claims (13)

  1. 하부 금속 배선이 형성된 베이스 층간 절연막 및 확산 방지막을 형성하는 단계;
    상기 확산 방지막 위에 제1 층간 절연막을 형성하는 단계;
    상기 제1 층간 절연막 및 확산방지막을 관통하는 트랜치 및 비아홀을 갖는 제1 층간 절연막 패턴을 형성하는 단계;
    상기 트랜치 및 콘택홀 내부에 금속 배선을 형성하는 단계;
    상기 제1 층간 절연막 패턴의 상부를 식각하여 상기 금속 배선의 상부를 노출시키는 단계;
    상기 제1 층간 절연막 패턴의 전면에 질화실리콘막을 증착하는 단계;
    상기 질화실리콘막을 식각하여 노출된 금속 배선의 양측면에 스페이서를 형성하는 단계; 및
    상기 스페이서가 형성된 금속 배선 위에 금속성 확산 방지막을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속 배선은 구리인 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 확산 방지막은 질화실리콘(SiN) 또는 탄화실리콘(SiC)으로 형성되고, 그 두께는 300 내지 1000Å인 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 층간 절연막은 6000 내지 18000Å의 두께로 형성하는 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제1 층간 절연막 패턴의 상부는 비오이(Buffered Oxide Etchant; BOE) 용액으로 습식 식각하는 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 제1 층간 절연막 패턴의 상부는 50 내지 2000Å의 범위에서 식각하는 금속 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 질화실리콘막을 식각하는 단계는 CxHyFz 계열의 식각 가스와 불활성 기체를 사용하는 금속 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 스페이서 형성 단계 후, 불산(HF), BOE 등의 불소 함유 용액 또는 NH2OH, NH4(OH)2 등의 아민 계열의 용액으로 식각 잔류물 및 금속 잔류물을 제거하는 단계를 더 포함하는 금속 배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 금속성 확산 방지막은 텅스텐화코발트(CoW)으로 형성되는 금속 배선 형성 방법.
  10. 하부 금속 배선이 형성된 베이스 층간절연막;
    상기 베이스 층간절연막 상에 확산방지막 및 제1층간 절연막;
    상기 확산방지막 및 제1층간 절연막을 관통하여 형성된 트랜치 및 비아홀;
    상기 트랜치 및 비아홀 내에 충진되고, 상기 제1층간 절연막보다 높게 형성된 금속 배선;
    상기 제1층간 절연막 상에 형성되며, 금속 배선의 양 측면에 질화실리콘막으로 형성된 스페이서; 및
    상기 금속 배선의 상면에 형성된 금속성 확산 방지막을 포함하는 금속 배선.
  11. 제 10 항에 있어서,
    상기 금속 배선은 구리인 금속 배선.
  12. 제 10 항에 있어서,
    상기 제1 층간 절연막보다 높게 형성된 부분의 금속 배선의 높이는 50 내지 2000Å인 금속 배선.
  13. 제 10 항에 있어서,
    상기 금속 배선의 상면에 형성된 금속성 확산 방지막은 텅스텐화코발트(CoW)인 금속 배선.
KR1020060125281A 2006-12-11 2006-12-11 금속 배선 및 그 형성 방법 KR100799077B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060125281A KR100799077B1 (ko) 2006-12-11 2006-12-11 금속 배선 및 그 형성 방법
US11/980,552 US20080174019A1 (en) 2006-12-11 2007-10-31 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125281A KR100799077B1 (ko) 2006-12-11 2006-12-11 금속 배선 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100799077B1 true KR100799077B1 (ko) 2008-01-28

Family

ID=39219645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125281A KR100799077B1 (ko) 2006-12-11 2006-12-11 금속 배선 및 그 형성 방법

Country Status (2)

Country Link
US (1) US20080174019A1 (ko)
KR (1) KR100799077B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809000A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 金属连接线的制作方法及半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
KR20130007378A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 장치
US8575022B2 (en) * 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059155A (ko) * 1997-12-30 1999-07-26 김영환 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR20000045328A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 제조방법
KR20010003671A (ko) * 1999-06-24 2001-01-15 김영환 반도체장치의 다층배선 형성방법
KR20040039591A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법
KR20050004671A (ko) * 2003-07-03 2005-01-12 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20050079541A (ko) * 2004-02-06 2005-08-10 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
KR100474857B1 (ko) * 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
US7402514B2 (en) * 2003-01-24 2008-07-22 Texas Instruments Incorporated Line-to-line reliability enhancement using a dielectric liner for a low dielectric constant interlevel and intralevel (or intermetal and intrametal) dielectric layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059155A (ko) * 1997-12-30 1999-07-26 김영환 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR20000045328A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 제조방법
KR20010003671A (ko) * 1999-06-24 2001-01-15 김영환 반도체장치의 다층배선 형성방법
KR20040039591A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법
KR20050004671A (ko) * 2003-07-03 2005-01-12 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20050079541A (ko) * 2004-02-06 2005-08-10 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809000A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 金属连接线的制作方法及半导体器件

Also Published As

Publication number Publication date
US20080174019A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US8629560B2 (en) Self aligned air-gap in interconnect structures
KR100571896B1 (ko) 반도체 장치의 제조 방법
US6372635B1 (en) Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6265307B1 (en) Fabrication method for a dual damascene structure
CN100533725C (zh) 半导体器件的金属互连形成方法
KR100799077B1 (ko) 금속 배선 및 그 형성 방법
KR100687434B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 및 이금속 배선을 갖는 반도체 소자
JP2008503073A (ja) 層構造の製造方法
KR100739975B1 (ko) 반도체 소자의 제조 방법
KR100613390B1 (ko) 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR20050114784A (ko) 반도체 소자의 구리배선 형성방법
US20060226549A1 (en) Semiconductor device and fabricating method thereof
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR100457044B1 (ko) 반도체 소자의 제조 방법
US6599823B1 (en) Method for improving package bonding between multi-level interconnection lines and low K inter-metal dielectric
US7763521B2 (en) Metal wiring and method for forming the same
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100928107B1 (ko) 반도체 소자 및 그 제조 방법
US20060180934A1 (en) Wiring structures for semiconductor devices
KR100789612B1 (ko) 금속 배선 형성 방법
KR100726091B1 (ko) 금속 배선 및 이의 제조 방법
KR100606537B1 (ko) 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법
KR100721620B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee