KR100606537B1 - 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법 - Google Patents

풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR100606537B1
KR100606537B1 KR1020040110119A KR20040110119A KR100606537B1 KR 100606537 B1 KR100606537 B1 KR 100606537B1 KR 1020040110119 A KR1020040110119 A KR 1020040110119A KR 20040110119 A KR20040110119 A KR 20040110119A KR 100606537 B1 KR100606537 B1 KR 100606537B1
Authority
KR
South Korea
Prior art keywords
forming
film
etching
width
semiconductor device
Prior art date
Application number
KR1020040110119A
Other languages
English (en)
Other versions
KR20060071510A (ko
Inventor
곽성호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040110119A priority Critical patent/KR100606537B1/ko
Publication of KR20060071510A publication Critical patent/KR20060071510A/ko
Application granted granted Critical
Publication of KR100606537B1 publication Critical patent/KR100606537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 풀백 공정을 이용하여 리세스 발생을 방지할 수 있는 싱글 다마신 구조의 비아 콘택을 이용하는 금속 배선 형성 방법에 관한 것이다.
본 발명의 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법은 도전층이 형성된 기판에 식각 방지막, 층간 절연막, 물질막을 형성하는 단계; 상기 물질막 상부에 포토레지스트막을 형성한 후 패턴을 형성하는 단계; 상기 물질막 및 층간 절연막을 제1너비로 식각하여 비아 홀을 형성하는 단계; 상기 물질막을 풀백 공정을 이용하여 제2너비로 식각하여 개구를 형성하는 단계; 상기 포토레지스트막을 제거하는 단계; 상기 식각 방지막을 제1너비로 식각하는 단계 및 상기 비아 홀 및 개구 내부에 금속 물질을 증착하여 비아 콘택을 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법은 풀백 공정을 이용하여 싱글 다마신을 형성하여 비아 콘택의 리세스를 감소시키는 효과가 있다.
풀백 공정, 싱글 다마신, 개구

Description

풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법{Method for forming the metal interconnect of semiconductor device using full back process}
도 1a 내지 도 1f는 본 발명에 의한 반도체 소자의 금속배선 형성 방법.
도 2는 본 발명에 의한 식각 방지막과 물질막이 함께 식각된 실시예.
본 발명은 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법에 관한 것으로, 보다 자세하게는 금속 배선을 형성함에 있어 풀백 공정을 이용하여 리세스 발생을 방지할 수 있는 싱글 다마신 구조의 비아 콘택을 이용하는 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 금속 배선 사이의 간격이 점차 좁아질 뿐만 아니라, 다층 배선 구조를 가지는 금속 배선층이 필요하게 되었다. 이때 금속 배선층으로 구리(Cu)를 널리 사용하고 있는데, 구리는 비저항이 작을 뿐만 아니라 가격이 싸고 공정의 부담이 적은 장점을 갖고 있다. 또한 알루미늄과는 달리 전하 이동(Electro migration)에 대한 내성이 큰 장점이 있다.
그러나 배선층의 최종 배선층을 구리로 만드는 경우에는 배선의 본딩(Bonding)을 위해서 알루미늄 패드를 추가적으로 만들어야 한다. 최종 배선층의 배선을 알루미늄을 사용하여 만들게 되면 알루미늄 패드를 추가적으로 만들 필요가 없기 때문에 공정상 간단하며 경제적으로도 유리하지만, 이 경우 최종 배선과 그 하부에 형성되어 있는 도전체를 연결하는 비아 콘택은 구리로 만들어야 한다. 구리로 만들어진 비아 콘택은 일반적으로 싱글 다마신(Single damascene) 구조가 널리 사용된다.
구리는 식각 공정을 이용하여 배선 패턴을 형성하기 어렵기 때문에 다마신 공정을 이용하며, 다마신 공정을 사용하면 불필요하게 증착된 구리막을 제거하기 위하여 평탄화 과정을 실시해야 한다. 구리를 사용하여 비아 콘택을 형성하는 경우 평탄화 과정에서 물질간의 식각률의 차이로 비아 콘택에는 리세스가 발생하게 되고 이러한 리세스는 저항의 증가하는 등 소자의 전기적 특성이 나빠지게 된다. 또한, 인접한 패턴들로부터 고립되어 있는 비아 콘택에서 리세서가 커지게 되면 상, 하부 배선의 연결이 끊어져 불량이 발생하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 금속 배선을 형성함에 있어 풀백 공정을 이용하여 리세스 발생을 방지할 수 있는 싱글 다마신 구조의 비아 콘택을 이용하는 금속 배선 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 도전층이 형성된 기판에 식각 방지막, 층간 절연막, 물질막을 형성하는 단계; 상기 물질막 상부에 포토레지스트막을 형성한 후 패턴을 형성하는 단계; 상기 물질막 및 층간 절연막을 제1너비로 식각하여 비아 홀을 형성하는 단계; 상기 물질막을 풀백 공정을 이용하여 제2너비로 식각하여 개구를 형성하는 단계; 상기 포토레지스트막을 제거하는 단계; 상기 식각 방지막을 제1너비로 식각하는 단계 및 상기 비아 홀 및 개구 내부에 금속 물질을 증착하여 비아 콘택을 형성하는 단계로 이루어진 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참고한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1a 내지 도 1f는 본 발명에 의한 반도체 소자의 금속배선 형성 방법이다. 먼저 도 1a와 같이 도전층(101)이 형성된 기판(100) 상부에 식각 방지막(102), 층간 절연막(103) 및 물질막(104)을 증착한다. 상기 식각 방지막(102)은 바람직하게는 실리콘 물질막 또는 실리콘 카바이드막(SiC)를 이용하여 200Å내지 1000Å정도의 두께로 형성한다.
상기 층간 절연막(103)은 다공성 실리콘 산화막, PSG(Phosphorous Silicate Glass)막, BPSG(Boron Phosphorous Silicate Glass)막, USG(Undoped Silicate Glass)막 등과 같은 저유전율을 갖는 물질막으로 3000Å 내지 5000Å 정도의 두께로 형성하는 것이 바람직하다. 상기 물질막(104)은 질화막을 사용하는 것이 바람직하다.
다음 도 1b와 같이 상기 물질막(104) 상부에 포토레지스트막(105)을 형성한 후 노과 및 현상 공정을 진행하여 패턴을 형성한다. 상기 포토레지스트막(105)의 패턴을 식각 마스크로 사용하여 상기 층간 절연막(103)과 상기 물질막(104)을 제1너비로 식각하여 비아 홀(106)을 형성한다.
다음 도 1c와 같이 풀백(full back) 공정을 이용하여 상기 물질막(104)을 제2너비로 식각하여 개구(107)를 형성한다. 상기 개구(107)는 상기 비아 홀(106)의 상부에 형성된다. 상기 풀백 공정 조건은 인산류의 용액을 이용하여 진행되며 바람직하게는 H3PO4를 160℃로 가열하여 사용하여 상기 물질막(104)을 상기 제1너비로부터 좌우 폭 150Å를 식각한다.
다음 도 1d와 같이 상기 물질막(104) 상부의 포토레지스트막을 제거한 후 도 1e와 같이 상기 식각 방지막(102)을 제1너비로 식각한다. 상기 식각 방지막(102)은 상기 도 1c에서 상기 물질막을 식각하는 단계에서 함께 식각될 수 있으며 이후 도 2에 설명하였다.
다음 도 1f와 같이 상기 비아 홀과 개구의 내부에 금속 물질을 증착하여 비아 콘택(108)을 형성한다. 금속 물질로는 비저항 값이 작은 구리, 은(Ag) 또는 금 (Au) 등이나 이것들의 합금을 사용할 수 있는데, 바람직하게는 구리를 사용한다.
도 2는 식각 방지막과 물질막이 함께 식각된 실시예를 나타내었다. 상기 도 1e에서 제1너비로 식각된 식각 저지막이 상기 도 1c에서 물질막이 제2너비로 풀백 공정을 이용하여 식각될 때 같이 식각되어진 형태이며, 이와 같이 식각 저지막이 함께 식각되는 경우의 후속 공정은 상기 1f 이하 제시한 공정이 진행된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법은 풀백 공정을 이용하여 싱글 다마신을 형성하여 비아 콘택의 리세스를 감소시키는 효과가 있다.

Claims (6)

  1. 반도체 소자의 금속배선 형성 방법에 있어서,
    도전층이 형성된 기판에 식각 방지막, 층간 절연막, 물질막을 순차적으로 형성하는 단계;
    상기 물질막 상부에 포토레지스트 패턴을 형성하는 단계;
    상기 물질막 및 층간 절연막을 제1너비로 관통 식각하여 비아 홀을 형성하는 단계;
    상기 물질막을 풀백 공정을 이용하여 식각하여, 상기 층간 절연막 및 상기 포토레지스트막 사이에 개재된 물질막에 상기 제1너비보다 큰 제2너비를 갖는 개구를 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 식각 방지막을 상기 제1너비로 식각하는 단계; 및
    상기 비아 홀 및 상기 개구 내부에 금속 물질을 증착하여 비아 콘택을 형성하는 단계를 포함하는 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법.
  2. 제 1항에 있어서,
    상기 식각 방지막을 식각하는 단계는 상기 물질막을 식각하는 단계에서 함께 식각될 수 있음을 특징으로 하는 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법.
  3. 제 1항에 있어서,
    상기 층간 절연막은 다공성 실리콘 산화막, PSG막, BPSG막, USG막으로 3000Å 내지 5000Å 정도의 두께로 형성함을 특징으로 하는 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법.
  4. 제 1항에 있어서,
    상기 금속 물질은 구리를 포함하는 것을 특징으로 하는 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법.
  5. 제 1항에 있어서,
    상기 풀백 공정은 160℃의 H3PO4를 이용하는 것을 특징으로 하는 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법.
  6. 제 1항에 있어서,
    상기 제2너비로 식각하는 단계는 제1너비로부터 좌우 폭 150Å을 식각하는 것을 특징으로 하는 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법.
KR1020040110119A 2004-12-22 2004-12-22 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법 KR100606537B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110119A KR100606537B1 (ko) 2004-12-22 2004-12-22 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110119A KR100606537B1 (ko) 2004-12-22 2004-12-22 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20060071510A KR20060071510A (ko) 2006-06-27
KR100606537B1 true KR100606537B1 (ko) 2006-08-01

Family

ID=37164923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110119A KR100606537B1 (ko) 2004-12-22 2004-12-22 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100606537B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057788A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체소자 제조방법
KR20040079180A (ko) * 2003-03-06 2004-09-14 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057788A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체소자 제조방법
KR20040079180A (ko) * 2003-03-06 2004-09-14 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020040057788
1020040079180

Also Published As

Publication number Publication date
KR20060071510A (ko) 2006-06-27

Similar Documents

Publication Publication Date Title
KR100729126B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
KR100659801B1 (ko) 반도체 집적 회로 제조 방법
JPH0572099B2 (ko)
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
KR20080061030A (ko) 반도체 소자의 금속 배선 형성 방법
KR20180033483A (ko) 반도체 디바이스용 인터커넥트 구조
US6677679B1 (en) Use of SiO2/Sin for preventing copper contamination of low-k dielectric layers
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
JP3461761B2 (ja) 半導体装置の製造方法
KR100799077B1 (ko) 금속 배선 및 그 형성 방법
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2000012688A (ja) 半導体装置及びその製造方法
KR100606537B1 (ko) 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법
KR100613390B1 (ko) 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
JP4717972B2 (ja) 集積回路の製造方法
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR100808794B1 (ko) 반도체 소자의 제조 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100295141B1 (ko) 반도체소자의금속배선층형성방법
KR100834283B1 (ko) 금속 배선 형성 방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100744239B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee