JP2005197710A - 半導体装置製造方法 - Google Patents

半導体装置製造方法 Download PDF

Info

Publication number
JP2005197710A
JP2005197710A JP2004376944A JP2004376944A JP2005197710A JP 2005197710 A JP2005197710 A JP 2005197710A JP 2004376944 A JP2004376944 A JP 2004376944A JP 2004376944 A JP2004376944 A JP 2004376944A JP 2005197710 A JP2005197710 A JP 2005197710A
Authority
JP
Japan
Prior art keywords
layer
forming
line
semiconductor device
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004376944A
Other languages
English (en)
Inventor
Joo Kim Jung
ジュン ジョー キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DongbuAnam Semiconductor Inc
Original Assignee
Anam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anam Semiconductor Inc filed Critical Anam Semiconductor Inc
Publication of JP2005197710A publication Critical patent/JP2005197710A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 半導体装置の製造方法において、バイアエッチング後に、バリヤー材料としてハフニウムを使用して銅表面上の酸化物を熱力学的に除去できる方法を提供する。
【解決手段】 本方法は、基板上の少なくとも１つの保護絶縁層内に埋込まれた銅ラインを形成させるステップと、上記少なくとも１つの保護絶縁層内にバイアホールを形成して上記埋込まれた銅ラインの一部分を露出させるステップと、上記バイアホール内にハフニウム層を形成させ、上記埋込まれた銅ラインの露出された部分を上記ハフニウム層によってカバーするステップと、上記ハフニウム層を含む上記基板上に導電性層を形成させるステップとを含む。
【選択図】 図２ｃ

Description

本発明は半導体装置製造方法に関し、特に銅（Ｃｕ）ラインの上部に形成されたＣｕ酸化膜を、酸素捕集能力が優れたＨｆ（ハフニウム）を用いて除去し、Ｃｕ／Ｈｆの界面特性の優れたＣｕラインを形成するための半導体装置製造方法に関する。
Ｃｕは接続用金属ラインとして一般的な材料である。それにも拘わらず、最上部層、すなわちパッケージング時にボンディングパッドとパッケージとの間の配線部分には、アルミニウム（Ａｌ）をそのまま使用している。Ｃｕ表面は極めて酸化し易いので、酸素が酸化したＣｕ表面を通して下側層内へ拡散し、下側層内に含まれるＣｕの腐食をもたらしかねない。更に、パッケージング時の配線にはＡｌパッドが非常に有利であることが知られている。
図１は従来技術によるＣｕ配線を示す断面図である。
図１を参照する。Ｃｕライン１１は、第１絶縁層１２内に埋込まれている。第２絶縁層１３は、第１絶縁層１２の上に酸化物、窒化物、またはポリマーで形成されている。
Ｃｕライン１１上には、バリヤー層１４及びアルミニウム（Ａｌ）層１５がこの順番にスタックされている。この場合、Ｃｕライン１１の表面のＣｕ酸化物層を除去するために、ＲＦエッチング予備洗浄または化学的湿式洗浄を行う。
しかしながら、従来技術の金属配線プロセスは、Ｃｕ表面上の酸化物の除去に失敗するか、またはＣｕラインを過エッチングして、下側層内のＣｕラインの劣化をもたらす問題点があった。
本発明は、従来技術の制限及び欠陥を実質的に解消する半導体装置製造方法を提供する。
本発明の目的は、バイアをエッチングした後のＣｕ表面上の酸化物を、バリヤー材料としてハフニウム（Ｈｆ）を使用して熱力学的に除去することができる半導体装置の製造方法を提供することにある。
これらの、及び他の目的を達成するために、及び本発明による半導体装置の製造方法は、基板上の少なくとも１つの保護絶縁層内に埋込まれたＣｕラインを形成させるステップと、上記少なくとも１つの保護絶縁層内にバイアホールを形成して上記埋込まれたＣｕラインの一部分を露出させるステップと、上記バイアホール内にＨｆ層を形成させ、上記埋込まれたＣｕラインの露出された部分を上記Ｈｆ層によってカバーするステップと、上記Ｈｆ層を含む上記基板上に導電性層を形成させるステップとを含む。
好ましくは、Ｈｆ層は、５０乃至５００Å厚に形成させる。
好ましくは、Ｈｆ層は、イオン化物理蒸着によって形成させる。
好ましくは、上記方法は更に、Ｈｆ層を形成させる前に、Ａｒ+イオンを使用してＲＦエッチング予備洗浄を行うステップを含む。
より好ましくは、上記少なくとも１つの保護絶縁層は、それに対して上記ＲＦエッチング予備洗浄を行うために、１０乃至１００Åに形成される。
好ましくは、上記埋込まれたＣｕラインの露出された部分上に形成される酸化物層は、Ｈｆ層によって還元する。
好ましくは、上記導電性層は、上記Ｈｆ層上にＡｌを堆積させることによって形成させる。
好ましくは、上記導電性層を形成させるステップは、上記Ｈｆ層上にＨｆＮｘ層を形成させるステップと、上記バイアホール内のＨｆ層上にタングステンプラグを形成させるステップと、上記タングステンプラグを含む上記基板上にＡｌを堆積させるステップとを含む。
より好ましくは、ＨｆＮｘ層は、迅速熱焼鈍（アニール）または炉焼鈍（アニール）によって形成させる。
好ましくは、上記導電性層を形成させるステップは、ＴｉＮ、Ｔａ、及びＴａＮからなるグループから選択された材料を堆積させるステップと、上記堆積された材料上にタングステンプラグを形成させるステップとを含む。
本発明は、半導体装置製造方法のＣｕ配線における最上部層の金属ライン形成方法に関する。詳述すれば、バイアホールにＲＦエッチング予備洗浄を適用することなく、バイアホールの底のＣｕライン層に形成された自然酸化物としてのＣｕＯｘ層を除去する方法に関する。
即ち、本発明は、バイアホール内に金属ラインライナーを堆積させてＣｕＯｘをＣｕに還元することによって良好なバイアホール抵抗を確保し、Ｈｆ内に酸化物が形成されるのを回避し、そして従来技術のＲＦエッチング予備洗浄プロセスの使用の代わりにＨｆを堆積させるという手法でＣｕ／Ｈｆの金属界面を形成させる方法に関する。
一方、本発明は結合層及びバリヤー層としてＨｆ層を使用することを特徴とする。Ｈｆは、酸素との反応性が非常に優れた金属であり、従来使用されていたＲＦエッチング予備洗浄を使用することなく、バイアをエッチングした後にバイアの底と下側のＡｌラインとの間に存在する酸化物層としてのＣｕＯｘ層を還元し、清浄なＣｕ表面との界面を形成して良好なＣｕ／Ａｌ界面抵抗を提供する。
ＨｆによってＣｕＯｘを還元する場合、Ｈｆのギブズエネルギーは２９８Ｋにおいて（−）３５２ｋＪであり、Ｃｕのギブズエネルギは２９８Ｋにおいて（−）２９７ｋＪである。従って、自然Ｃｕ酸化物であるＣｕＯｘの酸素は、ＣｕＯｘ層上のＨｆ層内に集められ、それによって清浄な表面をＣｕに提供することができる。Ｈｆを堆積させる場合には、バイアの底及び下側のＣｕラインとの界面のＣｕＯｘが効果的に除去されてバイアの低抵抗が保証され、一方バイアエッチングプロファイルは、ＲＦエッチング予備洗浄によるバイアプロファイルの変形またはＣＤ（臨界寸法）膨張を生ずることなく維持することができる。たとえ底領域にＨｆ層を約５０Åより薄く形成したとしても、その十分な抵抗を確保することができる。
図２ａ乃至図２ｃは本発明による半導体装置の製造方法を説明するための断面図である。
図２ａを参照する。半導体基板２１に対する所定のプロセスが完了した後に、半導体基板２１に一連のフォトリソグラフィを行うことによって、Ｃｕで形成された下側ライン２２、第１絶縁層２３、及び第２絶縁層２４をパターン化してパッドに通ずるバイアホールを形成させる。この時、バイアプラグを形成する前にバイアホールの底に形成されたＣｕＯｘ２５を除去するステップが必要である。
図２ｂを参照する。普通の湿式または乾式予備洗浄を使用する代わりに、図２ａに示すようにＣｕ酸化物層内のＣｕを還元するためのＨｆ層２６を基板上に５０乃至５００Åの厚さに物理蒸着（ＰＶＤ）または化学蒸着（ＣＶＤ）させる。それによって、自然酸化物層であるＣｕＯｘ層よりも熱力学的に安定である堆積されたＨｆがＣｕＯｘをＣｕに還元し、集められた酸素はＨｆ層内に溶解し、付加的な酸化物層等を形成しないので、Ｃｕ／Ｈｆ界面２７は良好なバイア抵抗を提供することができる。
図２ｃを参照する。Ａｌ層２８をＨｆ層上に直接堆積させて金属ライン２８を形成させる。
図２ｄを参照する。バイアホール内にタングステン（Ｗ）プラグ２９を形成させる場合、ライナーとして堆積させたＨｆ層に対して迅速アニールまたは炉アニールを遂行してＨｆ層の表面をＨｆＮｘ層３０に変形させることによって、結合層及びバリヤー層としてのＨｆ／ＨｆＮｘを優先的に形成させる。次いで、タングステンプラグ２９を、バイアホール内に形成させる。即ち、アニールによって形成されたＨｆＮｘ層を拡散バリヤー層として役立たせる場合には、タングステンプラグ２９をＣＶＤによってＨｆＮｘ層上に形成させるのである。次いで、タングステンプラグを含む基板上にＡｌ層３１を形成させて、金属配線を完成させる。
代替として、ＨｆＮｘ層は、高真空状態にあるＰＶＤまたはＣＶＤによって、つまり元の位置においてＨｆＮｘを堆積させるか、または真空を破った後に別のチャンバまたは設備内において、つまり別の位置においてバリヤー層として使用されるＨｆＮｘを堆積させる手法で形成させることができる。
代替として、ＨｆＮｘ層は、堆積させたＨｆ層上に拡散層としてＴｉＮ、Ｔａ、ＴａＮを堆積させ、Ｈｆ／ＴｉＮ、Ｈｆ／Ｔａ、またはＨｆ／ＴａＮ構造を構成させる手法で形成させることができる。Ｈｆを堆積させる時に、堆積温度は常温乃至４０００℃にセットされ、ＣｕＯｘを還元するプロセスを活性化させるためにアニールが遂行される。
代替として、ＨｆＮｘ層は、Ｈｆをイオン化してＰＶＤによってＣｕ酸化物層上に堆積させるイオン化ＰＶＤによって形成することができる。このようにするには、Ｃｕ酸化物層を還元するための活性化特性を、Ｃｕ酸化物層上にＨｆＮｘ層を堆積させる時の物理的インパクト等によって得ることができるように、イオン化Ｈｆの加速及び直進性を高める。
代替として、ＨｆＮｘ層は、ＲＦエッチング予備洗浄が完了した後に、Ｈｆ堆積を行うような手法で形成させることができる。このようにするには、ＲＦエッチングを行う際のＡｒ+イオンによって生ずるバイアプロファイルの変形を最小にするために、ＲＦエッチングを最小にした後にＨｆを堆積させることができる。即ち、Ａｒ+イオンによってＣｕ酸化物を活性化させた後に、Ｈｆ層の還元特性を高めることができる。ＲＦエッチングを行う時に、最小基準として第１または第２絶縁層のような熱シリコン酸化物ＳｉＯｘを採用することによって、除去される厚みが１０乃至１００Åにセットされる。従って、物理的ショックがＣｕ酸化物層に加えられて、Ｈｆ層によるその還元が十分に活性化され、またバイアプロファイル変形が最小にされる。
以上に説明したように、本発明は、エッチング予備洗浄の代わりにＨｆ堆積を使用し、バイアプラグを形成させる前にＣｕ酸化物を除去し、乾式エッチング予備洗浄によるバイアホールの臨界寸法（ＣＤ）の増加を阻止し、またＣｕ酸化物がＣｕ表面上に伸びるのを阻止する。
また、本発明は、バイアのＣＤを設計通りに保つことを可能にし、湿式エッチングを行う際の溶液強度によってバイアの底領域が増加するのを防ぎ、そしてＨｆが、酸素または水分がパッドを通してＣｕ配線へ拡散するのを阻止することを可能にする。
当業者ならば、本発明に種々の変化及び変形が可能であることは理解されよう。従って、これらの変化及び変形は本発明の範囲内にあることは明白である。
従来技術によるＣｕ配線の断面図である。 本発明に係る半導体装置の製造方法を説明するための断面図である。 本発明に係る半導体装置の製造方法を説明するための断面図である。 本発明に係る半導体装置の製造方法を説明するための断面図である。 本発明に係る半導体装置の製造方法を説明するための断面図である。
符号の説明
２１：半導体基板
２２：下側配線
２３：第１絶縁層
２４：第２絶縁層
２５：ＣｕＯｘ
２６：Ｈｆ
２７：Ｃｕ／Ｈｆ界面
２８：Ａｌ
２９：タングステンプラグ
３０：ＨｆＮｘ層
３１：Ａｌ

Claims (10)

  1. 半導体装置製造方法であって、
    基板上の少なくとも１つの保護絶縁層内に埋込まれたＣｕラインを形成させるステップと、
    上記少なくとも１つの保護絶縁層内にバイアホールを形成して上記埋込まれたＣｕラインの一部分を露出させるステップと、
    上記バイアホール内にＨｆ層を形成させ、上記埋込まれたＣｕラインの露出された部分を上記Ｈｆ層によってカバーするステップと、
    上記Ｈｆ層を含む上記基板上に導電性層を形成させるステップと、
    を含むことを特徴とする半導体装置製造方法。
  2. 上記Ｈｆ層は、５０乃至５００Å厚に形成されることを特徴とする請求項１に記載の方法。
  3. 上記Ｈｆは、イオン化物理蒸着によって形成されることを特徴とする請求項１に記載の方法。
  4. 上記方法は更に、Ｈｆ層を形成させる前に、Ａｒ+イオンを使用するＲＦエッチング予備洗浄を行うステップを含むことを特徴とする請求項１に記載の方法。
  5. 上記上記少なくとも１つの保護絶縁層は、それに対して上記ＲＦエッチング予備洗浄を行うために、１０乃至１００Åに形成されることを特徴とする請求項４に記載の方法。
  6. 上記埋込まれたＣｕラインの露出された部分上に形成される酸化物層は、Ｈｆ層によって還元されることを特徴とする請求項１に記載の方法。
  7. 上記導電性層は、上記Ｈｆ層上にＡｌを堆積させることによって形成させることを特徴とする請求項１に記載の方法。
  8. 上記導電性層を形成させるステップは、
    上記Ｈｆ層上にＨｆＮｘ層を形成させるステップと、
    上記バイアホール内のＨｆ層上にタングステンプラグを形成させるステップと、
    上記タングステンプラグを含む上記基板上にＡｌを堆積させるステップと、
    を含むことを特徴とする請求項１に記載の方法。
  9. 上記ＨｆＮｘ層は、迅速アニールまたは炉アニールによって形成させることを特徴とする請求項８に記載の方法。
  10. 上記導電性層を形成させるステップは、
    ＴｉＮ、Ｔａ、及びＴａＮからなるグループから選択された材料を堆積させるステップと、
    上記堆積された材料上にタングステンプラグを形成させるステップと、
    を含むことを特徴とする請求項１に記載の方法。
JP2004376944A 2003-12-30 2004-12-27 半導体装置製造方法 Pending JP2005197710A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100978A KR100573897B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법

Publications (1)

Publication Number Publication Date
JP2005197710A true JP2005197710A (ja) 2005-07-21

Family

ID=34737937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004376944A Pending JP2005197710A (ja) 2003-12-30 2004-12-27 半導体装置製造方法

Country Status (5)

Country Link
US (1) US7098134B2 (ja)
JP (1) JP2005197710A (ja)
KR (1) KR100573897B1 (ja)
CN (1) CN100338756C (ja)
DE (1) DE102004063702B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574560B1 (ko) * 2004-12-31 2006-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성 방법
KR100763697B1 (ko) * 2006-09-01 2007-10-04 동부일렉트로닉스 주식회사 Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN110957261B (zh) * 2018-09-26 2022-11-01 长鑫存储技术有限公司 一种半导体器件互连结构阻挡层的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191438A (ja) * 1987-10-02 1989-04-11 Toshiba Corp 半導体装置
JPH0774243A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JP2001035921A (ja) * 1999-07-26 2001-02-09 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2003152015A (ja) * 2001-03-01 2003-05-23 Toshiba Corp 半導体装置、半導体装置の製造方法
JP2004296621A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2005150280A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741948A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
JPH07130743A (ja) * 1993-10-29 1995-05-19 Sony Corp 半導体装置の配線構造、及び半導体装置の配線構造の形成方法
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US6077782A (en) * 1997-02-28 2000-06-20 Texas Instruments Incorporated Method to improve the texture of aluminum metallization
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
JPH11204644A (ja) * 1998-01-20 1999-07-30 Sony Corp 半導体装置及びその製造方法
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
KR100505449B1 (ko) * 1998-12-24 2005-10-14 주식회사 하이닉스반도체 반도체 소자의 폴리사이드 게이트 전극 형성방법
US6235633B1 (en) * 1999-04-12 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
KR100531464B1 (ko) 2000-06-30 2005-11-28 주식회사 하이닉스반도체 원자층 증착법을 이용한 하프니움산화막 형성방법
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6656834B1 (en) * 2001-06-20 2003-12-02 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by deposition process
KR100390849B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 하프늄산화막을 구비하는 캐패시터의 제조 방법
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
KR100476376B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 반도체 장치 제조방법
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6949461B2 (en) * 2002-12-11 2005-09-27 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191438A (ja) * 1987-10-02 1989-04-11 Toshiba Corp 半導体装置
JPH0774243A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JP2001035921A (ja) * 1999-07-26 2001-02-09 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2003152015A (ja) * 2001-03-01 2003-05-23 Toshiba Corp 半導体装置、半導体装置の製造方法
JP2004296621A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2005150280A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
DE102004063702B4 (de) 2008-01-31
US20050153116A1 (en) 2005-07-14
US7098134B2 (en) 2006-08-29
CN1649124A (zh) 2005-08-03
KR100573897B1 (ko) 2006-04-26
DE102004063702A1 (de) 2005-09-22
CN100338756C (zh) 2007-09-19
KR20050070769A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US7037836B2 (en) Method of manufacturing a semiconductor device without oxidized copper layer
JPH1187502A (ja) 半導体装置の製造方法
JP2005142369A (ja) 半導体装置の製造方法
US7397124B2 (en) Process of metal interconnects
JP2005197710A (ja) 半導体装置製造方法
KR20100011799A (ko) 반도체 소자의 제조방법
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
CN101246846A (zh) 在半导体器件中形成金属线的方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
JP2005197711A (ja) 半導体装置の製造方法
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JP4207113B2 (ja) 配線構造の形成方法
JP2001196557A (ja) 半導体装置の製造方法
KR100966385B1 (ko) 반도체 소자의 제조 방법
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2004031638A (ja) 配線構造の形成方法
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006303179A (ja) 埋込導電体の形成方法
JP2006120672A (ja) 半導体装置及びその製造方法
KR100924546B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100800728B1 (ko) 반도체 소자의 금속배선 형성방법
KR100399602B1 (ko) 반도체 디바이스용 금속 배선 제조 방법
KR100500936B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100691483B1 (ko) 반도체 소자의 제조 방법
JPH08222629A (ja) 配線構造及び配線構造の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080909

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081003