JPH0741948A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH0741948A
JPH0741948A JP5190120A JP19012093A JPH0741948A JP H0741948 A JPH0741948 A JP H0741948A JP 5190120 A JP5190120 A JP 5190120A JP 19012093 A JP19012093 A JP 19012093A JP H0741948 A JPH0741948 A JP H0741948A
Authority
JP
Japan
Prior art keywords
film
films
tin
flow rate
group iva
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5190120A
Other languages
English (en)
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5190120A priority Critical patent/JPH0741948A/ja
Publication of JPH0741948A publication Critical patent/JPH0741948A/ja
Priority to US08/606,975 priority patent/US6331485B1/en
Priority to US10/020,118 priority patent/US20020127851A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ＥＣＲプラズマＣＶＤ法により、微細なコン
タクト・ホール内でもコンフォーマルなＴｉ膜を成膜
し、安定したバリヤメタル成膜を行う。 【構成】 ＴｉＣｌ4 ／Ｈ2 流量比を０．４以上に設定
する。この条件により、蒸気圧からみた反応生成物と副
生成物の量的バランスが最適化されてＴｉ結晶核の粒状
成長が抑制され、微細なコンタクト・ホール３の内部で
もコンフォーマルなＴｉ膜４ｃが成膜される。この上に
連続して成膜されるＴｉＮ膜５ｃはこのＴｉ膜４ｃの膜
性状を引き継ぐため、やはりコンフォーマルに形成でき
る。 【効果】 コンタクト・ホール３の底コーナー部におい
てクラックを発生することなく、均一なバリヤメタルが
形成できるので、上層配線膜６による均一なホール埋め
込みが可能となり、低抵抗でリーク電流が少なく信頼性
の高いコンタクトが形成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の配線を形成
する方法に関し、特にＥＣＲ（電子サイクロトロン共
鳴）プラズマＣＶＤ法によりＩＶａ族元素の薄膜、中で
もバリヤメタルとして多用されるＴｉ膜のコンフォーマ
リティ（膜厚均一性）を改善し、さらに信頼性の高いコ
ンタクト部を形成する方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩの接続孔、特
にＳｉ基板中の不純物拡散領域とのコンタクト（基板コ
ンタクト）をとるためのコンタクト・ホールを配線材料
で埋め込む場合、埋め込み用の導電材料としてはＡｌ
（アルミニウム）やＷ（タングステン）が広く用いられ
ている。
【０００３】また、これらの埋め込み金属によるコンタ
クトの信頼性を高めるため、埋め込み前にコンタクト・
ホールの内壁面をＩＶａ族元素からなるバリヤメタルで
被覆することが一般に行われている。このバリヤメタル
の典型的な構成としては、Ｔｉ（チタン）膜／ＴｉＮ
（窒化チタン）膜の２層積層構成が知られている。これ
は、まずＳｉ基板表面の自然酸化膜の還元能力を有する
Ｔｉ膜を敷いてオーミック性を確保し、その上にＴｉＮ
膜を積層してバリヤ性を確保するという考え方にもとづ
いている。
【０００４】これらＴｉ膜とＴｉＮ膜は、一般にスパッ
タリング法により成膜されている。なお、後者のＴｉＮ
膜の成膜過程は、Ｔｉターゲットを含窒素雰囲気中でス
パッタすることから、特に反応性スパッタリングと呼ば
れている。しかし、スパッタリング法では近年のアスペ
クト比の高いコンタクト・ホール内においてステップ・
カバレッジ（段差被覆性）が不足することが問題となっ
ている。これは、ターゲットからたたき出された成膜材
料粒子が初めからある程度の方向性をもって基板に入射
するため、コンタクト・ホール自身の側壁面のシャドウ
イング効果により、飛来する粒子がホールの奥深くまで
入り込めなくなっているためである。
【０００５】そこで、コンタクト・ホール内における表
面化学反応にもとづいてカバレッジ良くバリヤメタルの
成膜を行うことが可能なＣＶＤ法に期待が寄せられてい
る。このうちＴｉＮ膜については、種々の原料ガスおよ
びＣＶＤ方法を用いたプロセスが知られており、比較的
容易に成膜が実現されている。たとえば、月刊セミコン
ダクターワールド１９９３年１月号，ｐ．１４５〜１５
１には、平行平板枚葉式減圧ＣＶＤ装置を用い、ＴｉＣ
ｌ4 のメチルヒドラジン還元にもとづいてＴｉＮ膜を成
膜した例が報告されている。この反応系におけるＴｉＮ
の常温における生成Ｇｉｂｂｓエネルギーは約−２０９
ｋＪ／ｍｏｌ（ΔＧ＜０）であり、熱力学的に安定な系
である。
【０００６】
【発明が解決しようとする課題】これに対し、ＣＶＤ法
によるＴｉ膜の成膜の反応系は、これまでに知られると
ころではＴＩＣｌ4 のＨ2 還元に限られている。しか
も、次式で表されるこの場合の反応系 ＴｉＣｌ4 ＋２Ｈ2 →Ｔｉ＋４ＨＣｌ における生成Ｇｉｂｂｓエネルギーは、通常の半導体プ
ロセスが適用される１００〜１０００℃の温度範囲内で
２０９ｋＪ／ｍｏｌ（ΔＧ＞０）と高いため、通常の熱
ＣＶＤ法によるＴｉ膜の成膜はほとんど実現されていな
い。
【０００７】近年、これまでの熱ＣＶＤ法に替わる技術
として、原料ガスの解離効率の高いＥＣＲ放電を利用す
るＥＣＲプラズマＣＶＤ法によるＴｉ膜の成膜が提案さ
れている。しかしながら、この方法によるＴｉ膜の成膜
は、そのメカニズムが未だ十分に解明されておらず、プ
ロセス上のマージンも不明であるため、信頼性や再現性
に乏しい。たとえば、何らかの条件下でＴｉ膜がコンフ
ォーマルではなく粒状に成長してしまうと、その上に成
長するＴｉＮ膜はＴｉ膜の表面プロファイルを引き継い
で成長するのでバリヤメタルの表面凹凸を一層増大させ
る。この結果、コンタクト・ホールの底コーナー部にク
ラックが発生したり、後工程の上層配線材料によるコン
タクト・ホールの埋め込みが困難となる等の問題が生ず
る。コンタクトのオーミック性を確保するためにはＴｉ
膜は不可欠なので、このＴｉ膜のコンフォーマリティは
コンタクト部の信頼性を左右する鍵となる。
【０００８】そこで本発明は、ＥＣＲプラズマＣＶＤ法
により成膜されるＴｉ膜のコンフォーマリティを改善
し、コンタクト部の信頼性を向上させる配線形成方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の配線形成方法
は、上述の目的を達成するために提案されるものであ
り、ＥＣＲプラズマＣＶＤ法によりＩＶａ族元素のハロ
ゲン化物ガスをＨ2 で還元しながらＩＶａ族元素の薄膜
を基板上に形成する際に、前記ＩＶａ族元素のハロゲン
化物ガスとＨ2 との流量比を０．４以上とするものであ
る。
【００１０】ここで、上記流量比の値は経験的に見出さ
れたものであり、０．４未満の場合には微細なコンタク
ト・ホール内でＴｉの粒状成長がみられる。流量比の上
限は特に限定されるものではないが、大き過ぎるとＨ2
による還元能力が低下し実用的な成膜速度が達成されな
い虞れがあるので、おおよそ２位までの範囲で選択する
ことが好ましい。
【００１１】前記ＩＶａ族元素の薄膜を形成した後に
は、該薄膜上に連続的に前記ＩＶａ族元素の窒化物膜を
成膜しても良い。
【００１２】ここで、前記窒化物膜は、ＣＶＤ法により
成膜しても、あるいは前記ＩＶａ族元素の薄膜を窒素含
有雰囲気下でアニールして自己整合的に形成しても良
い。
【００１３】なおＩＶａ族元素はＴｉ，Ｚｒ（ジルコニ
ウム），Ｈｆ（ハフニウム）の３種類であるが、中でも
ＴｉＣｌ4 ガスを用いてＴｉ膜を成膜する場合に実用上
重要なプロセスが実現できる。
【００１４】
【作用】ＥＣＲプラズマＣＶＤ法によれば、低ガス圧下
でも原料ガスの解離を促進することで高密度プラズマの
生成が可能なので、ＴｉＣｌ4 のＨ2 還元のように熱力
学的に不利な反応系に適用しても、Ｔｉの成膜を行うこ
とができる。本発明では、ＴｉＣｌ4 ／Ｈ2 混合ガス系
の流量比を０．４以上に設定すると、コンフォーマル成
膜が可能となる。この流量比の値は本発明者が経験的に
見出したものである。ちなみに、完全に化学量論的にＴ
ｉＣｌ4 のＨ2 還元反応が進行すると仮定した場合の流
量比は０．５である。
【００１５】上記流量比が好ましい結果をもたらす詳細
な理由については必ずしも明らかではないが、逆に流量
比が０．４未満の場合にはＴｉの粒状成長が観察され
る。これは、Ｈ2 の過剰な雰囲気下で微細なコンタクト
・ホールの底部近傍でＨＣｌ等の副生成物が過剰とな
り、ミクロ環境下における蒸気圧が低下してその脱離が
抑制され、この結果、個々のＴｉ結晶核が異常に成長し
たものと考えられる。この現象から推測すると、流量比
が０．４以上の領域では、蒸気圧からみた副生成物の量
的バランスが改善され、個々のＴｉ結晶核が異常に成長
する前に別のＴｉ結晶核が次々と基板上に形成されてゆ
き、コンフォーマリティが得られるものと考えられる。
【００１６】このようにＴｉ膜がコンフォーマルに成膜
されれば、その上にＣＶＤ法にてＴｉＮ膜を積層する場
合にも、下地の膜性状を引き継いだ膜成長が可能とな
り、コンタクト・ホールのコーナー部でクラックを生じ
たりする虞れがない。また、このＴｉ膜を窒素含有雰囲
気下でアニールすれば、ＴｉＮ膜はコンフォーマルかつ
自己整合的に形成されることとなる。
【００１７】
【実施例】以下、本発明の具体的な実施例について説明
する。
【００１８】実施例１ 本実施例は、コンタクト・ホール埋め込みプロセスにお
いて、ＥＣＲプラズマＣＶＤ法によりＴｉＣｌ4 ／Ｈ2
流量比＝０．８の条件でＴｉ膜を成膜した後、同じくＥ
ＣＲプラズマＣＶＤ法によりＴｉＮ膜を連続的に成膜
し、最終的にＡｌ−１％Ｓｉ膜でコンタクト・ホールを
埋め込んだ例である。このプロセスを、図１を参照しな
がら説明する。
【００１９】本実施例で用いたサンプル・ウェハは、図
１（ａ）に示されるように、Ｓｉ基板１上に約１μｍの
厚さに堆積されたＳｉＯ2 層間絶縁膜２に、開口径約
０．３μｍのコンタクト・ホール３が開口されたもので
ある。したがって、このコンタクト・ホール３のアスペ
クト比は３以上であるが、図１では図示の都合上、アス
ペクト比を圧縮して表現している。
【００２０】このウェハをＥＣＲプラズマＣＶＤ装置に
セットし、一例として下記の条件でＴｉ膜を２〜１０ｎ
ｍの厚さに成膜した。 ＴｉＣｌ4 流量 ２４ ＳＣＣＭ Ｈ2 流量 ３０ ＳＣＣＭ ガス圧 ０．１２ Ｐａ マイクロ波パワー ２．８ ｋＷ（２．４５ ＧＨ
ｚ） 成膜温度 ４２０ ℃ この条件により、図１（ｂ）に示されるように、コンタ
クト・ホールの内壁面をコンフォーマルに被覆するＴｉ
膜４ｃ〔添字ｃはコンフォーマル（ｃｏｎｆｏｒｍａ
ｌ）であることを表す。以下同様。〕を成膜することが
できた。
【００２１】次に、同一装置内で連続的にＴｉＮ膜を成
膜した。成膜条件の一例を以下に示す。 ＴｉＣｌ4 流量 ２０ ＳＣＣＭ Ｈ2 流量 ２６ ＳＣＣＭ Ｎ2 流量 ６ ＳＣＣＭ ガス圧 ０．２３ Ｐａ マイクロ波パワー ２．８ ｋＷ（２．４５ ＧＨ
ｚ） 成膜温度 ４２０ ℃ この工程では、下地のコンフォーマルなＴｉ膜４ｃのプ
ロファイルを反映し、図１（ｃ）に示されるように、同
様にコンフォーマルなＴｉＮ膜５ｃが形成された。コン
タクト・ホール３の底コーナー部におけるクラックや欠
陥は観察されなかった。
【００２２】以上のようにして良好なバリヤメタルが形
成されたコンタクト・ホール３は、図１（ｄ）に示され
るように上層配線膜６により均一に埋め込むことができ
た。このときの上層配線膜６としては、たとえば高温ス
パッタリング法により成膜されるＡｌ−１％Ｓｉ膜、あ
るいはブランケットＣＶＤ法により成膜されるＷ（タン
グステン）膜を用いることができ、いずれも良好な結果
が得られた。
【００２３】実施例２ 本実施例では、コンフォーマルにＴｉ膜を形成した後、
これを窒素含有雰囲気下でアニールすることにより自己
整合的にＴｉＮ膜を形成した。このプロセスを、図２を
参照しながら説明する。なお、図２の参照符号は図１と
一部共通である。
【００２４】まず、実施例１と同様にしてＴｉ膜４ｃが
成膜された図２（ａ）のウェハをアニール装置にセット
し、Ｎ2 雰囲気中またはＮＨ3 （アンモニア）雰囲気
中、アニール温度５００〜９００℃、アニール時間３０
〜１２０秒間の条件で窒化を行った。
【００２５】この窒化アニールにより、図２（ｂ）に示
されるように、ＳｉＯ2 層間絶縁膜２上ではＴｉ膜４ｃ
がＴｉＮ膜７ｃに変化した。また、コンタクト・ホール
３の底面では、Ｔｉ膜４ｃの大部分がＴｉＮ膜７ｃに変
化すると共に、Ｓｉ基板１との界面部分にはＴｉＳｉ2
（チタン・シリサイド）層８が自己整合的に形成され
た。このＴｉＮ／ＴｉＳｉ2 の２層構造は、ＴｉＮ（生
成Ｇｉｂｂｓエネルギー＝−３３６．６ｋＪ／ｍｏｌ）
がＴｉＳｉ2 （同＝−１３４．４ｋＪ／ｍｏｌ）よりも
熱力学的に安定であるため、コンタクト・ホール３の底
面のＴｉ膜の窒化がシリサイド化よりも優先的に進行
し、かつ生成したＴｉＮ膜７ｃがＳｉの外方拡散に対す
るバリヤとして働いた結果、生じたものである。このプ
ロセスにより、バリヤメタルの形成とオーミック・コン
タクトの達成が同時に行われた。
【００２６】このようにしてコンフォーマルに形成され
たＴｉＮ膜７ｃの上では、図２（ｃ）に示されるよう
に、上層配線膜６による安定したコンタクト・ホール３
の埋め込みを行うことができ、低抵抗コンタクトを実現
することができた。
【００２７】比較例 本比較例では、ＴｉＣｌ4 ／Ｈ2 流量比＝０．２の条件
でＴｉ膜を成膜し、続いてＴｉＮ膜を成膜した。このプ
ロセスを、図３を参照しながら説明する。まず、先の図
１（ａ）に示したウェハをＥＣＲプラズマＣＶＤ装置に
セットし、一例として下記の条件でＴｉ膜を２〜１０ｎ
ｍの厚さに成膜した。
【００２８】 ＴｉＣｌ4 流量 ６ ＳＣＣＭ Ｈ2 流量 ３０ ＳＣＣＭ ガス圧 ０．１２ Ｐａ マイクロ波パワー ２．８ ｋＷ（２．４５ ＧＨ
ｚ） 成膜温度 ４２０ ℃
【００２９】この条件では、図３（ａ）に示されるよう
に、ＳｉＯ2 層間絶縁膜２の上表面とコンタクト・ホー
ル３の開口端のごく近傍ではコンフォーマルなＴｉ膜４
ｃが形成されるものの、コンタクト・ホール３の側壁面
から底面にかけては粒状のＴｉ膜４ｇ〔添字ｇは粒状
（ｇｒａｉｎ）であることを表す。〕が成長した。これ
は、成膜ガス中のＨ2 が過剰であるために、反応副生成
物の脱離が進まず、Ｔｉ結晶核が異常成長した結果であ
ると考えられる。
【００３０】この上に、引き続きＥＣＲプラズマＣＶＤ
法によりＴｉＮ膜を成膜すると、図３（ｂ）に示される
ようにコンフォーマルなＴｉ膜４ｃ上ではコンフォーマ
ルなＴｉＮ膜５ｃが成長するものの、粒状のＴｉ膜４ｇ
上ではやはり粒状のＴｉＮ膜５ｇが成長し、表面凹凸が
強調された。また、コンタクト・ホール３の底コーナー
部にはクラックも発生した。
【００３１】かかる不均一なバリヤメタル上では上層配
線膜（図示せず。）の均一な埋め込みも不可能であり、
十分なオーミック・コンタクトがとれず、またクラック
に起因してリーク電流も増大した。
【００３２】以上、本発明を２例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、サンプル・ウェハの構成や成膜条件の細
部が適宜変更可能であることは言うまでもない。たとえ
ば、バリヤメタルの構成は上述のＴｉ／ＴｉＮの２層構
造に限られず、さらにＴｉを積層したＴｉ／ＴｉＮ／Ｔ
ｉの３層構造としても良い。
【００３３】また、上述の実施例ではコンタクト・ホー
ル埋め込みプロセスについて説明したが、同様の埋め込
みはビアホールに対しても有効である。
【００３４】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すればＥＣＲプラズマＣＶＤ法により均一なＴ
ｉ膜を安定して形成することが可能となる。これによ
り、微細でアスペクト比の大きなコンタクト・ホールの
内部においても安定したバリヤメタルの形成と上層配線
材料による埋め込みを行うことができる。したがって、
信頼性の高いい配線形成が可能となり、ひいては半導体
装置の歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明をコンタクト・ホールの埋め込みに適用
したプロセス例をその工程順にしたがって示す模式的断
面図であり、（ａ）はＳｉＯ2 層間絶縁膜にコンタクト
・ホールが開口された状態、（ｂ）はＥＣＲプラズマＣ
ＶＤ法によりＴｉ膜がコンフォーマルに成膜された状
態、（ｃ）はさらにＴｉＮ膜がコンフォーマルに成膜さ
れた状態、（ｄ）はコンタクト・ホールが上層配線膜に
より均一に埋め込まれた状態をそれぞれ表す。
【図２】本発明をコンタクト・ホールの埋め込みに適用
した他のプロセス例をその工程順にしたがって示す模式
的断面図であり、（ａ）はコンタクト・ホールを覆って
コンフォーマルなＴｉ膜が形成された状態、（ｂ）は窒
化アニールによりコンフォーマルなＴｉＮ膜とＴｉＳｉ
2 層が自己整合的に形成された状態、（ｃ）はコンタク
ト・ホールが上層配線膜により均一に埋め込まれた状態
をそれぞれ表す。
【図３】コンタクト・ホールの埋め込みの比較例をその
工程順にしたがって示す模式的断面図であり、（ａ）は
コンタクト・ホールの内部に粒状のＴｉ膜が成長した状
態、（ｂ）はその上に表面凹凸の大きいＴｉＮ膜が成長
した状態をそれぞれ表す。
【符号の説明】
１ ・・・Ｓｉ基板 ２ ・・・ＳｉＯ2 層間絶縁膜 ３ ・・・コンタクト・ホール ４ｃ ・・・（コンフォーマルな）Ｔｉ膜 ５ｃ，７ｃ・・・（コンフォーマルな）ＴｉＮ膜 ６ ・・・上層配線膜 ８ ・・・ＴｉＳｉ2 層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 21/768

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ＥＣＲプラズマＣＶＤ法によりＩＶａ族
    元素のハロゲン化物ガスをＨ2 で還元しながらＩＶａ族
    元素の薄膜を基板上に形成する配線形成方法において、 前記ＩＶａ族元素のハロゲン化物ガスとＨ2 との流量比
    を０．４以上とすることを特徴とする配線形成方法。
  2. 【請求項２】 前記ＩＶａ族元素の薄膜を形成した後、
    該薄膜上に連続的に前記ＩＶａ族元素の窒化物膜を成膜
    することを特徴とする請求項１記載の配線形成方法。
  3. 【請求項３】 前記窒化物膜は、ＣＶＤ法により成膜さ
    れることを特徴とする請求項２記載の配線形成方法。
  4. 【請求項４】 前記窒化物膜は、前記ＩＶａ族元素の薄
    膜を窒素含有雰囲気下でアニールすることにより自己整
    合的に形成されることを特徴とする請求項２記載の配線
    形成方法。
  5. 【請求項５】 前記ＩＶａ族元素はＴｉであり、そのハ
    ロゲン化物ガスはＴｉＣｌ4 であることを特徴とする請
    求項１ないし請求項４のいずれか１項に記載の配線形成
    方法。
JP5190120A 1993-07-30 1993-07-30 配線形成方法 Withdrawn JPH0741948A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5190120A JPH0741948A (ja) 1993-07-30 1993-07-30 配線形成方法
US08/606,975 US6331485B1 (en) 1993-07-30 1996-02-26 Method of producing semiconductor device
US10/020,118 US20020127851A1 (en) 1993-07-30 2001-12-18 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5190120A JPH0741948A (ja) 1993-07-30 1993-07-30 配線形成方法

Publications (1)

Publication Number Publication Date
JPH0741948A true JPH0741948A (ja) 1995-02-10

Family

ID=16252728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5190120A Withdrawn JPH0741948A (ja) 1993-07-30 1993-07-30 配線形成方法

Country Status (2)

Country Link
US (2) US6331485B1 (ja)
JP (1) JPH0741948A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225213B1 (en) 1997-01-23 2001-05-01 Nec Corporation Manufacturing method for contact hole
JP2001210713A (ja) * 2000-01-24 2001-08-03 Tokyo Electron Ltd エッチング方法、埋め込み方法及び配線層形成方法
US6407003B2 (en) 1997-01-23 2002-06-18 Nec Corporation Fabrication process of semiconductor device with titanium film
JP2008057048A (ja) * 2007-11-02 2008-03-13 Ulvac Japan Ltd バリア膜形成方法
JP2008540819A (ja) * 2005-02-18 2008-11-20 アイピーエス・リミテッド 薄膜蒸着方法
CN101880869A (zh) * 2009-05-08 2010-11-10 东京毅力科创株式会社 成膜方法以及等离子体成膜装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030091870A1 (en) * 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
EP1512771A1 (en) * 2002-03-08 2005-03-09 Mitsubishi Heavy Industries, Ltd. Method and apparatus for production of metal film
KR100573897B1 (ko) * 2003-12-30 2006-04-26 동부일렉트로닉스 주식회사 반도체 제조 방법
KR100564801B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
KR100538444B1 (ko) * 2003-12-31 2005-12-22 동부아남반도체 주식회사 비아 홀 및 트렌치 형성 방법
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
US5173327A (en) * 1991-06-18 1992-12-22 Micron Technology, Inc. LPCVD process for depositing titanium films for semiconductor devices
DE69216747T2 (de) * 1991-10-07 1997-07-31 Sumitomo Metal Ind Verfahren zur Bildung eines dünnen Films

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225213B1 (en) 1997-01-23 2001-05-01 Nec Corporation Manufacturing method for contact hole
US6407003B2 (en) 1997-01-23 2002-06-18 Nec Corporation Fabrication process of semiconductor device with titanium film
JP2001210713A (ja) * 2000-01-24 2001-08-03 Tokyo Electron Ltd エッチング方法、埋め込み方法及び配線層形成方法
JP2008540819A (ja) * 2005-02-18 2008-11-20 アイピーエス・リミテッド 薄膜蒸着方法
JP2008057048A (ja) * 2007-11-02 2008-03-13 Ulvac Japan Ltd バリア膜形成方法
CN101880869A (zh) * 2009-05-08 2010-11-10 东京毅力科创株式会社 成膜方法以及等离子体成膜装置
JP2010263126A (ja) * 2009-05-08 2010-11-18 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Also Published As

Publication number Publication date
US6331485B1 (en) 2001-12-18
US20020127851A1 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US6830838B2 (en) Chemical vapor deposition of titanium
US6143377A (en) Process of forming a refractory metal thin film
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
US6326690B2 (en) Method of titanium/titanium nitride integration
JPH10209077A (ja) 半導体装置の製造方法
JPH0741948A (ja) 配線形成方法
US20020192396A1 (en) Method of titanium/titanium nitride integration
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
JPH10209083A (ja) チタンと窒素を含有する薄膜の蒸着法
JPH0653165A (ja) メタルプラグの形成方法
JP3120517B2 (ja) シリサイドプラグの形成方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP3211290B2 (ja) 半導体装置の形成方法
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
JPH0745554A (ja) 配線形成方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH06283532A (ja) 半導体装置およびその製造方法
JPH053171A (ja) タングステンプラグの形成方法
JPH05102080A (ja) 半導体装置の製造方法
JPH08195440A (ja) 半導体素子の配線金属薄膜の製造方法
JPH05343402A (ja) シリサイドの成膜方法
JPH09213659A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003