JPH08195440A - 半導体素子の配線金属薄膜の製造方法 - Google Patents
半導体素子の配線金属薄膜の製造方法Info
- Publication number
- JPH08195440A JPH08195440A JP7261400A JP26140095A JPH08195440A JP H08195440 A JPH08195440 A JP H08195440A JP 7261400 A JP7261400 A JP 7261400A JP 26140095 A JP26140095 A JP 26140095A JP H08195440 A JPH08195440 A JP H08195440A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- thin film
- nucleation layer
- metal thin
- wiring metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 タングステンの核形成層上に金属有機化合物
先駆体のアルミニウム薄膜を形成し、反応時間を短縮し
て核形成層の形成速度を増加させ、滑らかな膜表示と良
好な特性とを有する半導体素子の配線金属薄膜の製造方
法を提供する。 【解決手段】 本発明の半導体素子の配線金属薄膜の製
造方法は、複数の物質により形成された基板１４の上面
の所定の部分に絶縁膜１５を形成する工程と、絶縁膜１
５の所定の部分を基板１４の上面が露出するまでエッチ
ングする工程と、絶縁膜１５のエッチングされた部分に
基板１４の形成物質中の特定物質のみに蒸着性を示す所
定物質を蒸着し、核形成層１６を形成する工程と、核形
成層１６上にアルミニウム薄膜１７を形成する工程とを
備えている。
先駆体のアルミニウム薄膜を形成し、反応時間を短縮し
て核形成層の形成速度を増加させ、滑らかな膜表示と良
好な特性とを有する半導体素子の配線金属薄膜の製造方
法を提供する。 【解決手段】 本発明の半導体素子の配線金属薄膜の製
造方法は、複数の物質により形成された基板１４の上面
の所定の部分に絶縁膜１５を形成する工程と、絶縁膜１
５の所定の部分を基板１４の上面が露出するまでエッチ
ングする工程と、絶縁膜１５のエッチングされた部分に
基板１４の形成物質中の特定物質のみに蒸着性を示す所
定物質を蒸着し、核形成層１６を形成する工程と、核形
成層１６上にアルミニウム薄膜１７を形成する工程とを
備えている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の配線金
属薄膜の製造方法に関し、特に、配線金属薄膜の結晶粒
子を増加させて高集積度の半導体素子の配線金属薄膜を
製造する方法に関するものである。
属薄膜の製造方法に関し、特に、配線金属薄膜の結晶粒
子を増加させて高集積度の半導体素子の配線金属薄膜を
製造する方法に関するものである。
【０００２】
【従来の技術】一般に、半導体素子の配線金属薄膜にお
いて、ｎ+ シリコン（silicon ）およびｐ+ シリコンに
対する接触抵抗が低く、成膜および加工が容易であるた
め、アルミニウム（Ａｌ）が広く使用されている。しか
し、半導体素子の高集積に伴い、サブミクロン（submic
ron ）幅の微細な配線が要求され、〜で示すような
問題が発生している。
いて、ｎ+ シリコン（silicon ）およびｐ+ シリコンに
対する接触抵抗が低く、成膜および加工が容易であるた
め、アルミニウム（Ａｌ）が広く使用されている。しか
し、半導体素子の高集積に伴い、サブミクロン（submic
ron ）幅の微細な配線が要求され、〜で示すような
問題が発生している。
【０００３】 電子の流動に従い、アルミニウムの原
子が拡散しまたは活性化エネルギーの低い粒界が拡散し
て、結晶粒子の直径および方位が不均一となり、電流密
度が増加して電子の移動（eletro migration）が促進さ
れ、配線の寿命が短縮される。
子が拡散しまたは活性化エネルギーの低い粒界が拡散し
て、結晶粒子の直径および方位が不均一となり、電流密
度が増加して電子の移動（eletro migration）が促進さ
れ、配線の寿命が短縮される。
【０００４】 加熱をするときの圧縮応力と低再結晶
温度とによりヒロック（hillock ）が発生し、層間絶縁
の耐圧状態が不良になる。
温度とによりヒロック（hillock ）が発生し、層間絶縁
の耐圧状態が不良になる。
【０００５】 不動態化（パッシベーション；passiv
ation ）膜から受ける引張り応力により、配線が断線ま
たは部分的に損傷され、製品の信頼性が低下する。
ation ）膜から受ける引張り応力により、配線が断線ま
たは部分的に損傷され、製品の信頼性が低下する。
【０００６】そこで、最近は、図２および図３に示した
ように、配線金属薄膜の信頼性を向上させるため、ま
ず、トリイソブチルアルミニウム（ＴｉＢＡ；Tri-isob
utyl aluminum ）、ジメチルアルミニウムハイドライド
（ＤＭＡＨ；dimethyl aluminum hydride ）およびジメ
チルエチルアミンアラン（ＤＭＥＡＡ；dimethyl ethyl
amine alane）のような有機金属化合物先駆体（precurs
or ）１０４を気化させ、直接蒸気層１０１に搬入する
か、または、水素（Ｈ2 ）およびアルゴン（Ａｒ）のキ
ャリアガス（carrier gas ）１０５を利用して蒸着層１
０１に搬入する。
ように、配線金属薄膜の信頼性を向上させるため、ま
ず、トリイソブチルアルミニウム（ＴｉＢＡ；Tri-isob
utyl aluminum ）、ジメチルアルミニウムハイドライド
（ＤＭＡＨ；dimethyl aluminum hydride ）およびジメ
チルエチルアミンアラン（ＤＭＥＡＡ；dimethyl ethyl
amine alane）のような有機金属化合物先駆体（precurs
or ）１０４を気化させ、直接蒸気層１０１に搬入する
か、または、水素（Ｈ2 ）およびアルゴン（Ａｒ）のキ
ャリアガス（carrier gas ）１０５を利用して蒸着層１
０１に搬入する。
【０００７】次に、蒸着層１０１内でシリコン、アルミ
ニウム、チタニウムナイトライド（ＴｉＮ）およびＳｉ
Ｏ2 からなる群より選ばれた少なくとも１種を含むウエ
ハ１０３のみをヒーター１０２により１００℃−４００
℃に加熱し、金属有機化合物先駆体１０４を熱分解する
ことによりアルミニウム薄膜を１００Å−２００００Å
の厚さに蒸着していた。
ニウム、チタニウムナイトライド（ＴｉＮ）およびＳｉ
Ｏ2 からなる群より選ばれた少なくとも１種を含むウエ
ハ１０３のみをヒーター１０２により１００℃−４００
℃に加熱し、金属有機化合物先駆体１０４を熱分解する
ことによりアルミニウム薄膜を１００Å−２００００Å
の厚さに蒸着していた。
【０００８】また、米国特許第５００８２１７号に記載
された方法においては、図４に示すように、ＳｉＯ2 か
らなる基板１０６上にＴｉＮX の核形成層１０７を形成
し、大気にふれることなく１つのシステム内でＣＶＤ法
（Chemical Vapor Deposition ）により核形成層１０７
上にＴｉＢＡを蒸着させ、アルミニウム薄膜１０８を形
成していた。
された方法においては、図４に示すように、ＳｉＯ2 か
らなる基板１０６上にＴｉＮX の核形成層１０７を形成
し、大気にふれることなく１つのシステム内でＣＶＤ法
（Chemical Vapor Deposition ）により核形成層１０７
上にＴｉＢＡを蒸着させ、アルミニウム薄膜１０８を形
成していた。
【０００９】図５は、核形成層を形成した後アルミニウ
ム薄膜を形成する方法と、核形成層を形成せずにアルミ
ニウム薄膜を形成する方法とにおける蒸着時間とアルミ
ニウム薄膜の厚さとの関係を示すグラフである。図５を
参照して、図４で示す核形成層１０７を形成する方法１
０９においては、図２、３で示す核形成層を形成せずに
シリコン基板上に直ちにアルミニウムをＣＶＤ法により
蒸着する方法１１０に比べアルミニウムの蒸着時間が短
いので、短時間内にアルミニウム薄膜を形成することが
できるという利点がある。
ム薄膜を形成する方法と、核形成層を形成せずにアルミ
ニウム薄膜を形成する方法とにおける蒸着時間とアルミ
ニウム薄膜の厚さとの関係を示すグラフである。図５を
参照して、図４で示す核形成層１０７を形成する方法１
０９においては、図２、３で示す核形成層を形成せずに
シリコン基板上に直ちにアルミニウムをＣＶＤ法により
蒸着する方法１１０に比べアルミニウムの蒸着時間が短
いので、短時間内にアルミニウム薄膜を形成することが
できるという利点がある。
【００１０】
【発明が解決しようとする課題】ただし、このような従
来の金属有機化合物先駆体を利用して半導体素子の配線
金属薄膜を製造する方法においては、金属有機化合物先
駆体の生成速度は遅く、応用時間（incubation time ）
も長い。そのため、金属有機化合物先駆体膜の表面が粗
く、蒸着速度も遅くなり、金属有機化合物先駆体膜を選
択的に蒸着することが難しい。その結果、配線金属薄膜
のアルミニウム薄膜を選択的に形成することが難しくな
るといった不都合な点がある。
来の金属有機化合物先駆体を利用して半導体素子の配線
金属薄膜を製造する方法においては、金属有機化合物先
駆体の生成速度は遅く、応用時間（incubation time ）
も長い。そのため、金属有機化合物先駆体膜の表面が粗
く、蒸着速度も遅くなり、金属有機化合物先駆体膜を選
択的に蒸着することが難しい。その結果、配線金属薄膜
のアルミニウム薄膜を選択的に形成することが難しくな
るといった不都合な点がある。
【００１１】そこで、本発明の目的は、タングステンの
核形成層上に金属有機化合物先駆体のアルミニウム薄膜
を形成し、反応時間を短縮して核形成層の形成速度を増
加させ、滑らかな膜表面および良好な特性を有する半導
体素子の配線金属薄膜の製造方法を提供することであ
る。
核形成層上に金属有機化合物先駆体のアルミニウム薄膜
を形成し、反応時間を短縮して核形成層の形成速度を増
加させ、滑らかな膜表面および良好な特性を有する半導
体素子の配線金属薄膜の製造方法を提供することであ
る。
【００１２】
【課題を解決するための手段】本発明の半導体素子の配
線金属薄膜の製造方法は、複数の物質より形成された基
板の上面の所定の部分に絶縁膜を形成する工程と、絶縁
膜の所定の部分を基板の上面が露出するまでエッチング
する工程と、絶縁膜のエッチングがされた部分に基板の
形成物質中の特定物質のみに蒸着性がある所定物質を蒸
着し、核形成層を形成する工程と、核形成層の上にアル
ミニウム薄膜を形成する工程とを備えたものである。
線金属薄膜の製造方法は、複数の物質より形成された基
板の上面の所定の部分に絶縁膜を形成する工程と、絶縁
膜の所定の部分を基板の上面が露出するまでエッチング
する工程と、絶縁膜のエッチングがされた部分に基板の
形成物質中の特定物質のみに蒸着性がある所定物質を蒸
着し、核形成層を形成する工程と、核形成層の上にアル
ミニウム薄膜を形成する工程とを備えたものである。
【００１３】また、基板を形成する物質は、二酸化硅素
（ＳｉＯ2 ）と、シリコン（Ｓｉ）、金属性物質および
窒素化合物からなる群より選ばれた１種類の物質との２
種類を用いてもよい。
（ＳｉＯ2 ）と、シリコン（Ｓｉ）、金属性物質および
窒素化合物からなる群より選ばれた１種類の物質との２
種類を用いてもよい。
【００１４】また、核形成層は、六フッ化タングステン
（ＷＦ6 ）ガス、六フッ化タングステン（ＷＦ6 ）と水
素（Ｈ2 ）との混合ガスおよび六フッ化タングステン
（ＷＦ 6 ）とモノシラン（ＳｉＨ4 ）との混合ガスから
なる群より選ばれた１種のガスを分解することを利用
し、化学気相蒸着法により形成されてもよい。
（ＷＦ6 ）ガス、六フッ化タングステン（ＷＦ6 ）と水
素（Ｈ2 ）との混合ガスおよび六フッ化タングステン
（ＷＦ 6 ）とモノシラン（ＳｉＨ4 ）との混合ガスから
なる群より選ばれた１種のガスを分解することを利用
し、化学気相蒸着法により形成されてもよい。
【００１５】また、核形成層は、基板の温度を３００℃
以上に維持し、１２０秒以内に形成されることが好まし
い。
以上に維持し、１２０秒以内に形成されることが好まし
い。
【００１６】また、核形成層の厚みは、１０００Å以下
であることが好ましい。また、核形成層は、タングステ
ンにて形成されていてもよい。
であることが好ましい。また、核形成層は、タングステ
ンにて形成されていてもよい。
【００１７】また、核形成層は、基板上で絶縁層のエッ
チングがされた部分のすべてに形成されていてもよい。
チングがされた部分のすべてに形成されていてもよい。
【００１８】また、核形成層は、基板上で絶縁層のエッ
チングがされた部分に選択的に形成されてもよい。
チングがされた部分に選択的に形成されてもよい。
【００１９】また、アルミニウム薄膜は、核形成層上に
金属有機化合物先駆体を用い、ＭＯＣＶＤ法により形成
されてもよい。
金属有機化合物先駆体を用い、ＭＯＣＶＤ法により形成
されてもよい。
【００２０】また、アルミニウム薄膜の厚さは、１００
００Å以下であることが好ましい。また、金属性物質
は、アルミニウム、銅、アルミニウム合金および銅合金
からなる群より選ばれた１種であってもよい。
００Å以下であることが好ましい。また、金属性物質
は、アルミニウム、銅、アルミニウム合金および銅合金
からなる群より選ばれた１種であってもよい。
【００２１】また、金属有機化合物先駆体は、トリイソ
ブチルアルミニウム、ジメチルアルミニウムハイドライ
ド、トリメチルアミンアランおよびメチルアミンアラン
からなる群より選ばれた１種であってもよい。
ブチルアルミニウム、ジメチルアルミニウムハイドライ
ド、トリメチルアミンアランおよびメチルアミンアラン
からなる群より選ばれた１種であってもよい。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
を用いて説明する。
【００２３】本発明の半導体素子の配線金属薄膜の製造
方法においては、図１に示したように、基板１４はＳｉ
Ｏ2 と、シリコン、銅、銅化合物、アルミニウム、アル
ミニウム化合物およびチタニウムナイトライドのような
窒素化合物からなる群より選ばれた１種類の物質とによ
り形成されている。基板１４の上面の所定の部分に絶縁
物質を形成することにより絶縁膜１５が形成されてい
る。絶縁膜１５が所定のパターンにエッチングされて、
基板１４の上面の所定の部分が露出されている。その露
出部分に基板形成物質中の特定物質のみに蒸着性を示す
所定物質が蒸着されて核形成層１６が形成されている。
このとき、核形成層１６は基板１４上面のエッチングさ
れた全部分に形成することも可能であるし、基板１４上
面のエッチングされた部分内の所定部分に選択的に形成
することも可能である。
方法においては、図１に示したように、基板１４はＳｉ
Ｏ2 と、シリコン、銅、銅化合物、アルミニウム、アル
ミニウム化合物およびチタニウムナイトライドのような
窒素化合物からなる群より選ばれた１種類の物質とによ
り形成されている。基板１４の上面の所定の部分に絶縁
物質を形成することにより絶縁膜１５が形成されてい
る。絶縁膜１５が所定のパターンにエッチングされて、
基板１４の上面の所定の部分が露出されている。その露
出部分に基板形成物質中の特定物質のみに蒸着性を示す
所定物質が蒸着されて核形成層１６が形成されている。
このとき、核形成層１６は基板１４上面のエッチングさ
れた全部分に形成することも可能であるし、基板１４上
面のエッチングされた部分内の所定部分に選択的に形成
することも可能である。
【００２４】また、基板の形成物質中の特定物質のみに
蒸着性を示す物質としては、たとえば基板がシリコンお
よびＳｉＯ2 を含む場合は、シリコンのみに蒸着性を示
すタングステンを使用することができる。タングステン
をＣＶＤ法により基板１４上面のエッチングされた部分
に蒸着させると、従来のＣＶＤ法にてアルミニウムを基
板１４上面のエッチングされた部分に蒸着させる場合に
比べ、反応時間を短縮することができる。
蒸着性を示す物質としては、たとえば基板がシリコンお
よびＳｉＯ2 を含む場合は、シリコンのみに蒸着性を示
すタングステンを使用することができる。タングステン
をＣＶＤ法により基板１４上面のエッチングされた部分
に蒸着させると、従来のＣＶＤ法にてアルミニウムを基
板１４上面のエッチングされた部分に蒸着させる場合に
比べ、反応時間を短縮することができる。
【００２５】タングステンをＣＶＤ法にて基板１４上面
のエッチングされた部分に蒸着するときは、図１
（Ａ）、（Ｂ）に示したように、まず基板１４上の絶縁
膜１５をエッチングする。その後エッチングされた部分
を３００℃以上の温度に維持し、１２０秒以内の間で、
六フッ化タングステン（ＷＦ6 ）ガス、六フッ化タング
ステン（ＷＦ6 ）と水素（Ｈ2 ）との混合ガスおよび六
フッ化タングステン（ＷＦ6）とモノシラン（Ｓｉ
Ｈ4 ）との混合ガスからなる群より選ばれた１種のガス
を用いてガス分解を行ない、１００Å〜１０００Åの厚
さで核形成層１６を蒸着させる。
のエッチングされた部分に蒸着するときは、図１
（Ａ）、（Ｂ）に示したように、まず基板１４上の絶縁
膜１５をエッチングする。その後エッチングされた部分
を３００℃以上の温度に維持し、１２０秒以内の間で、
六フッ化タングステン（ＷＦ6 ）ガス、六フッ化タング
ステン（ＷＦ6 ）と水素（Ｈ2 ）との混合ガスおよび六
フッ化タングステン（ＷＦ6）とモノシラン（Ｓｉ
Ｈ4 ）との混合ガスからなる群より選ばれた１種のガス
を用いてガス分解を行ない、１００Å〜１０００Åの厚
さで核形成層１６を蒸着させる。
【００２６】次に、図１（Ｃ）に示したように、核形成
層１６上に、金属有機化合物先駆体として、たとえば、
トリイソブチルアルミニウム、ジメチルアルミニウムハ
イドライド、トリメチルアミンアランおよびジメチルア
ミンアランからなる群より選ばれた１種を用いてＭＯＣ
ＶＤ法（Metal Organic Chemical Vapor Deposition）
により、１００００Å以下の厚さでアルミニウム薄膜１
７を形成する。
層１６上に、金属有機化合物先駆体として、たとえば、
トリイソブチルアルミニウム、ジメチルアルミニウムハ
イドライド、トリメチルアミンアランおよびジメチルア
ミンアランからなる群より選ばれた１種を用いてＭＯＣ
ＶＤ法（Metal Organic Chemical Vapor Deposition）
により、１００００Å以下の厚さでアルミニウム薄膜１
７を形成する。
【００２７】このように、タングステンをＣＶＤ法にて
基板１４上面のエッチングされた部分に蒸着することに
より形成した核形成層１６上面にアルミニウム薄膜１７
を形成すると、図５に示した方法１０９のように、核形
成層を形成しない場合の方法１１０に比べ、蒸着の時間
が短縮され、アルミニウム薄膜の成長時間が短縮され
る。
基板１４上面のエッチングされた部分に蒸着することに
より形成した核形成層１６上面にアルミニウム薄膜１７
を形成すると、図５に示した方法１０９のように、核形
成層を形成しない場合の方法１１０に比べ、蒸着の時間
が短縮され、アルミニウム薄膜の成長時間が短縮され
る。
【００２８】
【発明の効果】以上説明したように、本発明の半導体素
子の配線金属薄膜の製造方法においては、タングステン
を用いて核形成層を形成し、核形成層上に金属有機化合
物先駆体を用いてＭＯＣＶＤ法によりアルミニウム薄膜
を形成するものである。そのため、核形成層の形成時に
反応時間が短縮されて、核形成層の表面が滑らかにな
り、膜の特性が良好になるという効果がある。さらに、
核形成層の蒸着速度が向上し、選択的な蒸着を容易に行
ない得るという効果がある。また、所望のパターンに容
易にエッチングを行なうことができ、６４メガビット以
上のＤＲＡＭのような高集積半導体素子の金属配線の信
頼性を向上させることができるという効果がある。
子の配線金属薄膜の製造方法においては、タングステン
を用いて核形成層を形成し、核形成層上に金属有機化合
物先駆体を用いてＭＯＣＶＤ法によりアルミニウム薄膜
を形成するものである。そのため、核形成層の形成時に
反応時間が短縮されて、核形成層の表面が滑らかにな
り、膜の特性が良好になるという効果がある。さらに、
核形成層の蒸着速度が向上し、選択的な蒸着を容易に行
ない得るという効果がある。また、所望のパターンに容
易にエッチングを行なうことができ、６４メガビット以
上のＤＲＡＭのような高集積半導体素子の金属配線の信
頼性を向上させることができるという効果がある。
【図１】本発明の半導体素子の配線金属薄膜の製造方法
の工程図である。
の工程図である。
【図２】従来の金属有機化合物先駆体により半導体素子
の配線金属薄膜を製造する方法に用いられる装置の概略
図である。
の配線金属薄膜を製造する方法に用いられる装置の概略
図である。
【図３】従来の金属有機化合物先駆体により半導体素子
の配線金属薄膜を製造する方法に用いられる装置の概略
図である。
の配線金属薄膜を製造する方法に用いられる装置の概略
図である。
【図４】従来の核形成層を形成した後、配線金属薄膜を
製造する方法により製造された半導体の断面図である。
製造する方法により製造された半導体の断面図である。
【図５】核形成層を形成した後、配線金属薄膜を形成す
る方法１０９と直ちに配線金属薄膜を形成する方法１１
０とにおいて蒸着時間とアルミニウム薄膜の厚さとの関
係を示すグラフである。
る方法１０９と直ちに配線金属薄膜を形成する方法１１
０とにおいて蒸着時間とアルミニウム薄膜の厚さとの関
係を示すグラフである。
１４ 基板 １５ 絶縁膜 １６ 核形成層 １７ アルミニウム薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/285 Ｃ ３０１ Ｒ 21/3065
Claims (12)
- 【請求項１】 半導体素子の配線金属薄膜の製造方法で
あって、 複数の物質により形成された基板の上面の所定の部分に
絶縁膜を形成する工程と、 前記絶縁膜の所定の部分を前記基板の上面が露出するま
でエッチングする工程と、 前記絶縁膜のエッチングがされた部分に前記基板の形成
物質中の特定物質のみに蒸着性がある所定物質を蒸着
し、核形成層を形成する工程と、 前記核形成層の上にアルミニウム薄膜を形成する工程と
を備えた、半導体素子の配線金属薄膜の製造方法。 - 【請求項２】 前記基板を形成する物質は、二酸化硅素
（ＳｉＯ2 ）と、シリコン（Ｓｉ）、金属性物質および
窒素化合物からなる群より選ばれた１種類の物質との２
種類を用いる、請求項１に記載の半導体素子の配線金属
薄膜の製造方法。 - 【請求項３】 前記核形成層を形成する工程は、六フッ
化タングステン（ＷＦ6 ）ガス、六フッ化タングステン
（ＷＦ6 ）と水素（Ｈ2 ）との混合ガスおよび六フッ化
タングステン（ＷＦ6 ）とモノシラン（ＳｉＨ4 ）との
混合ガスからなる群より選ばれた１つのガスを分解する
ことを利用し、化学気相蒸着法により前記核形成層を形
成することを含む、請求項１に記載の半導体素子の配線
金属薄膜の製造方法。 - 【請求項４】 前記核形成層を形成する工程は、前記基
板の温度を３００℃以上に維持し、１２０秒以内に前記
核形成層を形成することを含む、請求項１に記載の半導
体素子の配線金属薄膜の製造方法。 - 【請求項５】 前記核形成層を形成する工程は、１００
０Å以下の厚さで前記核形成層を形成することを含む、
請求項１に記載の半導体素子の配線金属薄膜の製造方
法。 - 【請求項６】 前記核形成層を形成する工程は、タング
ステンにて前記核形成層を形成することを含む、請求項
１に記載の半導体素子の配線金属薄膜の製造方法。 - 【請求項７】 前記核形成層を形成する工程は、前記基
板上で前記絶縁層のエッチングがされた部分のすべてに
前記核形成層を形成することを含む、請求項１に記載の
半導体素子の配線金属薄膜の製造方法。 - 【請求項８】 前記核形成層を形成する工程は、前記基
板上で前記絶縁層のエッチングがされた部分に選択的に
前記核形成層を形成することを含む、請求項１に記載の
半導体素子の配線金属薄膜の製造方法。 - 【請求項９】 前記アルミニウム薄膜を形成する工程
は、前記核形成層上に金属有機化合物先駆体を用い、Ｍ
ＯＣＶＤ法（Metal Organic Chemical Vapor Depositio
n ）により前記アルミニウム薄膜を形成することを含
む、請求項１に記載の半導体素子の配線金属薄膜の製造
方法。 - 【請求項１０】 前記アルミニウム薄膜を形成する工程
は、１００００Å以下の厚さで前記アルミニウム薄膜を
形成することを含む、請求項１に記載の半導体素子の配
線金属薄膜の製造方法。 - 【請求項１１】 前記金属性物質は、アルミニウム、
銅、アルミニウム合金および銅合金からなる群より選ば
れた１種である、請求項２に記載の半導体素子の配線金
属薄膜の製造方法。 - 【請求項１２】 前記金属有機化合物先駆体は、トリイ
ソブチルアルミニウム、ジメチルアルミニウムハイドラ
イド、トリメチルアミンアランおよびメチルアミンアラ
ンからなる群より選ばれた１種が用いられる、請求項９
に記載の半導体素子の配線金属薄膜の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P26004 | 1994-10-11 | ||
| KR1019940026004A KR0141966B1 (ko) | 1994-10-11 | 1994-10-11 | 배선금속박막의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195440A true JPH08195440A (ja) | 1996-07-30 |
Family
ID=19394876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7261400A Pending JPH08195440A (ja) | 1994-10-11 | 1995-10-09 | 半導体素子の配線金属薄膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08195440A (ja) |
| KR (1) | KR0141966B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272270B1 (ko) * | 1997-06-30 | 2000-12-01 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
-
1994
- 1994-10-11 KR KR1019940026004A patent/KR0141966B1/ko not_active IP Right Cessation
-
1995
- 1995-10-09 JP JP7261400A patent/JPH08195440A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR0141966B1 (ko) | 1998-07-15 |
| KR960015793A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255216B1 (en) | Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition | |
| US7955972B2 (en) | Methods for growing low-resistivity tungsten for high aspect ratio and small features | |
| US7443032B2 (en) | Memory device with chemical vapor deposition of titanium for titanium silicide contacts | |
| US6258174B1 (en) | Gas supplying apparatus | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| US6204175B1 (en) | Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer | |
| US5364664A (en) | Process for non-selectively forming deposition film on a non-electron-donative surface | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| US5653810A (en) | Apparatus for forming metal film and process for forming metal film | |
| JPH06283453A (ja) | 半導体装置製造方法 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| JP3003607B2 (ja) | バリア膜の形成方法と半導体装置 | |
| JPH08195440A (ja) | 半導体素子の配線金属薄膜の製造方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR0175016B1 (ko) | 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법 | |
| JP3176088B2 (ja) | 堆積膜形成法 | |
| KR100464393B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100234397B1 (ko) | 반도체장치의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |