KR0141966B1 - 배선금속박막의 제조방법 - Google Patents

배선금속박막의 제조방법

Info

Publication number
KR0141966B1
KR0141966B1 KR1019940026004A KR19940026004A KR0141966B1 KR 0141966 B1 KR0141966 B1 KR 0141966B1 KR 1019940026004 A KR1019940026004 A KR 1019940026004A KR 19940026004 A KR19940026004 A KR 19940026004A KR 0141966 B1 KR0141966 B1 KR 0141966B1
Authority
KR
South Korea
Prior art keywords
nucleation layer
thin film
aluminum
substrate
metal thin
Prior art date
Application number
KR1019940026004A
Other languages
English (en)
Other versions
KR960015793A (ko
Inventor
이시우
이기호
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940026004A priority Critical patent/KR0141966B1/ko
Priority to JP7261400A priority patent/JPH08195440A/ja
Publication of KR960015793A publication Critical patent/KR960015793A/ko
Application granted granted Critical
Publication of KR0141966B1 publication Critical patent/KR0141966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 배선금속박막의 제조방법에 관한 것으로, 2가지 이상의 기판물질이 혼합된 기판의 소정영역 위에, 상기 기판물질중 특정 기판물질에 대해서만 선택적 증착성을 가지는 소정의 물질을 증착시켜 핵생성층을 형성하는 공정과, 상기 핵생성층 위에 알루미늄을 선택적으로 증착시켜 알루미늄박막을 형성하는 공정을 표함하여 구성되며, 상기 핵생성층을 형성하기 위한 인큐베이션 시간이 감소로 핵생성층의 표면이 매끄러워 막특성이 좋고, 증착속도를 향상시킬 수 있으며, 선택적증착이 용이할 뿐만 아니라 콘택홀이나 비아홀의 매립시 선택손실이 감소하므로 플러깅(piugginf)을 할 수 있으며, 이에따라 64메가 디램(DRAM)급 이상의 초고집적 소자의 금속배선에 대한 신뢰성을 향상시킬 수 있는 효고가 있다.

Description

배선금속박막의 제조방법
제1도는 종래의 금속유기화합물을 프리커서를 이용하여 배선금속박막을 제조하기 위한 장치의 구성도.
제2도는 종래의 금속유기화합물을 프리커서를 이용하여 배선금속박막을 제조하기 위한 다른 장치의 구성도.
제3도는 종래의 핵생성층을 이용한 배선금속박막의 단면도.
제4도는 기판 종류에 따른 배선금속박막의 증착두께변화를 도시한 그래프.
제5도는 금속종류별로 배선금속박막의 표면상태도.
제6도는 본 발명에 의한 배선금속박막의 제조방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
14:기판 15:절연막
16:핵생성층 17:알루미늄 박막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 배선금속박막의 결정입자를 증가시킬 수 있는 반도체소자의 배선금속박막 제조방법에 관한 것이다.
일반적으로 배선금속박막은 n+ 실리콘(silicon) 및 p+ 실리콘에 대한 접촉저항이 낮고 성막·가공이 용이한 알루미늄(Al)이 주로 사용되어왔는데, 최근에는 서브마이크론(submicron) 폭이 미세배선이 알반화되면서 다음과 같은 문제점들이 나타나게 되었다.
첫째, 전자의 흐름에 의한 알루미늄 원자의 확산이나 활성화 에너지가 낮은 입계(粒界)확산, 그리고 결정입자직경 및 방위의 불균일로 인해 전류밀도가 증가하여 일렉트로 마이그레이션 (electro migration) 현상이 발생하여 배선수명이 저하되며, 둘째, 가열시의 압축응력과 낮은 재결정온도로 인해 힐록(hillock)이 발생하여 층간절연내압이 불량하게 되며, 세째, 페시베이션(passivation) 막에서 받는 인장응력에 의해 배선이 단선되거나 부분적으로 손실되는 등 여러가지 원인들에 의해 신뢰성이 저하되었다.
따라서 최근에는 배선금속박막의 신뢰성을 향상시키기 위해, 제1도 및 제2도에 도시한 바와 같이 트리이소부틸 알루미늄(TiBA:Tri-isoburylaluminm), 디메틸 알루미늄 하이드라이드(DMAH:dimethy aluminum hydried) 또는 디메틸에틸아민알렌(DMEAA:dimethy ethyl amine alane)과 같은 금속유기화합물 프리커서(precursor)(4)를 기화시켜 직접 증착조(1)로 반입하거나 H2또는 Ar의 캐리어 가스(carrier gas(5)를 이용해 증착조(1)로 반입시켜, 증착조(1) 내에서 실리콘이나 알루미늄 또는 티타늄 나이트라이드(TiN) 또는 SiO2로된 웨이퍼(3)만 히터(2)로 100℃ ~ 400℃ 정도 가열시킴으로써 열분해에 의해 알루미늄 박막을 100Å ~ 20000Å 두깨로 증착시키는 방버이 개발되었으며, 이외에도 미국특허 제 5,008,217호에는 제3도에 도시한 바와 같이, SiO2기판(6)상에 TiNx로 이루어진 핵생성층(7)을 먼저 형성하고, 대기에 노출없이 곧바로 한 시스템 내에서 상기 핵생성층(7) 위에 TiBA를 CVD 법으로 증착시켜 알루미늄박막(8)을 형성하는 방법이 개발되어 있다.
이러한 핵생성층의 사용은 제4도에 도시한 바와 같이 핵생성층을 형성하지 않고 실리콘 기판에 CVD 알루미늄을 그냥 증착시키는 CVD W 으로 핵생성층을 형성한 후 그 위에 CVD 알루미늄을 증착시키는 것(9)이 증착시간이 짧기 때문에 단시간에 알루미늄 박막을 성장시키는 데 훨씬 유리한 것을 알 수 있다.
그러나 상기와 같은 종래의 금속유기화합물을 프리커서를 이용하는 방법은 알루미늄박막의 핵생성속도가 느리고 인큐베이션 시간(incubation time)이 길기때문에 막이 표면이 거치고 증착속도가 느리며, 핵생성층을 이용하는 방법은 선택적 증착이 어려워 이후에 증착되는 알루미늄의 선택적 증착이 불가능한 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 2가지 이상의 기판물질이 혼합된 기판의 특정물질 위에 선택적으로 텅스텐을 이용하여 핵생성층을 형성한 후 상기 핵생성층 위에 금속유기화합물을 프리커서로 알루미늄 박막을 형성함으로써 인큐베이션 시간을 감소시키며, 선택적증착이 가능할뿐 아니라 상기 핵생성층의 형성속도 증가로 인해 표면이 매끄러워 막특성이 좋은 배선금속박막의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 배선금속박막의 제조방법은, 전도성의 제 1 물질 및 절연성의 제 2 물질등의 2가지 이상의 기판물질이 혼합된 기판의 소정영역 위에 , 상기 기판물질중 제 1 물질상에만 선택적으로 증착성을 가지는 소정의 제 3 물질을 증착시켜 핵생성층을 형성하는 공정과, 상기 핵생성층을 위에 알루미늄을 선택적으로 증착시며 알루미늄 박막을 형성하는 공정을 포함하여 구성된 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 배선금속박막의 제조방법은 제6도에 도시한 바와 같이, 먼저 (a)도 및 (b)도에서는 기판물질로서, 예를들면 실리콘이나 SiO2, 구리(Cu), 구리화합물, 알루미늄 또는 알루미늄화합물 과 같은 금속물질, 또는 티타늄 나이트라이드와 같은 질소화합물이 2가지 이상 섞여있는 기판(14) 상에, 절연물질을 도포한 후 기판의 소정영역이 노출되도록 선택적으로 식각하여 절연막(15)을 형성하고, 상기 절연막(15)이 형성된 구조물 전면에 상기 기판물질중 특정 기판물질에 대해 증착성이 우수한 물질을 증착시켜 핵생성층(16)을 형성한다.
여기서 상기 기판의 표면처리공정을 수행하면 상기 핵생성층(16)의 핵성장속도를 증착시키고 선택비를 개선할 수 있으며, 이러한 공정은 콘택홀(contact hole)이나 비아홀(via hole) 매립에 이용할 수 있다.
그리고 상기 특정 기판물질에 대해 증착성이 우수한 물질로는, 예를들어 상기 기판이 실리콘과 Si O2가 섞여 있는 경우 상기 실리콘에만 증착되는 텅스텐을 들 수 있는데, 상기 텅스텐의 경우 CVD 법으로 증착시키게 되면 종래의 CVD 법으로 증착시킨 알루미늄보다 인큐베이션 시간이 짧다.
또한, 상기 텅스텐 외에도 기판물질에 따라 실리콘이나 TiN드을 사용할 수 있으며, 상기 텅스텐을 CVD법으로 증착시킬때는 상기 실리콘의 혼합 정도에 따라 제6도의 (a)도나 (b)도와 같이 일부 또는 전면에 형성하며, 상기 기판(14) 온도를 300℃ 이상으로 하고, 120초 이하의 공정시간동안, WF6, WF6+ H2, 또는 WF6+ SiH4중 어느 하나를 이용하여 가스분해시켜 100Å 이상, 약 1000Å 이하의 두께가 되도록 CVD 증착시킨다.
이때 상기 텅스텐으로된 핵생성층(16)은 제5도에 도시한 바와 같이 (a)도의 CVD 알루미늄 박막(12)보다 (b)도의 CVD 텅스텐 박막(13)의 결정입자가 더 작으므로 표면상태가 더 매끄럽게 형성된다.
이어서 제6도의 (c)에 도시한 바와 같이 상기 핵생성층(16) 위ㅎ에 금속유기화합물을 프리커서로서, 예를들면 크리이소부틸 알루미늄, 디메틸 알루미늄 하이드라이드, 트리메틸 아민알렌 또는 디메틸에틸 아민알렌 등을 이용하여 MOCVD법(Metal Organic CVD)으로 10000Å 이하의 알루미늄 박막(17)을 형성하는데, 이와같이 CVD 텅스텐으로된 핵생성층 위에 알루미늄 박막을 성장시키게 되면, 제4도에서 볼 수 있는 바와 같이 이때(선9)가 핵생성층을 형성하지 않았을때(선10)보다 증착시간이 짧아서 단시간엑 알루미늄 박막을 성장시킬 수 있다.
단, 상기 핵생성층(16) 위에 알루미늄 박마을 형성하는 경우 기판물질에 따라 텅스텐 외에 실리콘이나 TiN 등을 사용하게 되면, 상기 텅스텐에 비해 자연산화막의 성장이 용이하므로 세정에 유의해야한다.
이상에서와 같이 본 발명에 의하면, 텅스텐을 이용하여 핵생성층을 기판 위에 선택적으로 형성한 후 상기 핵생성층 위에 금속유기화합물을 프리커서를 이용한 MOCVD 법으로 알루미늄 박막을 형성함으로써 상기 핵생성층을 형성하기 위한 인큐베이션 시간의 감소로 핵생성층의 표면이 매끄러워 막특성이 좋고, 증착속도를 향상시킬 수 있으며, 선택적증착이 용이할뿐만 아니라 콘택홀이나 비아홀의 매리비시 선택손실이 감소하므로 플러깅(pulgging)을 할 수 있으며, 이에따라 64메가 디램(RAM)급 이상의 초고집적 소자의 금속배선에대한 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 전도성의 제1 물질 및 절연성의 제2 물질 등의 2가지 이상의 기판물질이 혼합된 기판상에, 상기 제1 물질상에만 선택적으로 증착성을 가지는 제3 물질을 증착시켜 핵생성층을 형성하는 공정과, 상기 핵생성층 위에만 알루미늄 박막을 선택적으로 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 배선금속박막의 제조방법.
  2. 제1항에 있어서, 상기 제1 물질 및 제2 물질 등의 2가지 이상의 기판물질은 시리콘, 금속물질 및 질소화합물질임을 특징으로 하는 배선금속박막의 제조방법.
  3. 제1항에 있어서, 상기 핵생성층은 WF6, WF6+ H2, 또는 WF6+ SiH4중 어느 하나의 가스 분해를 이용한 화학기상증착법을 형성함을 특징으로 하는 배선금속박막의 제조방법.
  4. 제1항에 있어서, 상기 핵생성층은 기판온도를 300℃ 이상으로 하여, 120초 이하의 공정시간동안 형성함을 특징으로 하는 배선금속박막의 제조방법.
  5. 제1항에 있어서, 상기 핵생성층은 그에 두께가 1000Å 이하로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  6. 제1항에 있어서, 상기 핵생성층은 텅스텐으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  7. 제1항에 있어서, 상기 핵생성층은 TiN으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  8. 제1항에 있어서, 상기 핵생성층은 상기 기판의 소정영역 일부에만 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  9. 제1항에 있어서, 상기 알루미늄 박막은 금속유기화합물 프리커서를 이용한 MOCVD 법으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  10. 제1항에 있어서, 상기 알루미늄 박막은 두께가 10000Å 이하로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  11. 제2항에 있어서, 상기 금속물질은 알루미늄, 구리, 알루미늄 합금 또는 구리합금중 어느 하나임을 특징으로 하는 배선금속박막의 제조방법.
  12. 제9항에 있어서, 상기 금속유기화합물 플리커서는 트리이소부틸 알루미늄, 디메틸 알루미늄 하이드라이드, 트리메틸 아민알렌 또는 디메틸에틸 아민알렌 중 어느 하나임을 특징으로 하는 배선금속박막의 제조방법.
KR1019940026004A 1994-10-11 1994-10-11 배선금속박막의 제조방법 KR0141966B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940026004A KR0141966B1 (ko) 1994-10-11 1994-10-11 배선금속박막의 제조방법
JP7261400A JPH08195440A (ja) 1994-10-11 1995-10-09 半導体素子の配線金属薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026004A KR0141966B1 (ko) 1994-10-11 1994-10-11 배선금속박막의 제조방법

Publications (2)

Publication Number Publication Date
KR960015793A KR960015793A (ko) 1996-05-22
KR0141966B1 true KR0141966B1 (ko) 1998-07-15

Family

ID=19394876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026004A KR0141966B1 (ko) 1994-10-11 1994-10-11 배선금속박막의 제조방법

Country Status (2)

Country Link
JP (1) JPH08195440A (ko)
KR (1) KR0141966B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272270B1 (ko) * 1997-06-30 2000-12-01 김영환 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
KR960015793A (ko) 1996-05-22
JPH08195440A (ja) 1996-07-30

Similar Documents

Publication Publication Date Title
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
KR100287180B1 (ko) 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR940010501B1 (ko) 알킬 알루미늄 하이드라이드를 사용한 선택 퇴적을 이용한 퇴적막 형성 방법
US6204175B1 (en) Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
EP0841690A1 (en) Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
EP0420594B1 (en) Process for forming metal deposited film containing aluminium as main component by use of alkyl aluminium hydride
EP0794568A2 (en) Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US6187673B1 (en) Small grain size, conformal aluminum interconnects and method for their formation
KR940007444B1 (ko) 알킬알루미늄하이드라이드를 사용한 퇴적막 형성방법 및 반도체장치의 제조방법
KR0141966B1 (ko) 배선금속박막의 제조방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR100464393B1 (ko) 반도체소자의금속배선형성방법
JP2721013B2 (ja) 堆積膜形成法
EP0417997B1 (en) Process for forming metal deposited film containing aluminum as main component by use of alkyl aluminum hydride
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
KR20030059489A (ko) 금속배선 확산방지막을 구비한 반도체 소자의 제조방법
JP2670152B2 (ja) 堆積膜形成法
JPH04192562A (ja) 半導体装置及びその製造方法
JP2670151B2 (ja) 堆積膜形成法
JP2752961B2 (ja) 堆積膜形成法
KR100264768B1 (ko) 반도체 장치의 금속배선 형성방법
JP2781219B2 (ja) 堆積膜形成法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee