KR100464393B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100464393B1
KR100464393B1 KR1019970045533A KR19970045533A KR100464393B1 KR 100464393 B1 KR100464393 B1 KR 100464393B1 KR 1019970045533 A KR1019970045533 A KR 1019970045533A KR 19970045533 A KR19970045533 A KR 19970045533A KR 100464393 B1 KR100464393 B1 KR 100464393B1
Authority
KR
South Korea
Prior art keywords
gas
deposition
semiconductor substrate
metal wiring
heat treatment
Prior art date
Application number
KR1019970045533A
Other languages
English (en)
Other versions
KR19990024435A (ko
Inventor
임현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970045533A priority Critical patent/KR100464393B1/ko
Publication of KR19990024435A publication Critical patent/KR19990024435A/ko
Application granted granted Critical
Publication of KR100464393B1 publication Critical patent/KR100464393B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

금속배선의 증착과 열처리를 반복하여 금속배선 표면의 거칠기를 개선시킬 수 있는 반도체 소자의 금속배선 형성방법을 개시한다. 이 방법은 금속배선의 하부구조가 구비된 반도체 기판을 화학기상증착 장치의 증착실내에 인입하는 단계와, 상기 반도체 기판상에 화학기상증착법으로 가장 우수한 표면형상을 갖는 임계두께만큼 금속을 증착하는 단계와, 증착되는 금속의 핵생성 자리를 제공할 수 있도록 상기 증착된 금속표면을 분위기 기체하에서 열처리하는 단계와, 상기 금속증착 단계와 상기 열처리 단계를 반복하여 상기 반도체 기판상에 원하는 두께만큼 금속층을 증착하는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법{Method for forming the metalization in a semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 상세하게는 금속배선의 표면 거칠기를 개선시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
최근 반도체 소자가 초고집적화 됨에 따라 콘택홀의 종횡비(aspect ratio)도 증가일로에 있으며, 이에 따라 배선(interconnection) 기술의 중요성이 대두되고 있다.
현재까지 반도체 소자에 사용되는 알루미늄과 같은 금속배선은 주로 스퍼터링과 같은 물리적 증착법(physical vapor deposition)에 의해 형성된다. 그러나 스퍼터링 방식에 의한 배선방법은, 콘택홀의 종횡비가 큰 경우, 즉 콘택홀이 높은 단차를 가지며 사이즈가 작은 경우에는, 콘택홀 내부에 보이드(void) 등의 결함이 발생하거나 단차도포(step coverage)특성이 불량하기 때문에 금속배선의 단락이나 힐록(Hillock)을 유발시켜 반도체 소자의 신뢰성을 저하시키는 원인이 되었다.
따라서, 최근에는 금속배선으로 사용되는 알루미늄을 단차도포 특성이 우수한 화학증착법(chemical vapor deposition,, 이하 CVD라 함)에 의해 증착하는 금속배선 공정이 이용되게 되었다. CVD에 의한 알루미늄 증착의 경우, 유기화합물이 증착원으로 사용되는데, 이러한 유기화합물로는 TIBA(triisobutyl alumi num), DMAH(dimethyl aluminum hydride), TMA(trimethyl aluminum), DMEAA (dime thyl ethylamine alane) 등이 있다.
CVD에 의한 알루미늄 박막은 그 두께가 500Å∼1000Å까지는 표면이 매끄럽게 형성되나, 섬형 증착특성으로 인하여 1000Å 이상에서는 비교적 거친 표면을 갖는다. 따라서, 이러한 표면의 거칠기 때문에 CVD에 의한 알루미늄을 수평으로 긴 금속배선에 적용하기 어려우며, 높은 종횡비의 콘택홀이나 비어홀(via hole)을 균일하게 매립하기 어렵기 때문에 반도체 소자의 신뢰도를 저하시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 수평으로 긴 금속배선에 적용하는 것이 가능하고, 높은 종횡비의 콘택홀이나 비어홀을 균일하게 매립할 수 있도록 CVD에 의한 금속배선의 표면 거칠기를 개선시키는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 금속배선 형성방법은, 금속배선의 하부구조가 구비된 반도체 기판을 화학기상증착 장치의 증착실내에 인입하는 단계와, 상기 반도체 기판상에 화학기상증착법으로 가장 우수한 표면형상을 갖는 임계두께만큼 금속을 증착하는 단계와, 증착되는 금속의 핵생성 자리를 제공할 수 있도록 상기 증착된 금속표면을 분위기 기체하에서 열처리하는 단계와, 상기 금속증착 단계와 상기 열처리 단계를 반복하여 상기 반도체 기판상에 원하는 두께만큼 금속층을 증착하는 것을 특징으로 한다.
또한, 상기 금속표면의 열처리는 600℃ 이하에서 행하되, 상기 금속표면의 열처리시 분위기 기체는 TiCl4 기체, B2H6 기체, WF6 기체, SiH4 기체, H2 기체, Ar 기체, N2 기체, NH3 기체, Cu 증기, Zn 증기 중에서 어느 하나를 선택하는 것을 특징으로 한다. 이 때, 상기 금속표면의 열처리시 상기 분위기 기체는 플라즈마 상태일 수 있다.
또한, 상기 반도체 기판상에 증착되는 금속은 Al이고, 상기 임계두께는 대략 500Å∼1000Å인 것을 특징으로 한다.
그리고, 상기 반도체 기판상에 증착되는 금속은 Al이고, Al의 증착원은 DMEAA와 같은 유기금속 화합물인 것을 특징으로 한다.
한편, 상기 Al 증착시, 상기 유기금속 화합물 가스가 상기 증착실 내로 원활하게 유입되도록 상기 유기금속 화합물 가스와 운반가스를 혼합하여 상기 증착실 내로 유입하는 것을 특징으로 한다. 상기 운반가스는 Ar 또는 N2이며, 증착실내로 유입되는 상기 운반가스의 유량은 500sccm 이하인 것을 특징으로 한다.
상기 Al 증착시, 증착실 내의 압력은 0.1Torr∼5Torr이고, 상기 반도체 기판과 샤워헤드와의 거리는 10mm∼50mm이며, 상기 반도체 기판의 온도는 100℃∼450℃인 것을 특징으로 한다.
이상과 같이 구성된 본 발명에 따른 반도체 소자의 금속배선 형성방법은 증착된 금속배선의 표면이 매끄럽기 때문에 CVD에 의한 Al을 수평으로 긴 금속배선에 적용하는 것이 가능하고, 높은 종횡비의 콘택홀이나 비어홀을 균일하게 매립할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따라 금속배선의 하부구조가 형성된 반도체 기판상에 Al과 같은 금속배선층을 증착한 것을 나타내는 단면도로서, 도 1을 참조하면서 통상적인 금속배선 공정을 설명하면 다음과 같다.
하부구조가 형성된 반도체 기판(100)에 절연막(102)을 형성하고, 이 절연막(102)에 사진/식각 공정을 진행하여 콘택홀을 정의한다. 콘택홀이 정의된 절연막(102)위에 예를 들면 Ti와 같은 확산장벽층(108)을 증착하는데, 상기 금속층은 통상적으로 열처리 공정을 거친다. 이 때, 콘택홀의 반도체 기판(100)과 장벽층(108)사이에는 실리콘이 열에 의해 반응하여 형성된 티타늄 실리사이드와 같은 오믹층(106)이 형성된다. 한편, 절연막위에 증착된 Ti는 절연막과 반응하지 않고 그대로 있게 되는데, 절연막과 반응하지 않은 이 Ti는 식각공정을 통하여 제거한다.
여기서 오믹층(106)을 형성하는 금속 실리사이드에 이용되는 금속은 반드시 티타늄에 한정되는 것은 아니며, 예를 들면, 텅스텐, 코발트, 몰리브데늄, 바나늄등을 이용할 수도 있다.
상기 오믹층이 형성된 반도체 기판(100)상에 콘택 계면의 안정화를 위하여 장벽층(108)을 형성한다. 장벽층의 재료로는 TiN, TaN, WN 등과 같은 금속 질화물이 적당하나 Cu, Zn, Ti, W 등도 가능하며, 전기적인 특성을 변화시키기 위하여 실리콘이나 붕소와 같은 불순물을 첨가할 수 있다.
이와 같이 장벽층(108)이 형성된 반도체 기판상에 본 발명에 따라 화학증착법으로 Al과 같은 반도체 소자의 금속배선(110)을 형성하게 된다.
도 2∼도 5는 도 1에 도시한 금속배선층인 Al의 두께를 달리하여 증착한 후, 그 표면을 주사형 전자현미경(SEM)으로 촬영한 사진들이다. 이하에서 도 2∼도 5를 참조하여 본 발명을 상세히 설명한다.
화학증착법에 의해 제조되는 금속배선은 증착조건과 밀접한 관계를 갖는데, 증착원이 유기금속 화합물인 경우, 증착원이 가지고 있는 결합의 종류 및 특성에 따라 열분해되는 온도가 다르기 때문에 특히 증착온도와 밀접한 관계를 갖는다.
화학증착법에 의한 증착은 증착온도에 따라 크게 두가지 영역으로 구분된다. 낮은 온도 영역은 반도체 기판의 표면반응이 증착속도를 결정하는 표면반응 제어영역이고, 높은 온도 영역은 확산되는 기체의 유량이 증착속도를 결정하는 유량전달 제어영역이다. 표면반응 제어영역에서는 증착온도가 증가함에 따라 증착속도가 증가하는 반면에 유량전달 제어영역에서는 증착온도와는 관계없이 표면반응 제어영역에 비해 증착속도가 빠르고 거의 일정하다. 한편, 화학증착법에서는 표면반응 제어영역에서 우수한 단차도포(step coverage)특성을 갖기 때문에 주로 표면반응 제어영역에서 증착이 이루어진다.
일반적으로 금속배선의 재료인 Al의 증착원으로는 유기금속 화합물이 사용되는데, 본 실시예에서는 DMEAA(dimethyl ethlamine alane)를 35℃로 유지하여 사용하며, 이 유기금속 화합물이 화학증착 장치의 증착실 내로 원활하게 유입되도록 유기금속 화합물 가스와 운반가스를 혼합하여 상기 증착실 내로 유입한다. 운반가스는 Ar 또는 N2이며, 증착실 내로 유입되는 상기 운반가스의 유량은 500sccm 이하이다. 이 때, 증착원에서 증착실까지의 가스라인은 35℃∼50℃로 유지하고, 증착실내의 전압은 0.1Torr∼5Torr이다. 또한, 증착실 내의 샤워헤드(미도시)와 반도체 기판(100)과의 거리는 10mm∼50mm이며, 반도체 기판(100)의 온도는 100℃∼180℃인 것이 바람직하다. 화학증착법으로 Al을 증착하는 경우, 증착원인 유기금속 화합물은 상기 DMEAA뿐만 아니라 TIBA(triisobutyl aluminum), DMAH(dimethyllaluminum hydride), TMA(trimethyl aluminum) 등도 가능하다.
본 발명에서 사용된 금속배선의 증착원인 DMEAA는 열분해 온도가 대략 80℃이상이고, 표면반응 제어영역이 대략 200℃이하이다. 화학증착법으로 Al을 증착하는 경우, 두께에 따라 박막이 형성되는 과정은 도 2∼도 5에 도시한 바와 같으며, 이하에서 설명한다.
장벽층(108)이 형성된 반도체 기판(100)상에 상기 공정조건에 따라 금속배선인 Al을 증착하게 되면, 먼저 도 2와 같이 Al 핵이 생성된다. 증착공정을 계속 진행시키면 도 3과 같이 2차원적으로 평면성장이 일어나고 계속해서 도 4와 같이 연속적인 박막이 형성된 후, 도 4에 도시된 바와 같이 3차원적으로 박막이 성장한다.
도 4에 도시된 Al의 경우, 반사율(RI)이 200% 이상으로서 우수한 표면형상을 갖고 있으나 도 5에 도시된 바와 같이 계속적으로 Al 증착공정을 진행하게 되면 Al의 성장이 불균일하여 반사율이 150% 이하로 그 표면형상이 불량해진다. 즉, 화학증착법으로 Al을 증착하는 경우, 임계두께 이상에서는 그 표면형상이 불량하게 되는 것을 알 수 있다. 그런데, 도 4에 도시된 Al의 임계두께는 대략 500Å∼1000Å 정도로서, 일반적으로 금속배선으로 사용되는 Al의 두께가 이 임계두께보다 훨씬 두껍기 때문에 표면형상이 우수한 Al을 얻을 수 없게 된다.
따라서, 본 발명에 따른 반도체 소자의 금속배선 형성방법은 먼저 가장 우수한 표면형상을 갖는 임계두께만큼 Al을 화학증착법으로 증착하고 Al의 핵생성자리를 제공할 수 있도록 Al 표면을 열처리한 후, 다시 임계두께만큼 Al을 화학증착법으로 증착하고 열처리하는 공정을 반복하여 원하는 두께의 Al을 형성한다. 이와 같이 하면, 원하는 두께로 증착하면서도 단차도포 특성과 표면형상이 우수한 금속배선을 형성할 수 있다.
상기 공정에 있어서, Al 표면의 열처리는 Al의 핵생성 자리를 제공하여 Al이 성장될 수 있도록 하기 위한 것으로서, 본 발명에서는 크게 두가지 방법이 사용된다. 첫 번째 방법은 분위기 기체하에서 Al 표면을 600℃ 이하로 열처리하는 방법이고, 두 번째 방법은 첫 번째 방법과 동일한 온도조건에서 행하되, 분위기 기체를 플라즈마 상태로 하여 열처리하는 방법이다. 분위기 기체는 TICL4, B2H6, WF6, SiH4, H2, Ar, N2, NH3, NF3 등이나 Cu, Zn 등과 같은 고체를 가열하여 얻어지는 증기일 수 있다.
이상 실시예를 들어 본 발명에 대해 설명하였으나, 본발명은 상술한 실시예에 한정되는 것은 아니며, 본 발명의 기술사상 및 범위내에서 각종 변경 및 개량이 가능하다.
이상에서 살펴본 바와 같이 본 발명에 따른 반도체 소자의 금속배선 형성방법은 증착된 금속배선의 표면이 매끄럽기 때문에 CVD에 의한 Al을 수평으로 긴 금속배선에 적용하는 것이 가능하고, 높은 종횡비의 콘택홀이나 비어홀(via hole)을 균일하게 매립할 수 있기 때문에 궁극적으로는 반도체 소자의 신뢰도를 향상시킬 수 있다.
도 1은 본 발명에 따라 금속배선의 하부구조가 형성된 반도체 기판상에 Al과 같은 금속배선층을 1회 증착한 것을 나타내는 단면도이다.
도 2∼도 5는 도 1에 도시한 금속배선층인 Al의 두께를 달리하여 증착한 후, 그 표면을 주사형 전자현미경(SEM)으로 촬영한 사진들이다.
<도면의 주요부분에 대한 부호의 설명>
100:반도체 기판 102:절연막
106:오믹층 108:장벽층
110:금속배선층

Claims (10)

  1. 금속배선의 하부구조가 구비된 반도체 기판을 화학기상증착 장치의 증착실내에 인입하는 단계;
    상기 반도체 기판상에 화학기상증착법으로 500 Å 내지 1000 Å 범위의 두께만큼 알루미늄(Al)을 증착하는 단계;
    상기 증착되는 Al의 핵생성 자리를 제공할 수 있도록 상기 증착된 Al 표면을 분위기 기체하에서 열처리하는 단계: 및
    상기 Al 증착 단계와 상기 열처리 단계를 반복하여 상기 반도체 기판상에 원하는 두께만큼 Al 층을 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 Al 표면의 열처리는 600℃ 이하에서 행하되, 상기 Al 표면의 열처리시 분위기 기체는 TiCl4 기체, B2H6 기체, WF6 기체, SiH4 기체, H2 기체, Ar 기체, N2 기체, NH3 기체, Cu 증기, Zn 증기 중에서 어느 하나를 선택하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 Al 표면의 열처리시 상기 분위기 기체는 플라즈마 상태인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서,
    상기 Al의 증착원은 유기금속 화합물인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제4항에 있어서,
    상기 유기금속 화합물은 DMEAA인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1항에 있어서,
    상기 Al 증착시, 상기 유기금속 화합물 가스가 상기 증착실 내로 원활하게 유입되도록 상기 유기금속 화합물 가스와 운반가스를 혼합하여 상기 증착실 내로 유입하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제6항에 있어서,
    상기 운반가스는 Ar 또는 N2이며, 증착실내로 유입되는 상기 운반가스의 유량은 500sccm 이하인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제1항에 있어서,
    상기 Al 증착시, 증착실 내의 압력은 0.1Torr∼5Torr인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제1항에 있어서,
    상기 Al 증착시, 상기 반도체 기판과 샤워헤드와의 거리는 10mm∼50mm인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제1항에 있어서,
    상기 Al 증착시, 상기 반도체 기판의 온도는 100℃∼180℃인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019970045533A 1997-09-02 1997-09-02 반도체소자의금속배선형성방법 KR100464393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045533A KR100464393B1 (ko) 1997-09-02 1997-09-02 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045533A KR100464393B1 (ko) 1997-09-02 1997-09-02 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990024435A KR19990024435A (ko) 1999-04-06
KR100464393B1 true KR100464393B1 (ko) 2005-02-28

Family

ID=37383532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045533A KR100464393B1 (ko) 1997-09-02 1997-09-02 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100464393B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008995A (zh) * 2013-02-22 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022129A (ja) * 1988-06-13 1990-01-08 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の製造方法
KR920003414A (ko) * 1990-07-05 1992-02-29 김광호 고융점금속 성장방법
KR950009930A (ko) * 1993-09-25 1995-04-26 김주용 반도체 소자의 금속배선 형성방법
KR950020986A (ko) * 1993-12-21 1995-07-26 김은영 램프가열 및 회전식 기판을 이용한 박막제조방법 및 장치
JPH0870004A (ja) * 1994-05-12 1996-03-12 Applied Materials Inc 金属フィルムを完全に平面化するための同期モデュレ−ションバイアススパッタ方式及び装置
KR970004424A (ko) * 1995-06-19 1997-01-29 제어기에서 전용 선택 호출 디코더를 통합하기 위한 방법 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022129A (ja) * 1988-06-13 1990-01-08 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の製造方法
KR920003414A (ko) * 1990-07-05 1992-02-29 김광호 고융점금속 성장방법
KR950009930A (ko) * 1993-09-25 1995-04-26 김주용 반도체 소자의 금속배선 형성방법
KR950020986A (ko) * 1993-12-21 1995-07-26 김은영 램프가열 및 회전식 기판을 이용한 박막제조방법 및 장치
JPH0870004A (ja) * 1994-05-12 1996-03-12 Applied Materials Inc 金属フィルムを完全に平面化するための同期モデュレ−ションバイアススパッタ方式及び装置
KR970004424A (ko) * 1995-06-19 1997-01-29 제어기에서 전용 선택 호출 디코더를 통합하기 위한 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008995A (zh) * 2013-02-22 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104008995B (zh) * 2013-02-22 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
KR19990024435A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
KR100261017B1 (ko) 반도체 장치의 금속 배선층을 형성하는 방법
KR100546943B1 (ko) 반도체장치형성방법
US7217661B2 (en) Small grain size, conformal aluminum interconnects and method for their formation
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6607976B2 (en) Copper interconnect barrier layer structure and formation method
US6204175B1 (en) Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US7799674B2 (en) Ruthenium alloy film for copper interconnects
KR20010007344A (ko) 두꺼운 질화 티타늄막을 증착하는 방법
KR19990030575A (ko) 반도체 장치의 제조 방법 및 그의 제조 장치
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US20020132469A1 (en) Method for forming metal wiring layer
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
US6037013A (en) Barrier/liner with a SiNx-enriched surface layer on MOCVD prepared films
KR100464393B1 (ko) 반도체소자의금속배선형성방법
US6245674B1 (en) Method of forming a metal silicide comprising contact over a substrate
KR0141966B1 (ko) 배선금속박막의 제조방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
EP0839927A2 (en) Method of forming films comprising TiN and Al
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
KR930006720B1 (ko) 반도체 소자의 콘택홀 매립방법
KR20000022650A (ko) 알루미늄 화학 기상 증착을 이용한 집적 회로의 금속 배선 제조 방법
EP0800206A2 (en) Method of simultaneously forming a contact/via plug and an interconnect
KR100234397B1 (ko) 반도체장치의 금속배선 형성방법
KR100264767B1 (ko) 반도체 장치의 확산 방지막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee