CN104008995B - 一种半导体器件及其制备方法 - Google Patents

Abstract

本发明涉及一种半导体器件及其制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成阻挡层、低K材料层以及掩膜叠层；图案化所述阻挡层、低K材料层以及掩膜叠层，以形成沟槽，选用金属材料填充所述沟槽；去除部分所述金属材料，形成开口；在所述半导体衬底上沉积金属铝并进行氧化，以在所述开口中形成氧化铝材料层。本发明中所述Al₂O₃通过“沉积金属Al‑氧化Al”的步骤形成，并经过多次循环所述步骤得到具有一定厚度的所述Al₂O₃材料层，所述沉积‑热氧化的方法不含有等离子电荷，从而避免了等离子体损伤效应。而且所述Al₂O₃材料层原位形成于所述金属铜之上，还可以进一步提高该材料层上方的覆盖层与金属铜之间粘附性。

Description

一种半导体器件及其制备方法

技术领域

本发明涉及半导体制造领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，此时，半导体器件可靠性越来越直接影响着制作的IC芯片的性能和使用寿命。

在半导体器件的制作过程中，干法刻蚀、离子注入以及化学气相沉积等诸多工艺步骤均会使用等离子体，理论上，所述等离子体对外呈电中性，也就是说，正离子和负离子的数量是相等的。但实际上进入到晶圆的局部区域内的正离子和负离子并不是等量的，这就导致产生大量游离的电荷，使得暴露在等离子体环境中的金属导线或多晶硅等导体就如同天线一样，收集这些游离的电荷。这些天线的长度越长，面积越大，收集到的电荷则越多。当这些天线收集到的电荷达到一定程度的时候，就会产生放电现象，上述放电现象就是通常所说的等离子体损伤(Plasma Induced Damage，PID)效应，也称作天线效应。

对于逻辑器件（Logic product）来说，等离子体损伤(Plasma Induced Damage，PID)效应成为影响器件稳定的主要因素，其中，所述等离子体损伤(Plasma InducedDamage，PID)效应与半导体器件制备过程中NDC（氮掺杂碳化硅）覆盖层的形成有密切关联，现有技术中为了消除或者降低等离子体损伤(Plasma Induced Damage，PID)效应带来的不利影响，有选用NH₃对SiN的覆盖层进行预处理的方法，所述预处理方法可以改善所述等离子体损伤(Plasma Induced Damage，PID)效应，但是如果过度的NH₃预处理可能引起金属铜表面形成凸起（hillock）的问题。

因此，虽然现有技术中的各种方法对于等离子体损伤(Plasma Induced Damage，PID)效应有一定的效果，但是同时带来很多其他的不利因素，等离子体损伤成为器件制备过程中亟需解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

提供半导体衬底；

在所述衬底上依次形成阻挡层、低K材料层以及掩膜叠层；

图案化所述阻挡层、所述低K材料层以及所述掩膜叠层，以形成沟槽，选用金属材料填充所述沟槽；

去除部分所述金属材料，以形成开口；

沉积金属铝并进行氧化，以在所述开口中形成氧化铝材料层。

作为优选，所述方法还包括以下步骤：

沉积第一覆盖层，以覆盖所述氧化铝材料层；

执行平坦化步骤，以去除所述掩膜叠层；

沉积第二覆盖层。

作为优选，所述第一覆盖层为NDC或SiN。

作为优选，所述第二覆盖层为NDC或SiN。

作为优选，所述金属铝的沉积方法为PVD。

作为优选，选用O₂对所述金属铝进行热处理以氧化形成氧化铝材料层。

作为优选，循环执行上述金属铝沉积和氧化的步骤。

作为优选，所述O₂的流量为100～2000sccm。

作为优选，所述热处理的压力为0.5mtorr～1atm。

作为优选，所述金属铝的氧化温度为100-450℃。

作为优选，所述金属材料为Cu。

作为优选，选用湿法冶金法去除部分所述金属材料。

作为优选，选用H₂SO₄、NaCl、H₂O₂去除部分所述金属材料。

作为优选，所述掩膜叠层包括依次沉积的黑金刚石层、TEOS层和TiN层。

作为优选，图案化所述阻挡层、低K材料层以及掩膜叠层的方法为：

在所述掩膜叠层上形成图案化的光刻胶，以所述光刻胶为掩膜，蚀刻所述阻挡层、所述低K材料层以及所述掩膜叠层，形成沟槽，然后去除所述光刻胶。

作为优选，选用金属材料填充所述沟槽之后，还包括一平坦化步骤。

本发明还提供了一种半导体器件，包括：

半导体衬底；

位于所述半导体衬底上的阻挡层和低K材料层；

嵌于所述阻挡层和所述低K材料层中的金属塞；

覆盖在所述金属塞上氧化铝材料层。

作为优选，所述半导体器件还进一步包括覆盖层，位于所述低K材料层和所述氧化铝材料层上。

本发明中所述Al₂O₃通过“沉积金属Al-氧化Al”的步骤形成，并经过多次循环所述步骤得到具有一定厚度的所述Al₂O₃材料层，所述沉积-热氧化的方法不含有等离子电荷（plasma charge），从而避免了等离子体损伤(Plasma Induced Damage，PID)效应。而且所述Al₂O₃材料层原位形成于所述金属铜之上（in situ on the copper），还可以进一步提高该材料层上方的覆盖层（NDC材料层）与金属铜之间粘附性（adhesion）。

由于所述第二覆盖层位于所述Al₂O₃材料层上面，因此Al₂O₃材料层可以有效地防止覆盖层中的电荷进入多孔低K材料层中，进一步防止等离子体损伤(Plasma InducedDamage，PID)效应，提高器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为本发明中在半导体衬底上形成阻挡层、低K材料层以及掩膜叠层后的剖面示意图；

图2为本发明中金属材料填充所述沟槽后的剖面示意图；

图3为本发明执行平坦化步骤后的剖面示意图；

图4为本发明形成所述开口后的剖面示意图；

图5为本发明沉积金属铝后的剖面示意图；

图6为本发明氧化所述金属铝后的剖面示意图；

图7为本发明沉积第一覆盖层后的剖面示意图；

图8为本发明平坦化去除所述第一覆盖层后的剖面示意图；

图9为本发明沉积第二覆盖层后的剖面示意图；

图10制备本发明所述半导体器件的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

下面，参照图1-9和图10对本发明提出的所述半导体器件的制备方法进行详细的解释。

如图1所示，提供半导体衬底，在所述衬底上形成阻挡层、低K材料层以及掩膜叠层。具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。

当器件的关键尺寸（critical dimension）持续减低至深亚微米范围内时，需要使用多层金属连线结构来减小因寄生电阻和寄生电容引起的RC迟延时间，在本发明中在所述衬底上形成阻挡层（barrier）101，作为优选，在本发明中优选形成铜阻挡层（copperbarrier），所述铜阻挡层（copper barrier）的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜阻挡层。所述铜阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。

接着在所述铜阻挡层（copper barrier）上形成低K材料层102，在本发明中优选多孔低K材料层（Porosity low K）作为层间介电层，所述多孔低K材料在电性能方面，有低损耗和低漏电流；在机械性能方面，有高附着力和高硬度；在化学性能方面，能耐腐蚀和低吸水性；在热性能方面，有高稳定性和低收缩性。具体地，所述多孔低k材料包括有机聚合物材料，氟化的二氧化硅、非晶碳氮薄膜等无机材料，HSQ、MSQ等多孔低k材料，以及纳米低k材料，在本发明中，所述多孔低K材料（Porosity low K）取代二氧化硅作为层间介质以降低寄生电容。

所述多孔低k材料的制备方法有以下两种：一种是等离子体化学气相沉积法（CVD），另一种是旋转涂敷法（Spin-On Deposition，SOD）。在本发明中优选旋转涂敷(SOD)方法，旋转涂敷(SOD)方法制备的纳米多孔薄膜具有化学计量比易控制、结构可控、折射率可调、孔隙率高、介电常数小、稳定性好、热导率低、激光损伤阈值高、工艺温度低、成膜面积大、设备简单等优点，而且具有耐压高，同硅有好的粘附性和好的间隙填充能力，与半导体集成电路芯片工艺的相容性较好。

作为进一步的优选，在形成所述多孔低K材料后，还可以进一步对所述多孔低K材料进行适当的等离子体处理，所述等离子体处理不仅可以起到清洗的作用，而且可以在所述材料的表面产生许多悬挂键而提高其化学活性，而且等离子体表面处理可以使制备的低k薄膜表面的开口孔闭合，降低吸水性，防止铜散射和外界的污染。

然后在所述多孔低K材料上形成掩膜叠层，所述掩膜叠层包括依次沉积的黑金刚石层（Black diamond，BD）103以及正硅酸乙酯（TEOS）层104和金属硬掩膜105。

其中所述黑金刚石层103（Black diamond，BD）的介电常数为2.7-3.0之间，所述黑金刚石层103（Black diamond，BD）可以通过气相沉积的方法形成，例如物理气相沉积或者或者气相沉积方法等形成，所述方法仅为示例性说明，其形成方法以及介电常数并不局限于该范围。

所述正硅酸乙酯（TEOS）层104可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。作为优选，所述黑金刚石层（Black diamond，BD）103以及正硅酸乙酯（TEOS）层104的厚度一样。

所述金属硬掩膜层105为TiN，所述TiN选用原子沉积的方法形成，最后在所述TiN层上形成氧化物层106，作为优选，在本发明中所述氧化物层106为二氧化硅，所述氧化物层106的形成可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。

在所述氧化物层106上形成图案化的光刻胶层，然后以所述光刻胶层为掩膜蚀刻所述氧化物层106至所述铜阻挡层，形成沟槽，所述沟槽的关键尺寸为1-20nm，所述沟槽的关键尺寸并不局限于该数值范围，作为优选，在本发明的一具体实施方式中，所述沟槽还可以分两步进行，通过干法蚀刻形成所述沟槽之后，还可以进一步包含一湿法清洗或者湿法蚀刻步骤，以扩大所述沟槽顶部的关键尺寸，形成上宽下窄的结构，以更加便于后续导电材料的填充。在本发明中所述沟槽也可为常规沟槽，能够用于填充导电材料，实现金属结构的互连即可。在本发明中所述蚀刻步骤选用干法蚀刻，所述蚀刻可以选用CF₄、CHF₃，另外加上N₂、CO₂中的一种作为蚀刻气氛，其中气体流量为CF₄ 10-200sccm，CHF₃ 10-200sccm，N₂或CO₂或O₂ 10-400sccm，

所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。

然后选用金属材料107，例如选用金属铜填充所述沟槽，在本发明中可以通过物理气相沉积（PVD）法或者电化学镀铜（ECP）的方法填充所述沟槽并覆盖所述氧化物层106，作为优选，在本发明中优选采用物理气相沉积（PVD）法填充所述沟槽，并在所述氧化物层106上形成金属铜的覆盖层，当选用电化学镀铜（ECP）的方法时，铜镀层厚度（um）=电流密度(ASF)×电镀时间(min)×电镀效率×0.0202；一般电镀铜电流效率为90-100%，在本发明中需要填充所述沟槽，因此在电镀时需要使用添加剂，所述添加剂为平坦剂（LEVELER），加速剂（ACCELERATORE）和抑制剂（SUPPRESSOR）。

作为优选，在形成所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使同重新结晶，长大晶粒，降低电阻和提高稳定性，得到如图2所示图案。

参照图3，执行平坦化步骤，在本发明中优选化学机械平坦化步骤（CMP）以获得更加平整的表面，该平坦化步骤停止与所述金属硬掩膜层105（TiN层）以上。

参照图4，去除部分所述金属铜，形成开口，具体地，去除部分沉积的金属材料107（铜）至黑金刚石层103以下，以形成开口，作为优选，在本发明中选用湿法冶金法（Hydrometallurgica process）去除所述金属材料107（铜），具体地，选用酸性或者碱性溶液与金属材料107（铜）进行反应，而并不和所述掩膜叠层中的材料层发生反应，从而溶解掉部分所述金属铜，形成开口，控制所述反应液的量，以保证所述开口深度在黑金刚石层103以下，且铜阻挡层以上，作为优选，在本发明中优选控制所述开口恰好低于所述黑金刚石层103，作为优选，在湿法冶金法（Hydrometallurgica process）中选用H₂SO₄、NaCl、H₂O₂作为反应液进行反应，以形成所述开口。

参照图5-6，在所述衬底上沉积金属Al材料层108，然后进行氧化以形成Al₂O₃材料层109。具体地，首先在所述衬底上沉积金属Al材料层108，所述沉积方法可以选用物理气相沉积（PVD）法，作为优选，在本发明中选用溅射法形成所述金属铝材料层。

然后沉积得到的金属Al材料层108进行热处理，具体地，对所述金属Al材料层108进行氧化，得到Al₂O₃材料层109，在该步骤中选用O₂作为氧化气体，还可以选用其他惰性气体作为载气，在100～450℃下对所述金属Al材料层108进行氧化，作为优选，所述氧化气体O₂的流量为100～2000sccm，优选为500～1000sccm，压力为0.5mtorr～1atm，优选为100mtorr～0.8atm。

作为进一步的优选，为了使所述Al₂O₃材料层具有一定的厚度，在本发明中循环执行沉积金属Al材料层-氧化Al材料层的步骤，经过多次循环得到所述Al₂O₃材料层109，在本发明中所述Al₂O₃材料层109通过沉积-热氧化的方法形成，不含有等离子电荷（plasmacharge），从而避免了等离子体损伤(Plasma Induced Damage，PID)效应。而且所述Al₂O₃材料层原位形成于所述金属铜之上（in situ on the copper），还可以进一步提高该材料层上方的NDC材料层与金属铜之间粘附性（adhesion）。

在本发明的一具体实施方式中，选用物理气相沉积（PVD）法沉积所述金属Al材料层108，具体地通入含有Al的反应气体在反应腔室内进行沉积，每次沉积厚度为20-300埃，沉积完成之后通入氧化性气体，例如高纯氧，并调节温度在100-450℃下对所述金属Al材料层108进行氧化，将该步骤中沉积的金属Al材料层108氧化，氧化时间为5-50s，在该过程中还可以通过调节所述高纯氧的流量，进一步改善氧化物效果，然后循环操作该步骤，作为优选，在本发明中优选循环该操作1-20次，最终形成的Al₂O₃材料层109的厚度为20-5000埃，优选为200-500埃，更优选为200-300埃。

作为进一步的优选，在循环执行沉积金属Al材料层-氧化Al材料层的步骤中，随着Al₂O₃材料层109厚度的增加，其表面粘附力增加，在沉积所述金属Al材料层108时，可以适当降低沉积温度以及时间，需要说明的是，上述实施例仅用于更加清楚地说明本发明的实施方案，并不局限于上述数值范围。

在本发明中沉积形成所述Al₂O₃材料层109之后，其表面形态发生了变化，所述Al₂O₃材料层109的表面形成了熔化凝固状的凸起以及位于凸起之间的空洞，呈现粗糙多孔的状态，从而使所述Al₂O₃材料层表面更加粗糙，增加了所述Al₂O₃材料层的粘附性，进一步提高该材料层上方的NDC材料层与金属铜之间粘附性（adhesion）。

参照图7，在所述衬底上形成第一覆盖层110，以填充所述开口。其中，所述第一覆盖层110可以为氮掺杂的碳化硅层NDC（Nitrogen dopped Silicon Carbite）或者SiN层，其中，所述碳化硅层NDC（Nitrogen dopped Silicon Carbite）或者SiN层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，作为优选，在本发明中选用物理气相沉积（PVD）法。

参照图8，平坦化所述第一覆盖层110至所述多孔低K材料层，所述平坦化步骤优选为化学机械平坦化（CMP）。

参照图9，在所述多孔低K材料层上形成第二覆盖层111，所述第二覆盖层111为氮掺杂的碳化硅层NDC（Nitrogen dopped Silicon Carbite）或者SiN层，形成方法可以和所述第一覆盖层110的方法相同，厚度也可以相同。

由于所述第二覆盖层111位于所述Al₂O₃材料层上面，因此Al₂O₃材料层可以有效地防止覆盖层中的电子进入多孔低K材料层中，进一步防止等离子体损伤(Plasma InducedDamage，PID)效应，提高器件的性能。

本发明还提供了一种半导体器件，包括：

半导体衬底；

位于所述半导体衬底上的阻挡层和低K材料层；

嵌于所述阻挡层和所述低K材料层中的金属塞；

覆盖在所述金属塞上氧化铝材料层。

作为优选，所述半导体器件还进一步包括覆盖层，位于所述低K材料层和所述氧化铝材料层上。

本发明所述器件中，在所述金属塞和所述覆盖层之间增加了一层氧化铝材料层，在本发明中所述Al₂O₃材料层109通过沉积-热氧化的方法形成，所述Al₂O₃材料层109不含有等离子电荷（plasma charge），从而避免了等离子体损伤(Plasma Induced Damage，PID)效应。而且所述Al₂O₃材料层原位形成于所述金属铜之上（in situ on the copper），还可以进一步提高该材料层上方的NDC材料层与金属铜之间粘附性（adhesion）。

参照图10，其中示出了本发明所述半导体器件的制造方法，具体地包括以下步骤：

步骤201提供半导体衬底；

步骤202在所述半导体衬底上依次形成阻挡层、低K材料层以及掩膜叠层；

步骤203图案化所述阻挡层、低K材料层以及掩膜叠层，以形成沟槽，选用金属材料填充所述沟槽；

步骤204去除部分所述金属材料，形成开口；

步骤205在所述衬底上沉积金属铝并进行氧化，以在所述开口中形成氧化铝材料层；

步骤206沉积第一覆盖层，以覆盖所述氧化铝材料层；

步骤207执行平坦化步骤，以去除所述掩膜叠层；

步骤208沉积第二覆盖层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (18)

1.一种半导体器件的制备方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成阻挡层、低K材料层以及掩膜叠层；

图案化所述阻挡层、所述低K材料层以及所述掩膜叠层，以形成沟槽，选用金属材料填充所述沟槽；

去除部分所述金属材料，以形成开口；

沉积金属铝并进行氧化，以在所述开口中形成氧化铝材料层，并避免等离子体损伤效应。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：

沉积第一覆盖层，以覆盖所述氧化铝材料层；

执行平坦化步骤，以去除所述掩膜叠层；

沉积第二覆盖层。

3.根据权利要求2所述的方法，其特征在于，所述第一覆盖层为NDC或SiN。

4.根据权利要求2所述的方法，其特征在于，所述第二覆盖层为NDC或SiN。

5.根据权利要求1所述的方法，其特征在于，所述金属铝的沉积方法为PVD。

6.根据权利要求1所述的方法，其特征在于，选用O₂对所述金属铝进行热处理以氧化形成氧化铝材料层。

7.根据权利要求6所述的方法，其特征在于，循环执行上述金属铝沉积和氧化的步骤。

8.根据权利要求6所述的方法，其特征在于，所述O₂的流量为100～2000sccm。

9.根据权利要求6所述的方法，其特征在于，所述热处理的压力为0.5mtorr～1atm。

10.根据权利要求1或6所述的方法，其特征在于，所述金属铝的氧化温度为100-450℃。

11.根据权利要求1所述的方法，其特征在于，所述金属材料为Cu。

12.根据权利要求1或11所述的方法，其特征在于，选用湿法冶金法去除部分所述金属材料。

13.根据权利要求1或11所述的方法，其特征在于，选用H₂SO₄、NaCl、H₂O₂去除部分所述金属材料。

14.根据权利要求1所述的方法，其特征在于，所述掩膜叠层包括依次沉积的黑金刚石层、TEOS层和TiN层。

15.根据权利要求14所述的方法，其特征在于，图案化所述阻挡层、低K材料层以及掩膜叠层的方法为：

在所述掩膜叠层上形成图案化的光刻胶，以所述光刻胶为掩膜，蚀刻所述阻挡层、所述低K材料层以及所述掩膜叠层，形成沟槽，然后去除所述光刻胶。

16.根据权利要求1所述的方法，其特征在于，选用金属材料填充所述沟槽之后，还包括一平坦化步骤。

17.一种采用如权利要求1-16中的任一方法制备的半导体器件，包括：

半导体衬底；

位于所述半导体衬底上的阻挡层和低K材料层；

嵌于所述阻挡层和所述低K材料层中的金属塞；

覆盖在所述金属塞上氧化铝材料层，所述氧化铝材料层的上表面存在凹陷部。

18.根据权利要求17所述的半导体器件，其特征在于，所述半导体器件还进一步包括覆盖层，位于所述低K材料层和所述氧化铝材料层上。