CN102820258A - 一种具有超低介电常数层的铜双大马士革结构的方法 - Google Patents

一种具有超低介电常数层的铜双大马士革结构的方法 Download PDF

Info

Publication number
CN102820258A
CN102820258A CN2012101589122A CN201210158912A CN102820258A CN 102820258 A CN102820258 A CN 102820258A CN 2012101589122 A CN2012101589122 A CN 2012101589122A CN 201210158912 A CN201210158912 A CN 201210158912A CN 102820258 A CN102820258 A CN 102820258A
Authority
CN
China
Prior art keywords
layer
dielectric constant
groove
interlayer dielectric
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101589122A
Other languages
English (en)
Inventor
徐强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012101589122A priority Critical patent/CN102820258A/zh
Publication of CN102820258A publication Critical patent/CN102820258A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种具有超低介电常数层的铜双大马士革结构的方法，包括：提供一衬底；在衬底上依次沉积刻蚀阻挡层、低介电常数的第一层间介电质层、第一氧化层、金属保护层、第二氧化层、第一底部抗反射层；在刻蚀阻挡层上蚀刻出第一沟槽和第一通孔，在第一沟槽和第一通孔中填充铜，并进行平坦化处理至第一层间介电层，形成第一金属层；在第一层间介电层上制作出第二沟槽和第三沟槽；在第一沟槽、第二沟槽、第一层间介电层和第一金属层上填充并沉积超低介电常数材料，形成第二层间介质层，去除覆盖在第一介电层和第一金属层上的超低介电常数材料，形成第一层铜大马士革结构。本发明的层间介电质的力学性能要好，便于工艺整合。

Description

一种具有超低介电常数层的铜双大马士革结构的方法
技术领域
本发明涉及微电子领域，尤其涉及一种具有超低介电常数层的铜双大马士革结构的方法。 
背景技术
铝互连线广泛应用于集成电路的后段互连中，主要的原因是它具有良好的导电性能，同时铝又具有和介电质材料、半导体材料有着很好的粘附性能。然而随着集成度的进一步提高，导线的尺寸也越来越小，铝导线的电阻也显得较高，同时也已经难以满足高电流密度的要求，因此逐渐过渡到了铜导线。 
与此同时，介电质材料也由于电容电阻延迟效应的逐渐增加而从最初的氧化硅（介电常数为4左右）过渡到了氟硅玻璃（介电常数为3.7左右）再到掺碳的氧化硅（介电常数为3左右），而到了45nm技术结点以下，甚至到了具有一定孔洞的超低介电常数材料（介电常数小于2.5）。 
超低介电常数材料的合理应用能够降低电容电阻延迟效应，然而，由于其孔洞的存在，也给具有该材料的半导体制备带来了很多挑战：例如超低介电常数材料的力学性能较差，杨氏模量和硬度与较传统的半导体材料相比都比较低，同时容易在后续的半导体加工工艺中，产生介电常数升高的现象，尤其是如果经过干法蚀刻加工工艺以后，超低介电常数薄膜的质量会受到一定程度的损伤，如图1中所示，其中，图1为现有技术在仅包括超低介电常数材料制成的第二介电层5上制作的铜双大马士革结构中的第一层大马士革结构的示意图，图中的虚线0表示的即为薄膜受到的损伤，受到损伤的超低介电常数的薄膜的介电常数会升高的更多而达不到超低介电常数的要求。 
因此在半导体加工过程中，对于超低介电常数薄膜需要尽可能的避免干法蚀刻对其的影响，然而传统的铜大马士革制备工艺却不能够避免这一影响。 
发明内容
针对上述存在的问题，本发明的目的是一种具有超低介电常数层的铜双大马士革结构的方法；在该铜双大马士革结构中用到超低介电常数薄膜做为层间介电质。 
本发明的目的是通过下述技术方案实现的： 
一种具有超低介电常数层的铜双大马士革结构的方法，其中，包括以下步骤：
S1：提供一衬底，所述半导体衬底为具有半导体结构的衬底；
S2：在所述衬底上依次沉积刻蚀阻挡层、第一层间介电质层，所述第一层间介电层为低介电常数层；
S3：在所述第一层间介电层上由下往上依次沉积第一氧化层、金属保护层、第二氧化层、第一底部抗反射层；
S4：进行光刻工艺，在所述刻蚀阻挡层上蚀刻出第一沟槽和第一通孔，在所述第一沟槽和所述第一通孔中填充铜，并进行平坦化处理至第一层间介电层，形成第一金属层；
S5：在所述第一层间介电层上进行选择性刻蚀，制作出第二沟槽和第三沟槽；
S6：在所述第一沟槽、第二沟槽、第一层间介电层和所述第一金属层上填充并沉积超低介电常数材料，形成第二层间介质层，并且进行平坦化处理，去除覆盖在第一介电层和第一金属层上的超低介电常数材料，形成第一层铜大马士革结构；
S7：在所述第一层铜大马士革结构上重复执行S2至S6的步骤，形成第二层铜双大马士革结构。
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，在步骤S4中还包括以下步骤： 
蚀刻第一底部抗反射层至所述第一氧化层，形成第四沟槽；
在所述第四沟槽中和所述第二氧化层上沉积第二底部抗反射层，并进行刻蚀至第一层间介电层上，在所述第一层间介电层中形成第一通孔；
去除覆盖在金属保护层上的第二底部抗反射层和第二氧化层和第四沟槽中的第二底部抗反射层，并且对所述第四沟槽的底部进行刻蚀，在所述第一层间介电层中形成第一沟槽。
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，在步骤S4中，采用电化学镀膜技术在所述第一沟槽和所述第一通孔中填充铜。 
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述刻蚀阻挡层为含有氮元素的刻蚀阻挡层。 
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述第一层间介电层的介电常数为4-2.5。 
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述第一氧化层和所述第二氧化层为氧化硅材料制成。 
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述金属保护层为氮化钛层。 
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述超低介电常数材料为多孔性材料，其介电常数为2.5-1。 
上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述第二层间介电层通过低介电质材料加入有机成孔剂制备，并且对所述第二层间介电层进行紫外光照射。 
与已有技术相比，本发明的有益效果在于： 
本发明利用传统工艺形成铜双大马士革结构，其中层间介电质层采用低介电常数薄膜，然后再利用干法蚀刻工艺选择性的将铜线间的介电质薄膜去除，随后用超低介电常数薄膜对其进行填充，并进行紫外光照射去除薄膜中的有机成孔剂形成孔洞，以达到降低薄膜介电常数的目的。采用该种方法所制备的铜双大马士革结构，其层间介电质不会受到后续干法蚀刻工艺的影响而产生介电常数升高的现象，并且相对传统的工艺步骤来说，其层间介电质的力学性能要好，便于工艺整合。
附图说明
图1是现有技术中的铜双大马士革结构的方法中制作的第一层大马士革结构示意图； 
图2A-图2H是本发明的一种具有超低介电常数层的铜双大马士革结构的方法中制作第一层大马士革结构的方法示意图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。 
一种具有超低介电常数层的铜双大马士革结构的方法，其中，包括以下步骤： 
如图2A中所示，步骤S1：提供一衬底1，该衬底1为具有半导体结构的衬底；
步骤S2：在衬底1上由下往上依次沉积刻蚀阻挡层2、第一层间介电层21，该第一层间介电层21为低介电常数层；
其中，在该步骤中，在衬底1上制作的刻蚀阻挡层2为含氮元素的刻蚀阻挡层，例如，可以是氮化硅层，还可以是掺碳的氮化硅材料制成。
另外，该第一层间介电层21由介电常数介于4-2.5之间的低介电常数材料制成，例如，氟硅玻璃材料或掺碳的氧化硅材料制成。 
进一步地，在第一层间介电层21上由下往上依次沉积第一氧化层22、金属保护层23、第二氧化层24、第一底部抗反射层25。 
其中，第一氧化层22和第二氧化层24可以由氧化硅材料制成。金属保护层23为氮化钛材料制成。 
如图2B中所示，执行步骤S3：在所述第一底部抗反射层25表面旋涂一层光刻胶，蚀刻第一底部抗反射层25至第一氧化层22，在第一氧化层22中形成第四沟槽35，去除第二氧化层24表面的第一底部抗反射层25； 
如图2C所示，步骤S4：在第四沟槽中35和第二氧化层24上沉积第二底部抗反射层26，并进行刻蚀至第一层间介电层21上，在第一层间介电层21中形成第二通孔36。
如图2D所示，步骤S5：进行光刻工艺，去除第二底部抗反射层26和第二氧化物层24，并对第四沟槽35的底部进行刻蚀，在第一层间介电层21中形成第一沟槽31，对第二通孔36的底部进行刻蚀至刻蚀阻挡层2，在刻蚀阻挡层2中形成了第一通孔32。 
如图2E所示，步骤S6：采用电化学镀膜技术（ECP）在第一沟槽31和第一通孔32中填满铜，并进行化学机械平坦化处理至第一层间介电层21，形成第一铜金属层4； 
如图2F所示，步骤S7：在第一层间介电层21上进行选择性干法刻蚀，去除第一铜金属层4两旁一定区域内的第一层间介电层21，从而在第一层间介电层21中制作出第二沟槽33和第三沟槽34；
如图2G所示，步骤S8：在第一沟槽31、第二沟槽33、第一层间介电层21和第一铜金属层4上填充并沉积超低介电常数材料，形成第二层间介质层5。
在此步骤中，制成第二层间介质层5的超低介电常数材料为多孔性材料，其由低介电质材料加入有机成孔剂制备而成，其介电常数为2.5-1，并且对第二层间介电层5进行紫外光照射使得有机成孔剂会发形成可控气泡，该气泡的直径在0.5nm-2nm之间。 
如图2H所示，步骤S9：采用化学机械抛光技术（CMP）进行平坦化处理，去除覆盖在第一介电层21和第一铜金属层4上的超低介电常数材料，形成第一层铜大马士革结构； 
步骤S10：在第一层铜大马士革结构上重复执行S2至S9的步骤，形成第二层铜双大马士革结构。
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。 

Claims (9)

1.一种具有超低介电常数层的铜双大马士革结构的方法，其特征在于，
包括以下步骤：
S1：提供一衬底，所述衬底为具有半导体结构的衬底；
S2：在所述衬底上依次沉积刻蚀阻挡层、第一层间介电质层，所述第一层间介电层为低介电常数层；
S3：在所述第一层间介电层上由下往上依次沉积第一氧化层、金属保护层、第二氧化层、第一底部抗反射层；
S4：进行光刻工艺，在所述刻蚀阻挡层上蚀刻出第一沟槽和第一通孔，在所述第一沟槽和所述第一通孔中填充铜，并进行平坦化处理至第一层间介电层，形成第一金属层；
S5：在所述第一层间介电层上进行选择性刻蚀，制作出第二沟槽和第三沟槽；
S6：在所述第一沟槽、第二沟槽、第一层间介电层和所述第一金属层上填充并沉积超低介电常数材料，形成第二层间介质层，并且进行平坦化处理，去除覆盖在第一介电层和第一金属层上的超低介电常数材料，形成第一层铜大马士革结构；
S7：在所述第一层铜大马士革结构上重复执行S2至S6的步骤，形成第二层铜双大马士革结构。
2.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，在步骤S4中还包括以下步骤：
蚀刻第一底部抗反射层至所述第一氧化层，形成第四沟槽；
在所述第四沟槽中和所述第二氧化层上沉积第二底部抗反射层，并进行刻蚀至第一层间介电层上，在所述第一层间介电层中形成第二通孔；
去除覆盖在金属保护层上的第二底部抗反射层和第二氧化层和第四沟槽中的第二底部抗反射层，并且对所述第四沟槽的底部，在所述第一层间介电层中形成第一沟槽；对所述第二通孔的底部进行刻蚀至刻蚀阻挡层，在所述刻蚀阻挡层中形成了第一通孔。
3.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，在步骤S4中，采用电化学镀膜技术在所述第一沟槽和所述第一通孔中填充铜。
4.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，所述刻蚀阻挡层为含有氮元素的刻蚀阻挡层。
5.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，所述第一层间介电层的介电常数为4-2.5。
6.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，所述第一氧化层和所述第二氧化层为氧化硅材料制成。
7.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，所述金属保护层为氮化钛层。
8.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，所述超低介电常数材料为多孔性材料，其介电常数为2.5-1。
9.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在于，所述第二层间介电层通过低介电质材料加入有机成孔剂制备，并且对所述第二层间介电层进行紫外光照射。
CN2012101589122A 2012-05-22 2012-05-22 一种具有超低介电常数层的铜双大马士革结构的方法 Pending CN102820258A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101589122A CN102820258A (zh) 2012-05-22 2012-05-22 一种具有超低介电常数层的铜双大马士革结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101589122A CN102820258A (zh) 2012-05-22 2012-05-22 一种具有超低介电常数层的铜双大马士革结构的方法

Publications (1)

Publication Number Publication Date
CN102820258A true CN102820258A (zh) 2012-12-12

Family

ID=47304291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101589122A Pending CN102820258A (zh) 2012-05-22 2012-05-22 一种具有超低介电常数层的铜双大马士革结构的方法

Country Status (1)

Country Link
CN (1) CN102820258A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066093A (zh) * 2013-01-14 2013-04-24 陆伟 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN109216538A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187625A1 (en) * 2001-06-12 2002-12-12 Kabushiki Kaisha Toshiba Semiconductor device have multiple wiring layers and method of producing the same
CN1492496A (zh) * 2002-10-24 2004-04-28 旺宏电子股份有限公司 形成多层低介电常数双镶嵌连线的制程
CN1925132A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 一种使用超低介电材料的半导体制造工艺方法
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187625A1 (en) * 2001-06-12 2002-12-12 Kabushiki Kaisha Toshiba Semiconductor device have multiple wiring layers and method of producing the same
CN1492496A (zh) * 2002-10-24 2004-04-28 旺宏电子股份有限公司 形成多层低介电常数双镶嵌连线的制程
CN1925132A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 一种使用超低介电材料的半导体制造工艺方法
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066093A (zh) * 2013-01-14 2013-04-24 陆伟 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN103066093B (zh) * 2013-01-14 2015-12-09 武汉新芯集成电路制造有限公司 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN109216538A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法

Similar Documents

Publication Publication Date Title
US9633897B2 (en) Air-gap forming techniques for interconnect structures
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
CN1815709A (zh) 半导体元件及其制造方法
CN105336680B (zh) 一种半导体器件及其制作方法和电子装置
US20130078806A1 (en) Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film
CN104347476A (zh) 一种半导体器件及其制造方法
JP3992654B2 (ja) 半導体装置の製造方法
US9640434B2 (en) Method for processing an electroplated copper film in copper interconnect process
TW201539526A (zh) 半導體裝置及其形成方法
CN105575887A (zh) 互连结构的形成方法
CN102364670B (zh) 金属铜大马士革互联结构的制造方法
CN102412196A (zh) 金属铜大马士革互联结构的制造方法
CN107078040B (zh) 阻挡层的去除方法和半导体结构的形成方法
CN103474394A (zh) 免金属cmp的tsv工艺方法
KR20150011298A (ko) 하드 마스크 제거 기법
CN103474393A (zh) 免cmp的电镀面铜去除及阻挡层复用的工艺方法
US9130022B2 (en) Method of back-end-of-line (BEOL) fabrication, and devices formed by the method
CN102820258A (zh) 一种具有超低介电常数层的铜双大马士革结构的方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN104134630A (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
CN104733373A (zh) 一种半导体器件的制造方法
CN104022070A (zh) 互连结构的形成方法
CN103515353B (zh) 一种光刻胶填充式金属互连结构及其制造方法
CN104022071B (zh) 互连结构的形成方法
CN102709233A (zh) 铜双大马士革结构形成方法以及半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121212