CN105575887A - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN105575887A
CN105575887A CN201410549365.XA CN201410549365A CN105575887A CN 105575887 A CN105575887 A CN 105575887A CN 201410549365 A CN201410549365 A CN 201410549365A CN 105575887 A CN105575887 A CN 105575887A
Authority
CN
China
Prior art keywords
metal
mask
connecting line
original
discrete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410549365.XA
Other languages
English (en)
Other versions
CN105575887B (zh
Inventor
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410549365.XA priority Critical patent/CN105575887B/zh
Priority to US14/882,581 priority patent/US9754799B2/en
Publication of CN105575887A publication Critical patent/CN105575887A/zh
Application granted granted Critical
Publication of CN105575887B publication Critical patent/CN105575887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种互连结构的形成方法，包括：提供基底；形成覆盖于所述基底表面的金属层；刻蚀所述金属层，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；形成覆盖于所述基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。本发明减小金属连线和金属凸柱的晶粒散射，进而降低金属连线和金属凸柱的电阻率，优化互连结构的电学性能。

Description

互连结构的形成方法
技术领域
本发明涉及半导体制作领域技术，特别涉及一种互连结构的形成方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，半导体器件的性能越来越强，集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层互连技术被广泛使用。
传统的互连结构是由铝金属制备而成的，但是随着半导体尺寸的不断缩小，越来越小的互连结构中承载越来越高的电流，且互连结构的响应时间要求越来越短，传统铝互连结构已经不能满足要求；因此，铜金属已经取代铝金属作为互连结构的材料。与铝相比，金属铜的电阻率更低且抗电迁移性更好，铜互连结构可以降低互连结构的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。因此，铜互连技术取代铝互连技术成为发展趋势。
然而，尽管采用铜金属作为互连结构的材料能在一定程度上改善互连结构的性能，互连结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种互连结构的形成方法，在减小金属连线以及金属凸块的电阻率、提高互连结构的抗电迁移能力的同时，提高形成的介质层的质量，从而优化互连结构的电学性能。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供基底；形成覆盖于所述基底表面的金属层；刻蚀所述金属层，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；形成覆盖于所述基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。
可选的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：刻蚀所述金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀所述初始金属连线，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。
可选的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的步骤包括：刻蚀所述金属层，在所述基底表面形成分立的初始金属连线；刻蚀所述初始金属互连线，形成位于基底表面的金属连线、以及位于金属连线表面的若干分立的金属凸柱。
可选的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在所述金属层表面形成第一掩膜薄膜，所述第一掩膜薄膜覆盖需要形成金属连线的对应位置和结构；在所述第一掩膜薄膜表面形成第二掩膜薄膜，所述第二掩膜薄膜覆盖需要形成金属凸柱的对应位置和结构；以所述第二掩膜薄膜为掩膜，刻蚀去除部分厚度的未被第一掩膜薄膜覆盖的金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜，形成覆盖于初始金属凸柱部分表面的第一掩膜层以及位于第一掩膜层表面的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀所述初始金属连线直至暴露出基底表面，同时刻蚀所述初始金属凸柱，在所述基底表面形成分立的金属连线，且所述金属连线表面具有若干分立的金属凸柱。
可选的，在同一个刻蚀腔室内，进行所述刻蚀金属层、第一掩膜薄膜以及初始金属连线的刻蚀工艺。
可选的，所述金属凸柱的厚度等于金属层的厚度与初始金属凸柱的厚度之差；所述金属连线的厚度等于初始金属凸柱的厚度。
可选的，所述第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层获得的。
可选的，所述初始掩膜层为单层结构或叠层结构。
可选的，所述第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度。
可选的，所述第一掩膜薄膜的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氮氧化硅中的一种或多种；所述第二掩膜薄膜的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氧化硅中的一种或多种。
可选的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在刻蚀所述金属层之前，在所述金属层表面形成第二掩膜层，所述第二掩膜层覆盖需要形成的金属凸柱的对应位置和结构；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；去除所述第二掩膜层；在所述初始金属连线表面以及初始金属凸柱表面形成第一掩膜层，所述第一掩膜层覆盖需要形成金属连线的对应位置和结构；以所述第一掩膜层为掩膜，刻蚀所述初始金属连线直至暴露出基底表面，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。
可选的，所述金属凸柱的厚度等于初始金属凸柱的厚度。
可选的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在所述金属层表面形成第一掩膜薄膜，所述第一掩膜薄膜覆盖需要形成金属连线的对应位置和结构；在所述第一掩膜薄膜表面形成第二掩膜薄膜，所述第二掩膜薄膜覆盖需要形成金属凸柱的对应位置和结构；以所述第一掩膜薄膜和第二掩膜薄膜为掩膜，刻蚀未被第一掩膜薄膜覆盖的金属层直至暴露出基底表面，在所述基底表面形成分立的初始金属连线；刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜，形成覆盖于初始金属连线部分表面的第一掩膜层以及位于第一掩膜层表面的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的初始金属连线，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱。
可选的，在同一个刻蚀腔室内，进行所述刻蚀金属层、第一掩膜薄膜以及部分厚度的初始金属连线的刻蚀工艺。
可选的，所述第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层获得的。
可选的，所述第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度。
可选的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在所述金属层表面形成第一掩膜层，所述第一掩膜层覆盖需要形成金属连线的对应位置和结构；以所述第一掩膜层为掩膜，刻蚀金属层直至暴露出基底表面，形成分立的初始金属连线；去除所述第一掩膜层；在所述初始金属连线表面形成第二掩膜层，所述第二掩膜层覆盖需要形成金属凸柱的对应位置和结构；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的初始金属连线，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱。
可选的，采用干法刻蚀工艺刻蚀所述金属层，干法刻蚀工艺的刻蚀气体包括H2。
可选的，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料。
可选的，所述金属层的材料为Cu、Al或W。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的互连结构的形成方法中，形成覆盖于基底表面的金属层，所述金属层的尺寸与基底表面尺寸一致，因此形成的金属层具有相对较大的尺寸，使得在形成金属层的过程中晶粒尺寸生长受到的限制小，因此金属层的晶粒尺寸相对较大，进而使得金属层内的晶粒界面散射小。刻蚀所述晶粒尺寸大、晶粒界面散射小的金属层后，形成的金属连线以及金属凸柱以将具有较大的晶粒尺寸、较小的晶粒界面散射，使得金属连线和金属凸柱的电阻率小且抗电迁移能力大，优化互连结构的电学性能。
同时，本发明在形成金属连线和金属凸柱之后，形成覆盖于基底表面、金属连线表面以及金属凸柱侧壁表面的介质层，因此所述介质层未经历为形成金属连线和金属凸柱而进行的刻蚀工艺，避免所述介质层受到刻蚀损伤，使得所述介质层保持有良好的性能，优化互连结构的电学性能。
进一步，刻蚀金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀所述初始金属连线，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。本发明避免基底暴露在刻蚀环境中，有效的降低了基底受到的刻蚀损伤。
进一步，在刻蚀金属之前形成第一掩膜薄膜和第二掩膜薄膜，所述第一掩膜薄膜覆盖需要形成金属连线的对应位置和结构，所述第二掩膜薄膜覆盖需要形成金属凸柱的对应位置和结构；在形成第一掩膜薄膜和第二掩膜薄膜之前，金属层表面各区域高度一致，使得金属层表面对第一掩膜薄膜和第二掩膜薄膜形貌造成的不良影响小，避免由于金属层表面具有复杂图形而导致第一掩膜薄膜和第二掩膜薄膜形貌出现偏差，使得后续形成的金属连线和金属凸柱的形貌和位置精确度高。
进一步，第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层后获得，第一掩膜薄膜和第二掩膜薄膜部分侧壁齐平，避免了第一掩膜薄膜和第二掩膜薄膜之间的对准误差，且半导体工艺步骤简单，提高了半导体生产效率。
进一步，第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度，保证在刻蚀去除未被第二掩膜薄膜的第一掩膜薄膜时，所述未被第二掩膜薄膜覆盖的第一掩膜薄膜能够完全被刻蚀去除，保证初始金属凸柱的部分表面被暴露出来。
更进一步，介质层的材料为低k介质材料或超低k介质材料，有利于减小互连结构的延迟效应；并且，低k介质材料或超低k介质材料多具有多孔疏松的结构，而本发明避免介质层经历刻蚀工艺，使得所述介质层保持有良好的性能，例如，介质层材料保持较低的介电材料，进一步优化互连结构的电学性能。
附图说明
图1至图19为本发明一实施例提供的互连结构形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的互连结构的电学性能有待提高。
经研究发现，以互连结构为双大马士革结构为例，在一个实施例中，互连结构的形成工艺包括以下步骤：步骤S1、提供衬底，所述衬底表面形成有介质层；步骤S2、在所述介质层表面形成第一掩膜层，所述第一掩膜层定义出待形成沟槽的位置和形状；步骤S3、以所述第一掩膜层为掩膜，刻蚀去除部分厚度的介质层，在所述介质层内形成沟槽；步骤S4、在形成沟槽后，在部分沟槽表面、以及介质层表面形成第二掩膜层，所述第二掩膜层定义出待形成通孔的位置和形状；步骤S5、以所述第二掩膜层为掩膜，刻蚀所述介质层直至暴露出衬底表面，在介质层内形成通孔，且所述通孔位于沟槽的下方；步骤S6、形成填充满所述通孔和沟槽的金属层，通孔内的金属层作为互连结构的金属凸柱(Pillar)，沟槽内的金属层作为互连结构的金属连线(Line)。
通常的，金属层的材料为Cu。随着半导体结构尺寸的不断减小，通孔和沟槽的尺寸也将不断减小，位于通孔和沟槽内的金属层的晶粒生长受到限制，导致形成的金属层的晶粒尺寸(grainsize)将变得越来越小。随着金属层的晶粒尺寸不断减小，造成晶粒尺寸与电子平均自由程(MeanFreePathofElectrons)相当、甚至小于电子平均自由程，金属层的表面散射(SurfaceScattering)将增加，所述金属层的表面散射将叠加在本征声波散射上，导致电子散射时间缩短，造成金属连线和金属凸块的电阻率增加。
同时，当晶粒尺寸与电子平均自由程相当甚至小于电子平均自由程时，金属层内的晶粒尺寸小且晶粒界面增多，晶粒界面散射(GrainBoundaryScattering)对金属连线和金属凸块的电阻率造成的影响也将越来越不能忽视。
并且，由于金属层的晶粒生长受到限制，造成形成的金属层的质量较差，且金属层填充通孔和沟槽的能力变差，进一步会影响互连结构的电学性能。
再者，为了减小互连结构的寄生电容，减小互连结构的延迟效应，通常采用低k介质材料甚至超低k介质材料作为介质层的材料，且为了降低介电常数，低k介质材料或超低k介质材料一般具有多孔、疏松结构。由于介质层具有多孔、疏松的结构，导致在刻蚀形成沟槽和通孔的刻蚀工艺过程中，所述刻蚀工艺极易对介质层造成刻蚀损伤，进一步造成互连结构的电学性能和可靠性变差。
为此，本发明实施例提供一种互连结构的形成方法，提供基底；形成覆盖于所述基底表面的金属层；刻蚀所述金属层，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；形成覆盖于所述基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。本发明的金属连线和金属凸柱均为刻蚀金属层形成的，所述金属层的尺寸与基底尺寸相当，因此金属层的晶粒尺寸较大，相应的使金属连线和金属凸柱具有较大的晶粒尺寸，金属连线和金属凸柱的晶粒界面散射减小，有效的降低金属连线和金属凸柱的电阻率；同时，在形成金属连线和金属凸柱之后，形成覆盖于所述基底和金属连线表面的介质层，所述介质层未经历刻蚀金属层的刻蚀工艺，使得介质层保持有良好的性能，进一步提高互连结构的电学性能和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图19为本发明一实施例提供的互连结构形成过程的结构示意图。
本实施例以“形成金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：刻蚀金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀所述初始金属连线，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱”为例做示范性说明。
请参考图1，提供基底100；形成覆盖于所述基底100表面的金属层101；在所述金属层101表面形成初始掩膜层102。
所述基底100的材料为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种，所述基底100的材料也可以为锗、锗化硅、碳化硅或砷化镓。
所述基底100表面还可以形成有若干界面层或应变层以提高半导体结构的电学性能；所述基底100内还可以形成有半导体器件，例如，NMOS晶体管、PMOS晶体管、CMOS晶体管、电阻器、电容器或电感器。所述基底100内还可以具有底层金属层，所述底层金属层顶部表面与基底100表面齐平。
所述金属101的材料为Cu、Al或W。本实施例中所述金属层101的材料为Cu。
本实施例中，所述金属层101为叠层结构，金属层101包括：位于基底200表面的籽晶层(seedlayer)、以及位于籽晶层表面的第一金属体层。在其他实施例中，金属层也可以为单层结构。
所述籽晶层作为形成第一金属体层的电镀工艺中的阴极，为形成第一金属体层作准备；所述籽晶层也可以为形成第一金属体层提供良好的界面态，有助于形成与籽晶层紧密粘结的第一金属体层，改善半导体结构的电迁移。本实施例中，所述籽晶层的形成工艺为物理气相沉积，所述籽晶层的厚度为10埃至200埃。
所述金属体层的材料为Cu，所述金属体层的形成工艺为物理气相沉积或电化学镀膜工艺。本实施例中，采用电化学镀膜工艺形成所述金属体层，将所述基底100转移至电镀反应池中，电镀形成金属体层。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。所述电镀的过程为：所述籽晶层连接电源的负极，所述金属铜阳极连接电源的正极，位于所述金属铜阳极上的铜原子发生氧化反应形成金属铜离子，位于所述籽晶层表面附近的金属铜离子发生还原反应，生成的铜原子沉积在所述籽晶层表面形成金属体层。
由于本实施例在基底100表面形成金属层101，所述基底100的表面尺寸相对较大，因此在基底100表面形成金属层101的尺寸也将比较大，在形成金属层101过程中，晶粒生长未受到限制，因此形成的金属层101具有较大的晶粒尺寸，金属层101中的晶粒晶面少，使得金属层101中晶粒界面散射弱，因此金属层101的电阻率相对较低。
为了提高后续在金属层101表面形成初始掩膜层的质量，本实施例在形成金属层101之后还包括步骤：采用化学机械抛光(CMP，ChemicalMechanicalPolishing)工艺，平坦化所述金属层101。
作为一个具体实施例，所述金属层101的厚度为100埃至5000埃。
所述初始掩膜层102为后续形成第一掩膜层、以及位于第一掩膜层表面的第二掩膜层提供工艺基础。其中，第一掩膜层覆盖需要形成金属连线的对应位置和结构，定义出待形成金属连线的位置和结构；第二掩膜层覆盖需要形成金属凸柱的对应位置和形状，定义出待形成金属凸柱的位置和形状。
所述初始掩膜层102的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氧化硅中的一种或多种，所述初始掩膜层102还可以为其他合适作为掩膜刻蚀金属层101的材料。
所述初始掩膜层102为单层结构或叠层结构。本实施例以后续形成的第一掩膜层和第二掩膜层的材料相同为例做示范性说明，初始掩膜层102为单层结构，所述初始掩膜层102的材料为氧化硅。
在其他实施例中，所述初始掩膜层还可以为叠层结构，后续在形成第一掩膜层和第二掩膜层后，第一掩膜层和第二掩膜层的材料不同，使第一掩膜层和第二掩膜层之间具有较大的刻蚀选择性。
请参考图2及图3，图2为俯视图，图3为图2沿AA1方向的剖面结构示意图，图形化所述初始掩膜层102(如图1所示)直至暴露出金属层101表面，在所述金属层101表面形成若干分立的初始掩膜薄膜103。
本实施例中，所述初始掩膜薄膜103为后续形成第一掩膜层和第二掩膜层提供工艺基础；并且，所述初始掩膜薄膜103定义出后续形成的金属连线的位置和形状，因此所述初始掩膜薄膜103覆盖待形成金属连线的对应位置和结构。
作为一个具体实施例，形成初始掩膜薄膜103的工艺步骤包括：在所述初始掩膜层102表面形成光刻胶膜；对所述光刻胶膜进行曝光、显影处理，在所述初始掩膜层102表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层102直至暴露出金属层101表面，在所述金属层101表面形成若干分立的初始掩膜薄膜103；去除所述图形化的光刻胶层。
在形成光刻胶膜之前，还可以在初始掩膜层102表面形成底部抗反射涂层(BARC)或有机旋转涂覆层(ODL)；在形成光刻胶膜之后，还可以在光刻胶膜表面形成顶部抗反射涂层(TARC)。
请参考图4至图6，图4为在图2基础上的俯视图，图5为图4沿AA1方向的剖面结构示意图，图6为图4沿BB1方向的剖面结构示意图，图形化所述初始掩膜薄膜103(如图2及图3所示)，刻蚀部分区域的部分厚度初始掩膜薄膜103，在金属层101表面形成第一掩膜薄膜104，在第一掩膜薄膜104表面形成第二掩膜薄膜105。
所述第一掩膜薄膜104覆盖需要形成金属连线的对应位置和结构；所述第二掩膜薄膜105覆盖需要形成金属凸柱的对应位置和结构。
具体的，形成第一掩膜薄膜104以及第二掩膜薄膜105的工艺步骤包括：在所述初始掩膜薄膜103表面形成光刻胶膜，所述光刻胶膜还覆盖于暴露出的金属层101表面；对所述光刻胶膜进行曝光、显影处理，在初始掩膜薄膜103表面形成图形化的光刻胶层，所述图形化的光刻胶层覆盖于部分初始掩膜薄膜103表面；以所述图形化的光刻胶层为掩膜，刻蚀去除部分厚度的初始掩膜薄膜103，在金属层101表面形成第一掩膜薄膜104，在第一掩膜薄膜104表面形成第二掩膜薄膜105。
所述图形化的光刻胶层定义出后续形成金属凸柱的位置和形状。在形成第二掩膜薄膜105之后，还可以保留图形化的光刻胶层，在后续刻蚀去除未被第二掩膜薄膜105覆盖的第一掩膜薄膜104时，所述图形化的光刻胶层起到保护第二掩膜薄膜105的作用。
本实施例初始掩膜层102为单层结构，因此第一掩膜薄膜104和第二掩膜薄膜105的材料相同。并且，由于后续在以第一掩膜薄膜104和第二掩膜薄膜105为掩膜刻蚀金属层101的刻蚀工艺过程中，所述刻蚀工艺还会刻蚀去除未被第二掩膜薄膜105覆盖的第一掩膜薄膜104；而第一掩膜薄膜104和第二掩膜薄膜105的材料相同，为了保证未被第二掩膜薄膜105覆盖的第一掩膜薄膜104被刻蚀去除，本实施例中，所述第二掩膜薄膜105的厚度大于第一掩膜薄膜104的厚度。
在其他实施例中，初始掩膜层为叠层结构时，则第一掩膜薄膜和第二掩膜薄膜的材料也可以不同。并且，后续能够以第二掩膜薄膜为掩膜，刻蚀第一掩膜薄膜，即第一掩膜薄膜和第二掩膜薄膜之间具有刻蚀选择性，那么第二掩膜薄膜的厚度可以大于、等于或小于第一掩膜薄膜的厚度。
所述第一掩膜薄膜104的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氮氧化硅中的一种或多种；所述第二掩膜薄膜105的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氧化硅中的一种或多种。
本实施例中，所述第一掩膜薄膜104和第二掩膜薄膜105为图形化同一初始掩膜层102(如图1所示)后获得的，其形成工艺简单，简化了半导体生产工艺步骤，有限的减小了半导体生产成本；并且由于在形成第一掩膜薄膜104和第二掩膜薄膜105之前，还未对金属层101进行刻蚀，在形成第一掩膜薄膜104和第二掩膜薄膜105的过程中金属层101顶部表面高度保持一致，避免由于金属层101表面具有复杂图形而导致第一掩膜薄膜104和第二掩膜薄膜105产生图形偏差，因此本实施例形成的第一掩膜薄膜104和第二掩膜薄膜105具有良好的图形形貌，使得后续形成的金属连线以及金属凸柱的位置和尺寸精确。
同时，所述第一掩膜薄膜104和第二掩膜薄膜105为图形化同一初始掩膜层102获得的，所述第一掩膜薄膜104和第二掩膜薄膜105侧壁之间的对准精度高，第一掩膜薄膜104和第二掩膜薄膜105的部分侧壁表面齐平，减小了第一掩膜薄膜104和第二掩膜薄膜105侧壁之间的对准误差。
请参考图7至图8，图7为在图5基础上的剖面结构示意图，图8为图6基础上的剖面结构示意图，以所述第二掩膜薄膜105以及第一掩膜薄薄膜104为掩膜，刻蚀去除部分厚度的未被第一掩膜薄膜104覆盖的金属层101(如图4至6所示)，形成覆盖于基底100表面的初始金属连线101a、以及位于初始金属连线101a表面的若干分立的初始金属凸柱101b。
本实施例中，形成的初始金属连线101a覆盖于整个基底100表面，避免部分基底100表面暴露出来，从而防止后续刻蚀形成金属凸柱的刻蚀工艺对暴露出的基底100造成刻蚀损伤。
所述初始金属连线101a的厚度与后续形成的互连结构的金属凸柱的厚度相同，可根据实际需要形成的金属凸柱的厚度，确定形成的初始金属连线101a的厚度，进而确定金属层101需要刻蚀去除的厚度。
本实施例中，所述初始金属凸柱101b的位置和表面尺寸与后续形成的金属连线的位置和表面尺寸相同，后续会刻蚀去除未被初始金属凸柱101b覆盖的初始金属连线101a，直至暴露出基底100表面。
采用干法刻蚀工艺刻蚀所述金属层101，所述干法刻蚀工艺的刻蚀气体包括H2，还可以向刻蚀腔室内通入载气，所述载气为Ar或He。作为一个具体实施例，所述干法刻蚀工艺的工艺参数为：H2流量为20sccm至200sccm，载气流量为10sccm至100sccm，射频源功率为2000瓦至5000瓦，射频偏置功率为100瓦至500瓦，刻蚀腔室压强为1托至20托，刻蚀腔室温度为350摄氏度至600摄氏度。
请参考图9至图11，图9为俯视图，图10为在图9沿AA1方向的剖面结构示意图，图11为在图9沿BB1方向的剖面结构示意图，刻蚀去除未被第二掩膜薄膜105(如图7及图8所示)覆盖的第一掩膜薄膜104(如图7及图8所示)，形成覆盖于初始金属凸柱101b部分表面的第一掩膜层104a以及位于第一掩膜层104a表面的第二掩膜层105a。
由于前述在形成表面具有初始金属凸柱101b的初始金属连线101a后，即定义出了后续形成的金属连线的位置和尺寸；而形成覆盖于初始金属凸柱101b部分表面的第一掩膜层104a以及位于第一掩膜层104a表面的第二掩膜层105a后，即可定义出后续形成的金属凸柱的位置和尺寸。
本实施例中，第一掩膜薄膜104和第二掩膜薄膜105的材料相同，因此，在以第二掩膜薄膜105为掩膜，刻蚀去除第一掩膜薄膜104之后，剩余的第二掩膜层105a的厚度较第二掩膜薄膜105的厚度小。
采用干法刻蚀工艺刻蚀所述第一掩膜薄膜104。在一个具体实施例中，第一掩膜薄膜104和第二掩膜薄膜105的材料均为氧化硅，所述干法刻蚀工艺的工艺参数为：刻蚀气体包含CF4、C3F8、C4F8、CHF3、NF3、SiF4、Ar、He、O2或者N2中的一种或几种，混合气体的流量为50标况毫升每分～500标况毫升每分，偏压为50V～600V，功率为100W～600W，温度为30℃～70℃。
在其他实施例中，刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜之前，第二掩膜薄膜表面具有图形化的光刻胶层，所述图形化的光刻胶层保护第二掩膜薄膜不被刻蚀，则在形成第一掩膜层和第二掩膜层之后，所述第二掩膜层的厚度与第二掩膜薄膜的厚度一致。
在其他实施例中，第一掩膜薄膜和第二掩膜薄膜的材料不同时，刻蚀第一掩膜薄膜的刻蚀工艺对第二掩膜薄膜的刻蚀速率很小。
在其他实施例中，为了简化工艺步骤，也可以在刻蚀金属层以形成初始金属连线及初始金属凸柱的同时，刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜，直至暴露出部分初始金属凸柱表面。
请参考图12至图14，图12为俯视图，图13为图12沿AA1方向的剖面结构示意图，图14为图12沿BB1方向的剖面结构示意图，以所述第二掩膜层105a为掩膜，刻蚀所述初始金属连线101a(如图9至11所示)直至暴露出基底100表面，同时刻蚀所述初始金属凸柱101b(如图9至11所示)，在所述基底100表面形成分立的金属连线101c，且所述金属连线101c表面具有若干分立的金属凸柱101d。
本实施例中，所述金属凸柱101d的厚度等于金属层101(如图1所示)的厚度与初始金属凸柱101b(如图10及11所示)的厚度之差，即金属凸柱101d的厚度等于初始金属连线101a的厚度；所述金属连线101c的厚度等于初始金属凸柱101b的厚度。
采用干法刻蚀工艺刻蚀所述初始金属连线101a以及初始金属凸柱101b，所述干法刻蚀工艺的刻蚀气体包括H2，干法刻蚀工艺参数可参考前述刻蚀金属层101的干法刻蚀工艺参数。
本实施例中，在刻蚀初始金属连线101a以及初始金属凸柱101b的刻蚀工艺过程中，基底100表面始终被覆盖，避免基底100表面暴露在刻蚀环境中，避免所述刻蚀工艺对基底100造成刻蚀，提高形成的互连结构的可靠性。
本实施例中，在同一刻蚀腔室内，进行前述刻蚀金属层101、第一掩膜薄膜104以及初始金属连线101a的刻蚀工艺，减少了基底100进出刻蚀腔室所需的时间，并且减小了外界环境造成的污染，提高半导体生产效率。
请参考图15至图17，图15为俯视图，图16为图15沿AA1方向的剖面结构示意图，图17为图15沿BB1方向的剖面结构示意图，去除所述第二掩膜层105a(如图12至14所示)以及第一掩膜层104a(如图12至14所示)。
采用湿法刻蚀工艺刻蚀去除所述第二掩膜层105a以及第一掩膜层104a。所述湿法刻蚀工艺在刻蚀去除第一掩膜层104a和第二掩膜层105a时，不会对金属连线101c和金属凸柱101d进行刻蚀。
作为一个具体实施例，第一掩膜层104a和第二掩膜层105a的材料为氧化硅，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液，其中，氢氟酸和去离子水的体积比为1:300至1:700。
作为另一实施例，所述第一掩膜层104a和第二掩膜层105a的材料为氮化硅，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸和去离子水的质量百分比为65％至85％，磷酸温度为80摄氏度至200摄氏度。
请参考图18及图19，图18与图16剖面方向一致，图19与图17剖面方向一致，形成覆盖于所述基底100表面、金属连线101c表面以及金属凸柱101d侧壁表面的介质层106。
所述介质层106起到电隔离相邻金属凸柱101d、相邻金属连线101c的作用。所述介质层106的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料。
其中，低k介质材料指的是：相对介电常数小于氧化硅的相对介电常数、且大于等于2.5的材料，超低k介质材料指的是：相对介电常数小于2.5的材料。所述低k介质材料或超低k材料包括：SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)。
本实施例中，为了降低互连结构的延迟效应，采用低k材料或超低k材料作为介质层106的材料。采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述介质层106。
在一个实施例中，采用高纵宽比化学气相沉积(HARPCVD)或流动性化学气相沉积工艺(FCVD)，形成所述介质层106。
本实施例中，由于金属连线101c和金属凸柱101d为刻蚀金属层101后形成的，所述金属层101的晶粒尺寸相对较大，因此形成的金属连线101c和金属凸柱101d的晶粒尺寸也相对较大，减小了金属连线101c和金属凸柱101d的晶粒界面散射，使得金属连线101c和金属凸柱101d的电阻率比传统方法形成的金属连线和金属凸柱的电阻率更低，有利于减小互连结构的延迟问题，提高互连结构的电学性能。
并且，由于低k介质材料或超低k介质材料多为多孔疏松的材料，刻蚀工艺极易对低k介质材料或超低k介质材料造成刻蚀损伤。而本实施例中在形成金属连线101c和金属凸柱101d之后形成所述介质层106，避免了所述介质层106受到刻蚀损伤，使得介质层106保持良好的性能，从而进一步提高互连结构的电学性能及可靠性。
本实施例，以图形化同一初始掩膜层获得第一掩膜薄膜和第二掩膜薄膜，然后刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜以形成第一掩膜薄层和第二掩膜层为例做示例，且金属连线与金属凸柱在同一道刻蚀工艺(即all-in-oneetch)中形成，有效的提高了生产效率；在其他实施例中，也可以采用先形成第一掩膜薄膜以刻蚀形成初始金属连线和初始金属凸柱，然后再形成第二掩膜薄膜以刻蚀初始金属连线和初始金属凸柱，从而形成金属连线以及位于金属连线表面的若干分立的金属凸柱。
在其他实施例中，还可以采用先形成金属凸柱后形成金属连线的工艺(即pillarfirstlinelast)，形成所述互连结构。具体的，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在刻蚀金属层之前，在所述金属层表面形成第二掩膜层，所述第二掩膜层覆盖需要形成的金属凸柱的对应位置和结构；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；去除所述第二掩膜层；在所述初始金属连线表面以及初始金属凸柱表面形成第一掩膜层，所述第一掩膜层覆盖需要形成金属连线的对应位置和结构；以所述第一掩膜层为掩膜，刻蚀所述初始金属连线直至暴露出基底表面，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。
在pillarfirstlinelast的工艺中，形成的初始金属凸柱即为互连结构的金属凸柱，因此形成的金属凸柱的厚度等于初始金属凸柱的厚度。
上述实施例提供的形成金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：刻蚀所述金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀所述初始金属连线，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。减小了基底暴露在刻蚀环境中的时间，有效的减少了基底表面受到的刻损伤。
在另一实施例中，也可以采用“形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的步骤包括：刻蚀所述金属层，在所述基底表面形成分立的初始金属连线；刻蚀所述初始金属互连线，形成位于基底表面的金属连线、以及位于金属连线表面的若干分立的金属凸柱”的方法，形成互连结构，即采用先形成金属连线后形成金属凸柱(linefirstpillarlast)的工艺，形成所述互连结构。与前述实施例不同的是，前述实施例中形成的初始金属连线覆盖在基底整个表面，本实施例在基底表面形成分立的初始金属连线，即在形成初始金属连线后，暴露出部分基底表面。以下将以两个实施例进行说明：
在一个具体实施例中，定义出金属连线的第一掩膜薄膜、以及定义出金属凸柱的第二掩膜薄膜为图形化同一初始掩膜层形成的。相应的，在所述金属层表面形成第一掩膜薄膜，所述第一掩膜薄膜覆盖需要形成金属连线的对应位置和结构；在所述第一掩膜薄膜表面形成第二掩膜薄膜，所述第二掩膜薄膜覆盖需要形成金属凸柱的对应位置和结构；以所述第一掩膜薄膜和第二掩膜薄膜为掩膜，刻蚀未被第一掩膜薄膜覆盖的金属层直至暴露出基底表面，在所述基底表面形成分立的初始金属连线；刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜，形成覆盖于初始金属连线部分表面的第一掩膜层以及位于第一掩膜层表面的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的初始金属连线，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；形成覆盖于基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。
所述第一掩膜薄膜和第二掩膜薄膜的形成方法和材料可参考前述说明，在此不再赘述。在一个具体实施例中，所述第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层获得的；所述第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度；在刻蚀形成分立的初始金属连线的同时，刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜；在同一个刻蚀腔室内，进行所述刻蚀金属层、第一掩膜薄膜以及部分厚度的初始金属连线的刻蚀工艺。
在另一具体实施例中，定义出金属连线的第一掩膜薄膜、以及定义出金属凸柱的第二掩膜薄膜为先后形成的。相应的，在金属层表面形成第一掩膜层，所述第一掩膜层覆盖需要形成金属连线的对应位置和结构；以所述第一掩膜层为掩膜，刻蚀金属层直至暴露出基底表面，形成分立的初始金属连线；去除所述第一掩膜层；在所述初始金属连线表面形成第二掩膜层，所述第二掩膜层覆盖需要形成金属凸柱的对应位置和结构；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的初始金属连线，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；形成覆盖于基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。
综上所述，在基底表面形成金属层，所述金属层的尺寸与基底尺寸相当，因此所述金属层具有较大的尺寸，使得金属层的晶粒生长受到的限制小，进而使得金属层的晶粒尺寸大、晶粒界面少。在刻蚀所述金属层以形成金属连线和金属凸柱后，相应的金属连线和金属凸柱的晶粒尺寸较大、晶粒界面少，因此金属连线和金属凸柱的界面散射小，使得形成的金属连线和金属凸柱具有较低的电阻率，从而提高形成的互连结构的电学性能和可靠性。
并且，由于在形成金属连线和金属凸柱之后，形成覆盖于基底表面、金属连线表面以及金属凸柱侧壁表面的介质层，所述介质层未受到刻蚀工艺造成的刻蚀损伤，使得介质层保持有较高的性能，从而进一步提高形成的互连结构的电学性能和可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种互连结构的形成方法，其特征在于，包括：
提供基底；
形成覆盖于所述基底表面的金属层；
刻蚀所述金属层，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；
形成覆盖于所述基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。
2.如权利要求1所述互连结构的形成方法，其特征在于，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：刻蚀所述金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀所述初始金属连线，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。
3.如权利要求1所述互连结构的形成方法，其特征在于，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的步骤包括：刻蚀所述金属层，在所述基底表面形成分立的初始金属连线；刻蚀所述初始金属互连线，形成位于基底表面的金属连线、以及位于金属连线表面的若干分立的金属凸柱。
4.如权利要求2所述互连结构的形成方法，其特征在于，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在所述金属层表面形成第一掩膜薄膜，所述第一掩膜薄膜覆盖需要形成金属连线的对应位置和结构；在所述第一掩膜薄膜表面形成第二掩膜薄膜，所述第二掩膜薄膜覆盖需要形成金属凸柱的对应位置和结构；以所述第二掩膜薄膜为掩膜，刻蚀去除部分厚度的未被第一掩膜薄膜覆盖的金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜，形成覆盖于初始金属凸柱部分表面的第一掩膜层以及位于第一掩膜层表面的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀所述初始金属连线直至暴露出基底表面，同时刻蚀所述初始金属凸柱，在所述基底表面形成分立的金属连线，且所述金属连线表面具有若干分立的金属凸柱。
5.如权利要求4所述互连结构的形成方法，其特征在于，在同一个刻蚀腔室内，进行所述刻蚀金属层、第一掩膜薄膜以及初始金属连线的刻蚀工艺。
6.如权利要求4所述互连结构的形成方法，其特征在于，所述金属凸柱的厚度等于金属层的厚度与初始金属凸柱的厚度之差；所述金属连线的厚度等于初始金属凸柱的厚度。
7.如权利要求4所述互连结构的形成方法，其特征在于，所述第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层获得的。
8.如权利要求7所述互连结构的形成方法，其特征在于，所述初始掩膜层为单层结构或叠层结构。
9.如权利要求7所述互连结构的形成方法，其特征在于，所述第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度。
10.如权利要求4所述互连结构的形成方法，其特征在于，所述第一掩膜薄膜的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氮氧化硅中的一种或多种；所述第二掩膜薄膜的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氧化硅中的一种或多种。
11.如权利要求2所述互连结构的形成方法，其特征在于，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在刻蚀所述金属层之前，在所述金属层表面形成第二掩膜层，所述第二掩膜层覆盖需要形成的金属凸柱的对应位置和结构；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；去除所述第二掩膜层；在所述初始金属连线表面以及初始金属凸柱表面形成第一掩膜层，所述第一掩膜层覆盖需要形成金属连线的对应位置和结构；以所述第一掩膜层为掩膜，刻蚀所述初始金属连线直至暴露出基底表面，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱。
12.如权利要求11所述互连结构的形成方法，其特征在于，所述金属凸柱的厚度等于初始金属凸柱的厚度。
13.如权利要求3所述互连结构的形成方法，其特征在于，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在所述金属层表面形成第一掩膜薄膜，所述第一掩膜薄膜覆盖需要形成金属连线的对应位置和结构；在所述第一掩膜薄膜表面形成第二掩膜薄膜，所述第二掩膜薄膜覆盖需要形成金属凸柱的对应位置和结构；以所述第一掩膜薄膜和第二掩膜薄膜为掩膜，刻蚀未被第一掩膜薄膜覆盖的金属层直至暴露出基底表面，在所述基底表面形成分立的初始金属连线；刻蚀去除未被第二掩膜薄膜覆盖的第一掩膜薄膜，形成覆盖于初始金属连线部分表面的第一掩膜层以及位于第一掩膜层表面的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的初始金属连线，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱。
14.如权利要求13所述互连结构的形成方法，其特征在于，在同一个刻蚀腔室内，进行所述刻蚀金属层、第一掩膜薄膜以及部分厚度的初始金属连线的刻蚀工艺。
15.如权利要求13所述互连结构的形成方法，其特征在于，所述第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层获得的。
16.如权利要求13所述互连结构的形成方法，其特征在于，所述第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度。
17.如权利要求3所述互连结构的形成方法，其特征在于，形成所述金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括：在所述金属层表面形成第一掩膜层，所述第一掩膜层覆盖需要形成金属连线的对应位置和结构；以所述第一掩膜层为掩膜，刻蚀金属层直至暴露出基底表面，形成分立的初始金属连线；去除所述第一掩膜层；在所述初始金属连线表面形成第二掩膜层，所述第二掩膜层覆盖需要形成金属凸柱的对应位置和结构；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的初始金属连线，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱。
18.如权利要求1所述互连结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述金属层，干法刻蚀工艺的刻蚀气体包括H2。
19.如权利要求1所述互连结构的形成方法，其特征在于，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料。
20.如权利要求1所述互连结构的形成方法，其特征在于，所述金属层的材料为Cu、Al或W。
CN201410549365.XA 2014-10-16 2014-10-16 互连结构的形成方法 Active CN105575887B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410549365.XA CN105575887B (zh) 2014-10-16 2014-10-16 互连结构的形成方法
US14/882,581 US9754799B2 (en) 2014-10-16 2015-10-14 Fabrication method of interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410549365.XA CN105575887B (zh) 2014-10-16 2014-10-16 互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN105575887A true CN105575887A (zh) 2016-05-11
CN105575887B CN105575887B (zh) 2018-10-16

Family

ID=55749629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410549365.XA Active CN105575887B (zh) 2014-10-16 2014-10-16 互连结构的形成方法

Country Status (2)

Country Link
US (1) US9754799B2 (zh)
CN (1) CN105575887B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984919B1 (en) * 2017-07-31 2018-05-29 Globalfoundries Inc. Inverted damascene interconnect structures
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US11094527B2 (en) * 2018-10-10 2021-08-17 International Business Machines Corporation Wet clean solutions to prevent pattern collapse
US11139202B2 (en) * 2019-09-27 2021-10-05 International Business Machines Corporation Fully aligned top vias with replacement metal lines
US11282768B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Fully-aligned top-via structures with top-via trim
US11201112B2 (en) 2020-01-22 2021-12-14 International Business Machines Corporation Fully-aligned skip-vias
US20210376055A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric mfm capacitor array and methods of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112356A (ja) * 1984-08-23 1986-05-30 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 集積回路に貫通導体を形成する方法
US5240558A (en) * 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device
US6171956B1 (en) * 1999-08-10 2001-01-09 Worldwide Semiconductor Manufacturing Corp. Method for improving the thermal conductivity of metal lines in integrated circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684889B1 (ko) * 2005-11-17 2007-02-20 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
US9761489B2 (en) * 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112356A (ja) * 1984-08-23 1986-05-30 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 集積回路に貫通導体を形成する方法
US5240558A (en) * 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device
US6171956B1 (en) * 1999-08-10 2001-01-09 Worldwide Semiconductor Manufacturing Corp. Method for improving the thermal conductivity of metal lines in integrated circuits

Also Published As

Publication number Publication date
US9754799B2 (en) 2017-09-05
CN105575887B (zh) 2018-10-16
US20160111329A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
CN105575887A (zh) 互连结构的形成方法
US9099400B2 (en) Semiconductor device manufacturing methods
CN106558531B (zh) 半导体结构及其制造方法
US10396032B2 (en) Semiconductor structures
US11594419B2 (en) Reduction of line wiggling
TW201611285A (zh) 半導體結構與其製備方法
US9330964B2 (en) Semiconductor structures and fabrication methods for improving undercut between porous film and hardmask film
CN105609431A (zh) 半导体结构及其形成方法
CN107731739A (zh) 半导体结构的形成方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
CN105336662B (zh) 半导体结构的形成方法
CN104701143B (zh) 用于鲁棒金属化剖面的双层硬掩模
CN106684031A (zh) 半导体结构的制造方法
CN106409751B (zh) 半导体结构的形成方法
CN106409752B (zh) 半导体结构的形成方法
CN104253081A (zh) 半导体器件的形成方法
CN106206408A (zh) 半导体结构的形成方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
CN104143528A (zh) 互连结构的形成方法
CN101123214B (zh) 双镶嵌结构的制作方法
CN211480005U (zh) 半导体结构
CN112885773A (zh) 半导体结构及其制作方法
US10276439B2 (en) Rapid oxide etch for manufacturing through dielectric via structures
CN105655288A (zh) 半导体结构的形成方法
CN104302811B (zh) 全部在一整合蚀刻中的金属硬掩模

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant