JPS61112356A - 集積回路に貫通導体を形成する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多層集積回路の製造に関するものであって、更
に詳細には、多層構造の選択した層間に電気的相互接続
を選択的に与える為の貫通導体（Ｖｉａｓ）の形成に関
するものである。

集積回路は多数の半導体デバイスを有しており、それら
はシリコンウェハ上に互いに実質的に同一面状に配設さ
れている。機能する回路を得る為には、これらのデバイ
スを互いに電気的に相互接続せねばならない。回路の複
雑性に依存する電気的相互接続は、デバイスの重複や、
相互接続の広範又は複雑なルート決定、又はその両方を
必要とすることがある。この様な要件は、オーバーラツ
プするメタルラインを考慮せずに相互接続のルート決定
を行える場合に必要とされるよりもより多くの面積を使
用するので回路の高密度化に悪影響を与える。

勿論、絶縁層によって互いに分離された２層又はそれ以
上のレベルの相互接続を有する多層集積回路デバイスを
構成することによって接触させずに相互接続を互いにル
ート決定することは可能である。この様なデバイスを構
成する場合、屡々貫貫通棒（ｖｉａｓ）と呼称される垂
直相互接続が１層の平担な相互接続と別の層の平担な相
互接続との間で信号をやりとりする為に必要とされる。

集積回路のデバイス高密度化が一層大きくなると、貫通
導体の整合が一層重要となる。これは、より大きなデバ
イス密度は必然的にコンタクト及び相互接続密度におけ
る不随的な増加を発生させるという事実に起因している
。従って、基板上に設けられた特定のコンタクト又は相
互接続を次のより高いレベルの特定の相互接続へ電気的
に接続させたり、又は異なったレベル間の２つの特定の
相互接続を電気的に接続することが要求される場合には
、貫通導体の精密な整合は必須である。不整合があると
相互接続間又はコンタクトと相互接続との間に不所望の
短絡回路が発生することがある。

短絡回路に加えて、不整合は更に貫通導体と相互接続と
の間に周辺的な電気的コンタクトを形成することがあり
、その際に電流密度の増加した領域を形成し、それは回
路の動作にとって潜在的に致命的なものとなりえる欠陥
を形成する。更に、相互接続層を分離させる絶縁物質を
介してエツチング形成した孔内に貫通導体物質を付着さ
せることを必要とする貫通導体を形成する従来技術を使
用する場合、これら貫通導体孔の不整合が、実際には基
板内ではないにしても、半導体基板の表面　・近傍速達
する絶縁物質の過剰エツチングを発生することがある。

従って、パンチスルー又は基板物質の汚染に起因して、
貫通導体金属を孔内に爾後に付着させた場合に欠陥を発
生することがある。

貫通導体不整合を補償する１方法は、近似的な貫通導体
位置において平担な相互接続の幅を拡大させたものであ
るパッド乃至はネストを形成することである。従って、
パッド乃至はネストが大きければ大きい程、許容可能な
貫通導体不整合は一層大きくなる。この様なパッド乃至
はネストが形成されることは高密度化に悪影響を与える
。何故ならば、相互接続のこれらの拡大された部分は相
互接続間の間隔をより小さくすることを否定するからで
ある。

本発明は、以上の点に鑑みなされたものであって、実質
的に自己整合的である多層集積回路に垂直相互接続を形
成する方法を提供することを目的とする。

本発明の別の目的とするところは、回路内のデバイスの
向上し、た高密度化を可能とする多Ｎ集積回路において
垂直相互接続を形成する方法を提供することである。

本発明の更に別の目的とするところは、垂直方向の接続
の信頼性を向上させる多層集積回路の異なったレベルの
層間の垂直相互接続を形成する方法を提供することであ
る。

本発明の更に別の目的とする斜ころは、貫通導体不整合
によって発生される欠陥を最小に維持しながら多層集積
回路の異なったレベルの層間に垂直相互接続を形成する
方法を提供することである。

本発明に拠れば、第１エッチャントには反応するが第２
エッチャントには反応しない第１金属層を半導体基板上
に形成する。第２エッチャントには反応するが第１エッ
チャントには反応しない第２金属層を第１金属層の上に
形成する。次いで、第２金属層を所要によりマスクして
予め選択された相互接続パターンによって必要とされる
所定の位置に所望数の貫通導体を形成する。次いで第１
金属層のマスクされていない部分をエッチバックするこ
とによって貫通導体を形成する。第１金属層は第２エッ
チャントには反応しないので、エツチングは第１金属層
の表面で停止する。次いで第１金肩層をマスクして所望
の相互接続パターンを形成する。次いで、第１金属層を
第１エッチャントを使用してエツチングする。第２金属
層は第１エツチーントに非反応性であるから、第２金属
層内に形成された貫通導体は第１エッチャン１−によっ
て影響されることは無く、更に第１金属層上のマスクと
して機能しその際に第２金属で構成される貫通導体と第
１金属で構成される相互接続との間に精密な整合を形成
する。

以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。

第１Ａ図を参照すると、基板１２は、スパッタリング、
物理的蒸着（ｐｖｏ）、化学的蒸着（ＣＶＯ）等の従来
の方法でその上に形成された第１金属からなる第１層１
４を持っている。第１金属は、導電性であり且つ少なく
とも１つのエッチャントと反応するものであればどの金
属でも良く且つ第１Ｊ’１ｌ１４の層厚は数百人から１
０ミクロン又はそれ以上の範囲とすることが可能である
が、好適実施例においては、第１金属１４はタングステ
ンか又はアルミニウムとしこの層の層厚は実質的に７，
５００人と等しい値とする。第１Ｂ図に示される如く、
第２金属からなる第２層１６は、スパッタリング、ＰＶ
Ｄ、−ＣＶＤ等の従来の方法で第１層１４上に＠ｔ；ａ
ｔｂ６．　ｉｚ＊ｇｔ″！Ｅｆｉ［−，１Ｊｆｌ°５”
８　　　、・、属と反応するエッチャントとは如何なる
実質的な態様においても反応しないものならばどの金属
でも良いが、第１金属がタングステンの場合には第２金
属はアルミニウムとすることが望ましく、又第１金属が
アルミニウムの場合には第２金属はタングステンとする
ことが望ましい。更に、この第２層１６の層厚は数百人
乃至１０ミクロン又はそれ以上とすることが可能である
が、第２層は典型的には第１金属層と略等しい層厚であ
ることが望ましい。従って、好適実施例においては、第
２層１６の層厚は実質的に７，５００人に等しい。

第１金属層１４上に第２金属層１６を形成した後に、従
来のホトレジスト技術を使用して、第２金属Ｊ１１６内
１こ所望のパターンの重置支柱乃至は貫通導体を構成す
る為に第２金属層１６をマスクする。所望の貫通導体パ
ターンを形成した後に。

第２金属と反応するが何等実質的な態様で第１金属と反
応することはないエッチャントを使用して。

第２金属層１６をエツチングする。好適には、これらの
構成を画定する為に非等方性エッチプロセスを使用する
ことが可能である。第２金属がアルミニウムであり第１
金属がタングステンの場合には、塩素をベースとしたド
ライエッチャントを使用する。第２金属層がタングステ
ンで第１金属層がアルミニウムの場合には、弗素をベー
スとしたドライエッチャントを使用する。ホトレジスト
マスクはこのエツチングプロセスによって所定のマスク
したパターンに従って貫通導体のパターンを形成するこ
とを可能とする。第１金属は第２エッチャントと反応し
ないので、このエツチングプロセスは第１金属層１４の
上表面で停止する。

貫通導体１８を形成した後で、且つそれを画定するのに
使用したホトレジストを除去した後に、第１金属層１４
と貫通導体支柱の画定したパターン上にホトレジスト物
質からなる第２層を付着させる１次いで、このホトレジ
ストを所定の相互接続パターンに従って露光させる。露
光されたホトレジストパターンは、従来のホトレジスト
エツチング手順に従って第１エッチャントに対して第１
金属層１４をマスクする。第１金属層１４の保護されて
いない領域は第１エッチャントによってエッチされ、そ
のエッチャントは第２金属から形成されている貫通導体
１８に影響を与えずに第１金属を選択的に除去する。従
って、第１金属層１４はホトレジストマスクパターンの
周りのみならず貫通導体１８の周りにおいても基板１２
迄エツチされ、その際に貫通導体１８をその上に設けて
所望の相互接続パターン２０を形成する（第２図と第２
図のＬＤ−ＩＤ線に沿って取った断面図である第１Ｄ図
参照）。

貫通導体１８は第１エッチャントによっては影響を受け
ないので、それはマスクとして機能し。

第１エッチャントが貫通導体直下に配設されている第１
金属をエツチングすることを防止する。従って、たとえ
貫通導体が相互接続パターンに関して不整合となっても
、相互接続は自動的に延長されて不整合状態の貫通導体
の境界と一致され、その際に各貫通導体の底部表面積と
実質的に間延の接触面積を形成する。

貫通導体が絶縁層を介して非選択的エツチングによって
形成され且つ適切に整合していない孔を介して形成され
る場合には、絶縁層が不整合区域を介して下側へ多分基
板に達する迄エツチングされる可能性が高い。この場合
、貫通導体孔は爾後の金属付着時に基板を露出させ、そ
れによりデバイスが壊滅的な影響を被る可能性がある。

エッチによって基板が露出されない場合でも、電気的ブ
レークダウン及びこの領域のメタル段差被覆が不充分で
あることによって絶縁破壊の可能性は残される。

所望の相互接続パターン２０上に貫通導体１８を形成し
た後に、第３図とＩＥ−ＩＥ線に沿って取った第３図の
断面図である第１Ｅ図に示した如く、相互接続２０及び
貫通導体１８を被覆して、基板１２上に絶縁層２２を形
成する。この絶縁層は、好適には、二酸化シリコンを有
しており、スパッタリング乃至はＣｖＤによって典型的
に２ミクロンに等しい厚さに形成される。次いで、絶縁
層２２をエッチバックして貫通導体の頂部を露出する実
質的に平担な表面２４を形成する。この絶縁性エッチャ
ントは典型的には弗素をベースとしており、貫通導体金
属に対しての絶縁体の適切な選択性を持っている。この
絶縁性エッチ速度が貫通導体支柱金属のエッチ速度より
も大きいか又は等しい限り、この絶縁性エッチャントは
貫通導体支柱金属と反応することも可能である。第１金
属か・ちなる第３層２６は第１Ｇ図に示した如く表面２
４上に形成される。第３層２６は、ＰＶＤやＣＶＤ等の
従来の付着技術によって形成され且つ典型的に７，５０
０人に等しい層厚を持っている。第１Ｈ図に示した如く
、第２金属の第４層２８は前述した従来のメタリゼーシ
ョン技術によって第３層２６上に形成される。第１組の
相互接続及び貫通導体を発生する為に使用したプロセス
を使用して第２絹の相互接続及び貫通導体を画定するこ
とが可能である。この方法で形成することの可能な層数
乃至はレベルの数は実質的に限界が無く、基板から任意
の所望の金属層へ貫通導体支柱乃至はポストを形成する
ことによって任意のレベルにある金属層を基板へコンタ
クトさせる為に使用することが可能である。

最後の相互接続レベルは、下側に存在する貫通導体の露
出された頂部表面上に第１金屈からなる単一層を形成し
且つその層を従来公知の如くホトレジスト層に露出され
た所定のパターンに従ってエツチングすることによって
構成することが可能である。次いで、多層構造を完成す
る為に、この最後のレベルを従来の態様でスクラッチ保
、護用の絶縁層でコートすることが可能である。

第４Ａ図乃至第４Ｇ図を参照すると、本発明の方法の別
の好適実施例を使用する多層集積回路の別の製造プロセ
スが示されている。第４Ａ図はその上表面上に形成され
た所定の相互接続パターン５４を持った基Ｆｉ５２を示
している。この相互接続は導電性であり且つ好適にはア
ルミニウム合金又は耐火性金属で構成されており、又従
来のマスク及びホトレジスト技術を使用して所定のパタ
ーンに形成されている。第４Ｂ図に示される如く、熱窒
化膜５６の層がパターン形成された金属特徴部５４を被
覆して基板５２の上表面上に形成される。この熱窒化膜
は、従来の付着技術によって典型的には２０，０００人
に等しい層厚に形成された窒化シリコンとすることが望
ましい。エッチバック平塩化プロセスを使用して第４Ｃ
図に示した如くこの窒化膜を平坦化させる。

次に、第４Ｄ図に示した如く、金属トポグラフィ５４の
露出頂部を被覆して熱窒化層５６の表面５８上に絶縁層
６０を形成する。好適には、絶縁層６０は二酸化シリコ
ンを有しており、従来の付着技術を使用して略３　、０
００乃至１５，０００人の厚さに形成する。層５４に対
する好適な層厚範囲は３，０００乃至汎０００人である
。

次に、第４Ｅ図に示した如く、絶縁層６０上にホトレジ
スト物質層６２を形成し、従来のホトレジスト技術を使
用してマスクし且つパターン形成して複数個の貫通導体
孔６４を形成する。二酸化シリコン層６０は、孔６４を
介して、二酸化シリコン層を介してエッチするが金属層
及び窒化層でエツチングを停止する好適にはＨＦを含有
する溶液で従来のウェットエッチ技術及びエツチングプ
ロセスを使用して金属トポグラフィ５４の頂部表面及び
熱窒化層５６の表面５８に到達する迄エツチングされる
。このエツチング工程の結果、第４Ｆ図に示した如く、
金属トポグラフィ５４の上表面及び熱窒化層５６の上表
面５８に到達する貫通導体孔６６が二酸化シリコン層６
０を貫通して形成される。又、この第２絶縁層は膜内に
存在するピンホールを全て充填することによりデバイス
の信頼性を向上させる。

次いで、好適には、金属トポグラフィ５４の露出された
金属コンタクトを、好適には１０秒程度、軽くスパッタ
エッチし１次の金属層の付着の直前にきれいなコンタク
ト開口が形成されることを確保する。次いで、第４Ｇ図
に示した如く、従来の付着技術によって、二酸化シリコ
ン層６０上及び貫通導体孔６６内に金属層６８を形成す
る。好適には、金属層６８はアルミニウム又はアルミニ
ウム合金から構成され且つ実質的に８，０００人に等し
い層厚に形成する。次いで、従来技術の如く、マスクし
且つエツチングして上層の相互接続を画定、゛（ する。

本発明プロセスの上述した別の好適実施例から理解され
る如く、絶縁層を貫通する孔を形成する為に使用された
エッチャントはこの層とのみ反応するものであり窒化シ
リコン層や金属トポグラフィ自身の金属とは反応しない
ので、貫通導体孔をその下側に存在する金属トポグラフ
ィと精密に整合させる必要はない。その結果、貫通導体
６６が不整合であっても、エツチングはその金属及び窒
化シリコンのところで停止し、その際に前に他の好適実
施例に関して説明した如くエツチング過剰に起因する欠
陥を防止している。更に１本プロセスのこの別の好適実
施例を使用する場合、従来要求されていることと異なり
、貫通導体孔が下側に存在する金属トポグラフィよりも
小さいものであることを確保することは必要ではない。

これも、前述した如く１選択的なエッチャントと適宜の
物、質を使用する為であり、その際にエツチングプロセ
スは金属及び窒化シリコン表面で停止し且つ下側に存在
する金属トポグラフィ５４を越え、拡大された貫通導体
孔６６によって形成されたオーバーハング乃至は突出部
を介して金属トポグラフィを越えて継続することはない
。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが１本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１Ａ図乃至は第１Ｈ図は本発明方法の好適実施例に基
づいて集積回路を製造する場合の各工程における各断面
図、第２図は第１Ｄ図に断面で示した集積回路の部分平
面図、第３図は第１Ｆ図に断面で示した集積回路の部分
平面図、第４Ａ図乃至第４Ｇ図は本発明方法の別の好適
実施例に基づ（符合の説明） １２：基板 １４：第１層 １６：第２層 １８：貫通導体（ｖｉａｓ） ２０：相互接続パターン ２６：第３層 ２８：第４層 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション 図面の浄書（内容に変更なし） ／７ｆ ＦＩＧ、　２ ＦＩＧ、　３ 手続補正書 昭和６０年１１月２０日 特許庁長官　　宇　賀　道　部　殿 １、事件の表示　　　昭和６０年　特゛許　願　第１８
３１４０号２、発明の名称　　　集積回路に貫通導体を
形成する方法３、補正をする者 事件との関係　　　特許出願人 ４、代理人

Claims (1)

1. 【特許請求の範囲】 １、集積回路に貫通導体を形成する方法において、 （ａ）半導体基板上に第１金属層を形成し、（ｂ）前記
   第１金属層上に第２金属層を形成し、（ｃ）前記第２金
   属と反応するが前記第１金属とは実質的に反応しない第
   ２エッチャントで前記第２金属層を所定の貫通導体パタ
   ーンにエッチングし、 （ｄ）前記第１金属と反応するが前記第２金属又は前記
   半導体基板とは実質的に反応しない第１エッチャントで
   前記第１金属層を所定の相互接続パターンにエッチング
   することによって前記所定の相互接続パターンを持った
   所定の特別の関係で前記貫通導体を形成する、 上記各工程を有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記第１金属はタ
   ングステンを有しており、前記第１エッチャントは弗素
   をベースとしたドライエッチャントを有しており、前記
   第２金属はアルミニウムを有しており、前記第２エッチ
   ャントは塩素をベースとしたドライエッチャントを有し
   ていることを特徴とする方法。 ３、特許請求の範囲第１項において、前記第１金属はア
   ルミニウムを有しており、前記第１エッチャントは塩素
   をベースとしたドライエッチャントを有しており、前記
   第２金属はタングステンを有しており、前記第２エッチ
   ャントは弗素をベースとしたドライエッチャントを有し
   ていることを特徴とする方法。 ４、特許請求の範囲１項において、（ｅ）前記相互接続
   及び前記貫通導体を被覆して前記半導体基板上に第１絶
   縁層を形成し、（ｆ）前記第２金属と反応するエッチ速
   度よりも大きなエッチ速度で前記絶縁層と反応するエッ
   チャントを使用して前記絶縁層をエッチバックすること
   によって前記第１絶縁層上に実質的に平担な表面を形成
   し、該表面は前記貫通導体の上表面と実質的に同一表面
   であることを特徴とする方法。 ５、特許請求の範囲第４項において、前記第１絶縁層は
   二酸化シリコンを有しており、前記エッチャントは弗素
   をベースとしたエッチャントを有していることを特徴と
   する方法。 ６、特許請求の範囲第４項において、（ｇ）前記平担な
   表面上に前記第１金属からなる第３層を形成し、（ｈ）
   前記第３層を第２所定相互接続パターンにエッチングし
   、（ｉ）前記第２所定相互接続パターンと前記第１絶縁
   層上に絶縁層を形成することを特徴とする方法。 ７、特許請求の範囲第４項において、（ｇ）前記平担な
   表面上に前記第１金属からなる第３層を形成し、（ｈ）
   前記第３層上に前記第２金属からなる第４層を形成、（
   ｉ）前記第２金属と反応するが前記第１金属とは実質的
   に反応しないエッチャントで前記第４層を所定の貫通導
   体パターンにエッチングし、（ｊ）前記第１金属と反応
   するが前記第２金属又は前記絶縁層とは実質的に反応し
   ないエッチャントで第２の所定の相互接続パターンに前
   記第３層をエッチングすることによって前記第２の所定
   の相互接続パターンを持った所定の特別の関係で第２組
   の貫通導体を形成することを特徴とする方法。 ８、特許請求の範囲第７項において、（ｋ）前記相互接
   続及び貫通導体を被覆して前記第１絶縁層上に第２絶縁
   層を形成し、（ｌ）前記第２金属と反応するエッチ速度
   よりも大きなエッチ速度で前記絶縁層と反応するエッチ
   ャントを使用して前記第２絶縁層をエッチバックするこ
   とによって前記第２絶縁層に実質的に平担な表面を形成
   し、該表面は前記第２組の貫通導体の上表面と実質的に
   同一面であることを特徴とする方法。 ９、特許請求の範囲第８項において、前記工程（ｇ）乃
   至（ｌ）を少なくとも一度繰り返して行い少なくとも第
   ３組の貫通導体と少なくとも第３所定相互接続パターン
   を形成し、更に（ｍ）最上の平坦表面上に前記第１金属
   の頂部層を形成し、（ｎ）前記頂部層を最終的な所定の
   相互接続パターンにエッチングし、（ｏ）前記最終的な
   所定の相互接続パターンと最上の絶縁層上に絶縁物質の
   頂部層を形成することを特徴とする方法。 １０、多層集積回路の製造方法において、 （ａ）半導体基板上に第１金属層を形成し、（ｂ）前記
   第１金属層内に第１所定パターンで第１レベルの相互接
   続を形成し、 （ｃ）前記第１レベルの相互接続を被覆して前記半導体
   基板上に第１絶縁物質層を形成し、 （ｄ）前記絶縁物質と反応するが該相互接続物質とは反
   応しないエッチャントを使用して前記絶縁層をエッチバ
   ックすることによって前記第１絶縁層上に実質的に平担
   な表面を形成し、該表面は前記第１レベルの相互接続の
   上表面と実質的に同一面であり、 （ｅ）前記第１レベルの相互接続の上表面を被覆して前
   記第１絶縁物質の前記表面上に第２絶縁物質層を形成し
   、 （ｆ）前記第２絶縁物質と反応するが前記第１絶縁物質
   及び前記第１レベル相互接続物質とは実質的に反応しな
   いエッチャントを使用して前記第２絶縁層内に所定の貫
   通導体孔パターンをエッチング形成し、 （ｇ）前記第２絶縁物質を被覆して第２金属層を形成し
   、該金属層は前記貫通導体孔内に延在すると共に前記第
   １レベルの相互接続の上表面とコンタクトし、 （ｈ）前記貫通導体孔を介して前記第１レベルの相互接
   続と所定の接触関係を持っている第２の所定の相互接続
   パターンに前記第２金属層内に第２レベルの相互接続を
   形成する、 上記各工程を有することを特徴とする方法。 １１、特許請求の範囲第１０項において、前記第２の所
   定の相互接続パターン及び前記第２絶縁物質を被覆して
   絶縁物質層を形成することを特徴とする方法。 １２、特許請求の範囲第１０項において、前記工程（ｃ
   ）乃至（ｈ）を少なくとも一度繰り返して行い前記第２
   レベルの相互接続と所定の接触関係にある少なくとも第
   ３レベルの相互接続を形成し、更に前記最終レベルの相
   互接続を被覆して絶縁物質からなる頂部層を形成するこ
   とを特徴とする方法。