JPS61212042A - 半導体素子製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の製造方法、特に集積回路中の電子
デバイスを相互接続する方法に関する。

（従来技術とその問題点） 電子デバイス間の電気的相互接続はどのような機能回路
でも重要な部分である。相互接続が不適切であれば回路
の性能が低下したり、回路が全く動作しなかったりする
。従来、これらの相互接続は銅やアルミニウムのような
金属を始めとして種々の導体によってなされてきた。良
好な信頼できる相互接続が集積回路はど重要な分野はな
い。

シリコンウェーハにおいて、電子デバイス間を導体で相
互接続する従来技術の方法を次に説明する。

これら電子デバイスを接続するのは通常、集積回路の製
造における最終工程で、金属化工程とも呼ばれる。この
工程は、ウェーハ中又はその上に形成された完成電子デ
バイスを含むウェーハから開始される。

バイポーラトランジスタおよび電界効果トランジスタを
含む電子デバイスは接続されない。ウェーハの表面はな
めらかにみえるが、デバイスのスケールで考えれば、そ
の表面はでこぼこであり、電子デバイスが構成されたと
きに発生した鋭い不連続部（不均一部）が含まれている
。

電子デバイスを相互接続する従来の方法の第１工程はシ
リコンウェーハの平らでない表面に絶縁材料を被着する
ことである。従来、この絶縁物は二酸化シリコンであっ
た。二酸化シリコンはウェーハの表面上に薄い層を形成
する。この絶縁物層はウェーハの表面上の不連続を保持
しかつ強調させる。

第２工程は絶縁材料を選択的に除去して、電子デバイス
の接点を露出するための穴を生成することである。これ
らの穴は特定の位置で選択的に絶縁物層をエッチするこ
とによって形成される。絶縁物層をエッチするのには、
いくつかのよく知られた従来技術の方法がある。これら
の方法は通常、デバイスの表面にホトレジストを置くこ
と、そのホトレジストを特定の波長の光に露出すること
、ホトレジストを現像して、絶縁材料をそれが除去され
ることになる場所で露出するマスクを形成すること、露
出された絶縁物材料を湿式またはドライエツチング剤で
除去することを含む。最後に、ホトレジストマスクを除
去して絶縁物層を露出する。

第３工程はウェーハの表面に導体を被着するものである
。この導体は通常、アルミニウムである（他の導体も用
いることができる）。導体を被着するのには、２つの異
なった従来技術を用いることができる。それは、スパッ
タリング（この場合、導体の原子がその導体でできたタ
ーゲットから打ち当てられ、ウェーハの表面上にはねか
けられる）および蒸着（この場合、導体は気体状態でウ
ェーハに運ばれ、ウェーハの表面上で凝結する）である
。ウェーハ上に導体の均一層を提供するのに加えて、こ
の方法はまた前の工程で生成された穴を満たさなければ
ならない。これらの導体で満たされた穴はバイア（ｖｉ
ａ）として知られ、そして絶縁物層の下に位置した電子
デバイスに対する接点とて働く。

第４の最終工程は導体をそれが線を形成する必要がない
場所から選択的に除去するものである。これらの線は電
子デバイスを接続して所望の回路を形成する。この工程
は、絶縁物の選択的除去に非常に似ていて、通常はホト
レジストマスクを形成すること、導体をエツチング剤で
除去することを含む方法を用いて実施される。

電子デバイスを相互接続するこの従来の方法は、電子デ
バイスを相互接続する線を形成するために、最初に導体
をどこにでも被着し、次に選択的に除去するから「減法
工程」とよばれる。この方法は、さらに相互接続層を生
成するために繰返すことができる。しかしながら２つ以
上の相互接続層を作ると下記の問題があるためあまり行
なわれない。

上記従来技術はいくつかの問題を有する。最初のかつ最
も重大な問題は線のショートとオープンの問題である。

オープン線は、従来技術において、導体がウェーハの表
面上の鋭い不連続部（段差、不均一性）を良好に覆わな
いで接続線中にギャップや開路を残す場合に生じる。こ
れらの不連続部の原因は主に、ウェーハ中またはその上
につくられる基本電子デバイスや前の工程によって形成
されるバイアである。複数個の相互接続層が用いられる
とき、問題は、それ自身が上位の層に不連続を形成する
下位レベルの接続線によって倍加される。この問題は、
ウェーハの表面に絶縁物層を被着するのに用いられる一
般的な方法によって不連続性が強めらるとき複雑になる
。不連続部は、上位の表面、第１の角部、垂直面、第２
の角部および下位の水平面によってモデル化できる。

第１の角部は上および横から露出される。この角が９（
１″である場合、２７００の露出角を有する。しかし、
下の角部はその角がＨ”である場合、露出角は９０”に
すぎない。たとえば上位および下位の水平面および垂直
表面のような平らな表面は１８００で露出される。絶縁
物を被着する一般的な方法は一定の到達形成速度を有し
ているから、成長速度は表面または角部の露出角に依存
する。したがって、第１の角部（この角は他のどの表面
よりも大きく露出されている）は最も速く成長する。実
際、第１の角部は上位の水平表面よりも速く成長するの
で、元の角部によって与えられる不連続を強調しながら
、該水平表面上への被膜が形成される。

導体が絶縁被覆の不連続部上に被着されるとき、第１の
角部の成長は露出角を減少させるとによって垂直面およ
び第２の角部を影とし、マスクしてしまう。垂直面およ
び第２の角部の露出角が減少すると、これらの表面上の
成長速度が減少し、非常に薄い導体層が形成され、また
導体に開路を残したりする可能性がある。導体が上述の
ように被着された後、垂直壁が同らの開路をもたないと
仮定しても、開路はなおバイアの薄く被覆された壁また
は池の薄く被覆された位置で生成される可能性がある。

その薄い被膜は回路完成直後は完全な回路として機能さ
せるが、その導体はエレクトロマイグレーションのため
、遂には開路となってしまうかもしれない。導体が薄く
なればなる程、導体を通る所定電流に対する磁束密度は
高くなる。その狭い領域中の磁束密度が増大すると、導
体原子のエレクトロマイグレーションが起り、薄いスポ
ットに原子を生じさせてそれを厚いスポットに移動させ
る。これによって薄いスポットは一層薄くなり、遂には
オープンとなってしまう。エレクトロマイグレーション
はアルミニウムが導体として用いられるときには特に問
題となる。

従来の方法において、開路、短絡線は導体層のエツチン
グが不適当な場合にも起こる。短絡はアンダー・エツチ
ング（エツチング不足）によって起ることがある。アン
ダー・エツチングは、導体全部がエツチング液によって
除去されず、たとえば２つの線の間に導体を残す場合（
これが短絡回路を形成する）に生ずる。開路および薄い
スポットはオーバーエツチング（導体除去過剰）または
アンダカットによって生成される。エツチングは導体が
マスクを介してエツチング液にさらされる場所で起るが
、どのようにエッチされるかはエツチング液が等方性か
異方性かに依存する。等方性エツチング液はあらゆる方
向に一定の速度で導体をエッチし、異方性エツチング液
は一方向においてだけ他力向よりも速くエツチングする
。エツチング液が等方性の場合、露出された材料を全て
の方向で溶解し始める。これによって、マスクの直下の
導体が除去され、これはアンダカットと呼ばれる。一定
量のアンダカットは通常起りうる。導体がウェーハの表
面に被着される場合、絶縁物のときと同じ理由で、その
導体はウェーハ上の不連続部で大きな張り出しを形成す
る。大きな張り出しがウェーハ上にある場合は、導体は
短絡を避けるため、より長時間の間エツチング液にさら
さなければならない。これによって、オープン線路また
は薄いスポットを生じさせるかもしれない過度のアンダ
カットが生じる。

異方性エツチング液が用いられる場合、そのエツチング
液は露出された材料を、ウェーハに向かって主に一方向
で溶解し始める。したがって、異方性エツチング液が用
いられる場合はアンダカットがかなり減少される。しか
し、そのエツチング液は、不運とによって理解できる。

エツチング液は、最初に第１の角部および垂直壁土の導
体の大きな張り出しを除去し、その後で第２の角部の導
体を除去せねばならない。除去されなければならない導
体の量はつ工−ハの他の個所よりかなり多いため、その
エツチング過程は、第２の角部の導体が除去される前に
停止されるかもしれない。第２の角部に残っている導体
は２つの接続線間で短絡を起させる。形状が１ミクロン
程度になると、エツチング過程によって生じる短絡およ
びオープンは重大な問題となる。

従来の方法の第２の問題は電気的に開放されたパイプ（
ｖｉａ）である。バイアの形成は、従来方法の第２工程
においてエッチされた絶縁物内の穴として始まる。導体
が第３工程て被着されるとき、それは絶縁物層のＩ］部
および穴の底部を覆う。穴の頂部は大きな露出角を有し
ているから、それは、不連続部で絶縁物に関して起った
ように、より急速に生成し始める。穴の頂部の過剰の材
料は穴の垂直壁を陰としくマスクする）、それによって
穴の垂直表面が被膜されないま＼になる。バイアの側面
に導体がなければそのバイアの頂部および底部は接続さ
れておらず、オープン路を生じさせる。この問題は集積
回路の寸法が小さくなるにつれ、より重大になる。化学
蒸着法と呼ばれる導体タングステンを被着する一つの方
法がこの問題を避けるために用いられてきた。

しかし、バイアの上部および底部を囲む表面が適切に接
続されている場合にも、ディンプル（くぼみ）がバイア
の頂部に形成される。このディンプルによって、後の相
互接続層に、より不連続部が生じる。

最後に、第３の問題は、ＶＬＳ　Ｉ集積回路において、
接続線の寸法を減少したときに生じる、線の高さと幅の
比はたてよこ比と呼ばれる。接続線とバイアの寸法が減
少すると、このたてよこ比は増大する。

何故ならば電子デバイス間の相互接続を形成する導体の
接続線の幅は減少するが高さは減少しないからである。

線の幅が狭くなるにつれて、線と絶縁物層間の面積は小
さくなる。したがって、絶縁物に付着する領域は小さく
なる。しかし、導体線の高さは減少しないので、内部の
力は曲と同じように大きいままである。内部の力が接着
力を越えるとき（これはたてよこ比が大きい程よく起る
）、線は絶縁物層から離れ、集積回路をダメにする。

この問題を回避する従来の手段は線の高さを減少するこ
とである。線の高さを減少すると、線の断面積が減少し
、線の抵抗が増大する。線が１ミクロンおよびサブミク
ロン程度であるＶＬＳ　１回路では、線は実際には、そ
れを高速度で駆動する非常に大きな電子デバイスを必要
とする。このような大きな装置はあまりにもゆっくり動
作するので、できるだけ小さなデバイス、できるだけ短
かい線を用いなければならない。この条件は「配線制限
」と呼ばれ、厳しく回路設計、構成を限定するので望ま
しくない。

また従来の方法は基本的に減法的方法であるから、金属
化過程の第４工程の間のどのオーバーエツチングも線幅
を減少し、府述した寸法減少によって起る「離脱」、「
配線制限」についての同じ問題が生じる。

（発明の目的） 本発明の目的は上述した欠点を除去するためになされた
もので、複数個の層間の有効な電気的相互接続を形成で
きる製造方法を提供することである。

（発明の概要） 本発明の実施例によれば、２またはそれ以上の平らな結
合層を介して、表面に配置された複数個の電子デバイス
を電気的に相互接続する方法が提供される。同一の３工
程プロセスが全ての層に対するバイアおよび線の形成に
用いられる。本発明による方法の従来技術との差異は、
本発明の方法が導体をそれが必要な場合だけ配置する「
加法」方法であって、いたる所に導体を置き、必要でな
い場所がらそれを除去するという従来技術の「減法」方
法でないというところにある。

本発明はいくつかの点で従来技術よりすぐれている。第
１に、本発明の方法はプレーナ型であり、ウェーハ上に
不連続（不均一部分、不平坦部）を持ち込まず、実際に
は、ウェーハ上に存在する全ての不連続を減少、除去し
ようとすることである。第２に、従来技術では穴を一様
に満す態様で導体を形成させることができなか ったため、バイアの所で生じた不連続またはディンプル
が生じたが、本発明はこれらを避けるということである
。最後に、本発明の方法は、特に、高いたてよこ比をも
つ線に対して、従来技術よりも強い線−表面間の付着を
与えることである。

プレーナ相互接続構造を用いると従来技術における多く
の問題が避けられる。プレーナ相互接続構造を用いると
、その上に相互接続線を形成すべき平らで、比較的なめ
らかな表面が得られる。これによって、ウェーハ上に配
置された周辺デバイスおよび他の線を曲げるように導体
に力が加えられるとき生じる短絡および開路が避けられ
る。さらに、本発明の方法は本質的にプレーナ技術でな
されるから、ホトレジストマスク方法においてでこぼこ
の表面のために生じる問題が避けられる。プレーナ方法
はまた、従来の方法よりも、積層方法での線とデバイス
間の距離が大きいため容量が減少する。

本発明の方法は従来の方法よりすぐれている。何故なら
ば不連続性はないからである。また導体が穴を均一に満
たすため、従来技術のバイアに存在するディンプルが避
けられるからである。導体は穴の底部に被着され、そし
て穴を通って上側に向って満たされるからオープン路が
避けられる。従来技術においては、バイアの頂部がそれ
の底部と接触しなかったときオープン路が生ずる。絶縁
物を除去するために用いられるエツチング過程の間に起
ることがあったいずれのアンダカットも本発明に従がっ
て構成される集積回路にとっては利点となる。絶縁物が
アンダカットされる場合は、バイアまたは導体を満たす
ためにより多くの導体が用いられる。これによって、低
抵抗をもった大きな線が生じ、これは回路が「配線制限
」となる前により長い線を用いることができることを意
味する。

最後に、導体をトレンチ（溝）内に被着して接続線を形
成する場合、導体と絶縁物の間で大きな接触領域が得ら
れる。したがって、−がウェーハの頂部に被着される場
合よりも良好な付着性が得られる。

これらの理由により、本発明の実施例は従来技術に較べ
て大きな利点を示す。

（発明の実施例） 本発明の方法ではまず、その表面上およびその中に電子
デバイスが形成されているシリコンウェーハで始まる。

第１図は、上にエピタキシャル層３が成長した通常のシ
リコンウェーハの側断面図である。

ｐ型層３０とｎ型層３１がエピタキシャル層３に拡散さ
れる。電子デバイス１および２はそれぞれ、ｎ型層３ａ
およびｐ型層３Ｉ中に形成される。したがってウェーハ
は、機能回路を形成するために付加されたデバイス間で
相互接続を形成するための用意ができている。

本発明方法の第１工程はウェーハの表面上に第１絶縁物
層を被着することである。この絶縁物層は１個またはそ
れ以上の絶縁材料を含んでいてもよい。

種々の従来技術、材料を用いることができる。本発明の
実施例では、絶縁物層はウェーハへの表面に被着された
ポリイミド層およびそれに続いて形成された二酸化シリ
コン層（酸化物）を含む。ポリイミドは、ウェーハの表
面を平面化し、デバイスレベルでもその表面をなめらか
にする付加的表面張力特性をもつスピン・オン（ｓｐｉ
ｎ−ｏｎ）ポリマ絶縁物である。酸化物層は次の理由で
ポリイミド層の上に置かれる。第２図は第１の工程から
生じる第１絶縁物層９を示す第１図のウェーハの側断面
図である。

この第１邦縁物層９は、電子デバイス１．２間のおよび
以後の結合層の接続線間の絶縁体として動く。

第２工程は絶縁物層のある部分を選択的に除去して電子
デバイスの接点部を露出することである。種々の従来技
術を用いて絶縁物を除去し、電子デバイスをそれを介し
て接続できる穴を生成することができる。本発明の実施
例では、ホトレジストがウェーハに付着される。ホトレ
ジストは、電子デバイスの複数の接点が配置される場所
において、特定の波長の光で露光される。次にホトレジ
ストを現像して、これらの位置で絶縁物を露出するマス
クを形成する。

次に絶縁物はドライエツチング剤で除去される。

ウェットエツチング剤もこの絶縁物を除去す５るのに用
いることができる。ウェットエツチングおよびドライエ
ツチングの両方とも従来技術において周知のものである
。次に、マスクを除去する。第３図は、第２工程から生
じる第１絶縁物層９中の穴を示すウェーハの側断面図で
ある。

第３工程は第１絶縁物層９に生成された穴に導体を選択
的に被着することである。導体は絶縁物の上には被着さ
れない（被着させるのが従来技術の特徴であった）。本
発明の実施例では、ウェーハ上に導体タングステンを選
択的に被着する方法が用いられる。この方法は、タング
ステンの化学蒸着法またはＣＶＤタングステンとして知
られた技術を用いる。

二価水素からなるガスにさらされる。ガスが触媒に触れ
るまで同の反応もおきない。ウェーハの表面上の金属ま
たはシリサイド（珪化物）のような触媒によって、二価
水素は２個の一画水素原子に分層する。

−価水素はＷＦｎと次のように反応する。

ＷＦｎ＋Ｈ≧ＨＦ＋ＷＦｎ−１ この反応はタングステン原子が触媒の表面上に被着され
るまで繰返される。金属であるタングステンはそれ自身
触媒として働くから、反応はウェーハがガスから除去さ
れるまで続く。シリコンが触媒として働く。この技術を
使用することは従来技術において公知であり、さらに、
次の論文、−！＃　Ｐ＃僚ｍｌｉｎｇｓ　ｏｆ　ｔｈｅ
Ｆｉｒｓｔ　ＥＥＥ　ＶＬＳＩ　Ｍｕｌｔｉｌａｙｅｒ
石ｔｅｒｃｏｎｎｓｔｉｏｎｃｏｎｆｅｒｓｎｃｅ　、
　Ｊｕｎｅ　２１〜２２　、１９８４　、　ｐ１５３　
オＪ：びＪｏｕｒｎａｌ　ｏｆ　Ｅｌｄｒｏｃｈｅｍｉ
ｃａｌ　５ｏｃｉｅｔｙ　、　Ｖｏｌ　、　１３１．　
＆、　６　、　ｐａｇｅ１４２７　。

Ｊｕｎｅｉ９８４　　に記載されている。　タングステ
ンを選ノ１生 択的に被着するためには、ある領域は活体化され、社 ある領域は非活性化される必要がある。活生化は、穴ま
たはトレンチ（溝）の底部および側面を形成する材料が
導体の成長を開始させない場合に必要であＪ匝 る。非活嘴化は、ウェーハの゛表面上の材料が、望まし
くない場所において導体の成長を開始させる場合に必要
である。タングステンに対しては、任勉の金属、シリコ
ンまたは珪化物がタングステンの成長を開始させる活性
剤として働き、任意の酸化物またはシリコン窒化物はタ
ングステンの成長を妨げるための非活性剤として働く。

損傷を受けていない状態にあるポリイミドは非活性剤と
して働く。しかし、ポリイミドの原子構造が、たとえば
、前の工程でのエツチング剤への露出によって、損傷を
受けているとすれば、ポリイミドはタングステンの成長
を開始させる活性剤として働く。

活性化および非活性化は独立した工程がなくとも起りう
る。たとえば、穴またはトレンチの底部が金属を露出し
、そして絶縁物が酸化物である場所や、または穴または
トレンチの底部がエッチされたポリイミドまたは金属を
露出し、そして絶縁物の表面が損傷を受けていないポリ
イミドである場所に、タングステンは穴およびトレンチ
に選択的に被着され、絶縁物の表面には被着されない。

これらの場合、これ以外の作用がなくても導体は選択的
に被着される。

本発明の実施例では、ポリイミドは絶縁物として用いら
れる。絶縁物がポリイミドである場合、エッチされた穴
の側面に並んだ損傷されたポリイミドは触媒として働い
てタングステンを被着させる。しかし、本発明の実施例
に従がって構成されたポリイミドの表面は損傷を受ける
ことがあり、非活性化が必要となる。実施例では、これ
は、絶縁物を被着する第１工程において上述したように
、ポリイミドの上に酸化物層を付加することによってな
される。二酸化シリコンまたは池の酸化物が絶縁物とし
て用いられる場合は、金属ではないトレンチの底部は活
性化を必要とする。

活性化のために種々の方法を用いることができる。

イし ポリイミドの薄い層を酸昶物を付着する前にウェーハの
表面に付着することができる。他の方法はリフト・オフ
法を用いるとである。たとえば、ある領域を活性化する
リフト・オフ法は、ホトレジストマスクを付着すること
、絶縁物を選択的に除去すること、さらに、ウェーハへ
の全表面に非選択的に導体の薄い層を被着することを含
み、次に、ホトレジストマスクは絶縁物の表面にある導
体の薄い層とともに除去される。穴およびトレンチの底
部にある導体の薄い層は依然として触媒として働く。次
に、ウェーハはガスにさらされ、タングステンが被着さ
れる。本発明の実施例に従がって構成されたデバイスで
は、導体は穴の頂部で被着されず、したがって、マスク
効果は無く、穴は均一に満たされる。

第４図は、第３工程の後を示しており、第１１１Ａ縁物
層９中の導体充満穴（バイア）１０を示すウェーハの側
断面図である。穴の底部にある金属および穴の側面上の
損傷を受けたポリイミドは触媒として働いて導体の成長
を開始させる。タングステンが穴の底部を覆うと、タン
グステンはその穴を通って成長し始め、遂には、穴の頂
部とほぼ同じレベルになる。

これによって第１の結合層が完成される。この第１結合
層は主に、電子デバイス１．２を後の結合層から分離し
、また後の結合層のために電子デバイスに対する接点を
与えるように働く。

第４工程はいままでの３つの工程を繰返すことである。

第２の結合層は主に、第１のプレーナ層のバイアを第２
のプレーナ層の接続線に接続することによって電子デバ
イスと相互接続するように働く。第２の結合層も後の結
合層に対するバイアを含むことができる。第４工程は第
５．６．７図に示される。

まず、第２の絶縁物層１１を上記第１工程の方法を用い
て第１の絶縁物層９の上に被着する。第５図は第１工程
を繰返すことから生じる第２の絶縁物層１１を示すウェ
ーハの側断面図である。非活性化または活性化層を旧の
工程で用いた場合は、第２の絶縁物層１１を付着する前
に除去してもよいし、またはそのままにしておいて、第
２の絶縁物層１１の選択的除去の間に必要ない場所から
除去してもよい。実施例では、その層は別の絶縁物層が
被着される前には除去されないで、酸化物非活性化層は
次の工程の一部として必要であるときのみ除去される。

第２に、第２の絶縁物層１１を選択的に除去してバイア
用の穴および接続線用のトレンチを生成する。この穴お
よびトレンチは第２工程で述べた方法のような任意の方
法で生成できる。第６図は、第２工程を繰返すことから
生じる第２絶縁物層］１内の穴およびトレンチを示すウ
ェーハの側断面図である。最後に、第２工程で生成され
た穴およびトレンチを第３工程で述べた方法のような任
意の方法を用いて、導体で満たし、それぞれ、バイアお
よび接続線を形成する。第７図は、第３工程を繰返すこ
とから生じる第２絶縁物層１１中のバイアおよび接続線
を示すウェーハの側断面図である。このバイアおよび接
続線１０は第２絶縁物層１１を通って延び、第１の絶縁
物９のバイアとの良好な電気接続をなす。

次に、第４工程で生成されたバイアと接続するために第
３の結合層を付加してもよい。第２のプレーナ結合層と
同様のこの第３のプレーナ結合層は第４工程を繰返すこ
とによって生成できる。実際には、第４工程は、ウェー
ハ上に配置される電子デバイスを完全に相互接続するの
に必要な回数だけ繰返すことができる。各層は平面状を
なすから、上述の従来技術の問題は生じない。第８．９
および１０図は第３の結合層を示す。同様に３工程が繰
返される。まず、第１工程において上述した方法のよう
な任意の方法を用いて第３の絶縁物層１２を第２の絶縁
物層ＩＩの上に被着する。第８図は第１工程を繰返すこ
とから生じる第３の絶縁物層Ｈを示すウェーハの側断面
図である。次にこの第３の絶縁物層１２を選択的に除去
してそこに穴およびトレンチを形成する。これらの穴お
よびトレンチはバイアおよび相互接続が形成されるべき
場所で絶縁物１２中に選択的に形成される。穴およびト
レンチは第２工程において上述した方法のような任意の
方法で生成できる。第９図は第２工程を繰返すことから
生じる第３絶縁物層１２中の穴およびトレンチを示すウ
ェーハの側断面図である。最後に、第２工程で生成され
た穴およびトレンチは第３工程で上述した方法のような
任意の方法で導体で充満される。第１０図は第３工程を
繰返すことから生じる第３の絶縁物層１２中のバイアお
よび接続線ＩＯを示すウェーハの側断面図である。各バ
イアおよび接続線は第３の結合層を通って第２結合層の
バイアおよび接続線と良好な電気的接続をなす。

本発明は任意の比較的なめらかな表面上に相互接続を形
成するために用いることができる。たとえば、本発明は
ハイブリッド回路用の相互接続を備えるのに用いること
ができる。電子デバイスは結合層の上に、工程の最後に
加えられてよい。セラミック基板または陽極酸化された
アルミニウムをまず用意して、最初に、二酸化シリコン
またはセラミック材料のような絶縁物層をその表面に付
着してもよい。その材料はたとえばシルクスクリーンを
介して選択的に付着されるか、または一つの層として付
着され、その後で選択的に除去して基板を露出すること
もできる。

基板が露出された場所に、導体が被着される。最終層を
電子デバイスの接点に接続するパッドとするように、多
層を用いてもよい。

（発明の効果） 本発明の方法は従来技術と興なり、「加法」方法である
。そしてプレーナ型であるためウェーハ上に不連続部分
を形成しないからオープン路の形成が除去される。また
バイアは導体で満たされるためオープン路が形成されな
い。また導体と絶縁物の間での接触領域も増大し、これ
らの間の接着力も増大する。

ショート路の形成も除去される。

【図面の簡単な説明】

第１図から第１８図は本発明による半導体素子製造方法
を示し、各工程における半導体素子の側断面図である。 ４：シリコンウェハ、３：エピタキシャル層１．２：電
子デバイス、９．１１．１２：絶縁物層１０：相互接続
体

Claims (1)

【特許請求の範囲】
1. 半導体素子内に配置された電子デバイスを相互接続する
   方法において、前記電子デバイスが形成された物質の表
   面に絶縁物層を形成し、前記絶縁物層のうち相互接続が
   必要な部分を選択的に除去し、絶縁物が除去された部分
   に導体を形成し、そしてさらに前記絶縁物層の形成、選
   択的除去および導体の形成工程を繰返す工程より成る半
   導体素子製造方法。