JPH023228A - 平坦化せれた、選択的なタングステン金属処理層システム - Google Patents

平坦化せれた、選択的なタングステン金属処理層システム

Info

Publication number
JPH023228A
JPH023228A JP33073888A JP33073888A JPH023228A JP H023228 A JPH023228 A JP H023228A JP 33073888 A JP33073888 A JP 33073888A JP 33073888 A JP33073888 A JP 33073888A JP H023228 A JPH023228 A JP H023228A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
metal
dielectric
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33073888A
Other languages
English (en)
Inventor
Gregory C Smith
グレゴリィ シー.スミス
Thomas D Bonifield
トーマス ディー.ボニフィールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH023228A publication Critical patent/JPH023228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路の金属相互接続線に関連する更に具体
的に言えば、本発明は選択的なタングステンの被着によ
り相互接vc線を形成する方法と、それにより形成され
る相互接続線に関連する。
従来の技術及び問題点 化学気相成長<CVD法)によるタングステン金属処理
は、アルミニウム合金を用いる金属処理と比べて信頼性
に優れており、またCVD法によるタングステンは、ス
パッタリングによるタンクステンよりも抵抗率が低く、
また段差被覆性がより優れている。しかしながら−殻内
に、レジストや酸化物の層への良い選択性を持ち、CV
D法によるタングステンをエツチングするのは難しい。
更に、シート抵抗を低くするのに必要な、CVD法によ
る太いタングステン線を、CVD法によるタンゲスアン
のパターン処理及びエツチングの後、被着された酸化物
で平坦化するのは難しい。
最近1本産業分野にa3いて、ブレーナ・多重レベル・
タングステン相互接続線の技術が■1発されている。装
置とゲート・レベル相7i接続線構造の形成後、誘電体
が設けられ、表面がブレーナに(平坦化)される。それ
からコンタクト孔が通常の技術により、誘電体に定めら
れ、エツチングされる。その後これらは、例えば選択的
な化学気相成長(CVD法による)タングステンにより
満たされる。更に誘電体が、望ましい厚さの金属と同等
の厚さになるように被着される。誘電体は5i3N4(
窒化物)で覆われ、みぞは金属相互接続線が望まれると
ころで、リトグラフにより定められる。金属で満たされ
たコンタクト上に被着された誘電体同様、窒化物はその
後エツチングされる。ウェハには窒化物層をマスクとし
て、イオン加速によりシリコンが注入される。窒化物は
その後化学的に除去され、金属が被着されるべきところ
にみぞを残し、またみぞの底だけに多量のシリコンを残
す。
シリコン濃度の高いみぞでだけ、選択的なCVD法によ
るタングステンが被着される。よってみぞは、その深さ
に等しい厚さのタングステンで満たされる。この技術に
よりタングステン・エツチングの問題が解消され、タン
グステン金属線間の空間を満たしたまま残す。
この通常の工程では、以下の問題が生じる。選択的なC
VD法によるタングステン被着を行うのに、十分な量の
シリコンを注入する工程は、比較的に高価である。例え
ばタングステンの、シリコンが注入された酸化物への粘
着性は、良いとは予想されない。加えて、誘電体のみぞ
のエツチングは、みぞを下方の回路へとエツチングする
可能性を残して、エンドポイントなしに行われなければ
ない。最後に、シリコンがまわりの酸化物よりも、核形
成を優先することは、最適ではない。
上記のことから本産業において、平坦処理された、選択
的なタングステン金属処理システムを改良する必要があ
ることは明白である。
問題点を解決するための手段及び作用 本発明の一面では、集積回路はベース構造と、そのベー
ス構造上に形成された第一の厚い誘電体層を含む。複数
のコンタクト孔が所定の位置に、第一の誘電体層を介し
てベース構造まで形成される。所定の金属が優先的に核
を成すように選ばれた薄い核形成層が、第一の誘電体層
の外面上に形成され、更にコンタクト孔の側壁及び底に
形成される。この層は、次の金属処理レベルのために、
望ましいリード線パターンに、リトグラフで定められ、
またウェットもしくはドライ・エツチング技術によりエ
ツチングされる。第二の厚い誘電体層が、第一の誘°電
体層と核形成層上に形成される。
その後、みぞが第二の誘電体層を介して形成され、パタ
ーン処理された中核層を露出する。
所定の金属がタングステンを含み、核形成層がチタン・
タングステン合金の薄い(150nm以下)層、または
スパッタリングされたチタンとタングステンの二重層を
含むことが好ましい。核形成層が、孔の底と側面に形成
されることもまた望ましい。
本発明の他の一面では、ブレーナ誘電体層がベース構造
上に形成され、次の金属処理リード線のために、簿い核
形成層が被着され、リード線パターンにパターン処理さ
れるが、金属処理層が下にあるベース物質と接触すべき
ところでは、レジスト1よ取り除かれる。言い換えれば
、このパターン処理段階では、金属処理線上のレジスト
は残すが、下にある誘電体層を介してコンタクトが設け
られるべき線からは、レジストを取り除くような、単一
のリトグラフ・マスク・レベルを用いる。金属はエツチ
ングされ、レジストは取り除かれる。その後表面で誘電
体層が、使用される選択的なタングステン金属処理層の
望ましい厚さと同等な厚さに形成される。みぞは薄い金
属処理線上で、パターン処理され、エツチングされ、こ
の中に選択的なタングステンが被着される。前述の薄い
金属の中で定められたコンタクト孔上の誘゛を体間様、
金属上の誘電体は全て、後に行われるエツチングで露出
されるように、みぞがリトグラフで定められる。その後
異方性誘電体エツチングが行なわれ、金属処理線が形成
される箇所にみぞを形成し、下にある金属をきれいにす
る。薄い金属に比べて、非常に♀い割合で、誘電体をエ
ツチングするエッチャントが用いられる。このエツチン
グは、薄い金属まで行われ、エンド・ポイントに達する
。エツチングは、形成されている金属処理跨とベース物
質間のコンタクト孔が、エツチングされるまで、時間を
計りながら続けられる。本発明のこの一面では、引用さ
れた第一の面に比べて、リトグラフによるパターン処理
段階が一つ少ない。
選択的な被着工程を改良するため、薄い核形成金属層の
下のコンタクトの側壁は、金属で覆われても良い。これ
は非常に薄い金属をスパッタ被着し、またフォトレジス
トのような平坦処理フィルムで覆うことにより行われる
。その侵、金属で覆われた誘電体フィルムの上部と、最
初に定められた薄い金属層上のみぞの側壁のみを露出す
るように、このフィルムは除去される。この除去は、フ
ォトレジスト・フィルムの場合では、酸素プラズマによ
り達成され得る。このように露出された金属は、H2O
2のようなウェット・エッチャントにより取り除かれる
。みぞの底とコンタクト中で金属を保護するために使わ
れる残りの平坦処理フィルムは、酸素プラズマのような
手段で取り除かれる。これにより、底だけが金属で覆わ
れるみぞを残し、コンタクト孔はみぞの底から下の方に
突き出る。コンタクト孔の側壁と底面は、金属で覆われ
る。
この構造は次に、選択的なCVD法によりタングステン
被着され、みぞと孔を満たし、完全にブレーナ金属処理
システムを形成する。
本発明の平坦化された選択的なタングステン金属処理シ
ステムの利用により、幾つかの利点がもたらされる。ま
ず、シリコン注入工程が、より安価の薄い核形成層被着
及び画定に、置き換えられる。核形成層はチタン・タン
グステン合金のような金属を含むことが望ましいので、
誘電体層のエツチングのエンド・ポイントが達成される
従来の工程では、CVD法によるタングステンの線の幅
を制御するのは難しく、またタングステンのオーバーエ
ツチングにより、多重レベル酸化物の起伏が激しくなる
。本発明では、前述の最近の相互接続線技術のように、
厚いCVD法にタングステン層をエツチングするのは、
必ずしも必要ではない。従来の工程ではCVD法による
酸化物を、金属線間にボイドができないように被着する
のは難しく、次の金属レベルで被覆性の問題を起こす。
本発明の方法により、酸化物は厚い金属が被着される萌
に被着され、酸化物段差被覆性とボイドの問題が著しく
減少するという利点がもたらされる。
更に、従来の方法では、CVD法による酸化物が金属リ
ード線線上に被着され、フォトレジストまたはスピン・
オン・ガラスのような滑らかなスピン・オン・コーティ
ングのエッチバックにより、その後平坦化される。これ
は狭い範囲の平坦化のみを提供する。本発明は、スピン
・オンの犠牲的な層を必要としないので、本当の全体的
な平坦化が達成される。その代わりに、みぞが1ツチン
グされ、どの段階においても表面を平らに保つ金属で満
たされる。
本発明のその他の而及びその利点は、以下図面について
詳しく説明するところから明らかになろう。
実施例 本発明による工程の第一の実施態様は、第1a図〜第1
C図に示される。これらは典型的な集積回路の製造段階
を示す、連続する等大な図である。
まず第1a図では、基板層10が設けられる。基板層1
oは図示されるように、シリコン半導体基板であって良
いが、もっとI!1雑な構造であっても良い。例えは層
10は、ポリシリコン・エミッタ・コンタクトのような
、多結晶シリコンから製造された一つもしくはそれ以上
の構造を持つ、部分的に形成された集積回路装置であっ
ても良い。
典型的な実施態様では、ポリシリコンで形成され得るゲ
ート12は既に形成され、ゲート酸化物14により層1
0とは絶縁するように置かれている。第1a図〜第1C
図は、本発明によりいかに第一レベルのコンタクト及び
相互接続線金属処理層が、ゲート12に、また基板層1
0の領域16に形成されるかを典型的に示す。層10と
ゲート12への二つの第一レベルのコンタクトしか小さ
れていないが、実際では多数の第一レベルのコンタクト
が、層10の中またはその上に予め形成された、非常に
多数の集積回路装置へと形成される。
第一の厚い誘電体層18が、層10上に形成される。F
I118は、二酸化ケイ素及び/または他の誘電体物質
の多重層(図示されず)を含lνでも良い。層18は被
着され、犠牲的な平坦処理スピン・オン・コーティング
(図示されず)の被着とエッチバックにより、平担化さ
れる。層18は更に、一番上の硼素リンシリケート・ガ
ラス(BPSG、図示されず)の層を含んでも良い。
多重レベル酸化物層18の被着と平坦処理の後、複数の
コンタクト孔20はパターン処理され、層10かゲート
12にまでエツチングされる。フォトレジスト(図示さ
れず)はその後除去され、コンタクト孔20は、選択的
なCvO法によるタングステン被着により、タングステ
ン・プラグ22で満たされる。白金ケイ化物の層23が
まずコンタクト孔の内側で被着され、パターン処理され
てもよく、その後プラグ22が白金ケイ化物層23の上
で選択的に核を成す。タングステンは、多重レベル酸化
物層1.8に対して、ポリシリコン・ゲート12もしく
は基板層b1.16(または被着されればPtS i層
23)上で選択的に核を成す。二つのプラグ22の高さ
の違いは、ゲート12とゲート酸化物層14の厚さによ
り生じる。これによりこの実fI!ii態様のコンタク
ト金属処理層は完成する。
第1b図では、非常に薄い、好ましくは金属核形成層2
4が、層18の外面26上、またプラグ22上に被着さ
れる。層24はパターン処理され、第二の金属処理層パ
ターンにエツチングされ、個別の核形成層28を形成す
る。後に説明されるように、核形成層28はそれぞれ孔
(オリフィス)かみぞ(スロット)の底に形成されるこ
とになる。
核形成層28はそれぞれ横に延び、層28が接続する各
プラグ22の上側の辺をすっかり覆うように示されるが
、必ずしもその必要はない。核形成層28を形成するの
に、チタン、スパッタリングされたタングステン、クロ
ム、その他のいかなる転移金属、アルミニウムまたはシ
リコンのような金属を幾つ使っても良い。好ましい金属
はチタン・タングステン合金である。これは優れた粘着
性と、高温安定性を持つからである。他の好ましい物質
は、スパッタリングされたチタンとタングステンの二重
層である。
第1C図では、本発明の第一の実施態様による、相互接
続線の製造の残りの段階が示される。リンシリケート・
ガラスの(PSG)のような厚い多重レベルの第二誘電
体層30は、逆の相互接続線金属処理層パターン(図示
されず)にパターン処理され、核形成り28にそれぞれ
対応する孔またはみぞ32を定める。第二誘電体層3o
は、核形成層28にまでエッチバックされ、孔またはみ
ぞ32を作る。
孔32をパターン処理し、エツチングするのに用いられ
たフォトレジスト層(図示されず)は、アッシングまた
は溶剤清浄により除去される。次にタングステンが孔ま
たはみぞ32に、選択的な化学気相成長により被着され
、金属相n接続導体34を形成する。CV[)法による
タングステン被着工程は、相互接続導体34の上部平面
または外面が、PSGli30の上部平面または外面と
、少なくともほぼコプレーナされるまで続く。表面36
及び37にはかなり起伏があり、この点に関して図面は
極めて簡略化されている。「はぼコプレーナ」と言うの
は、平坦化された表面36と38が、可能な限り同一平
面にあるということである。表面36及び38により形
成される、はぼ平坦化された表面は、その上に酸化物層
(図示されず)を被着させ、構造を完成する。工程は繰
り返され、バイア・パターン処理とエツチングで始まる
、金屑処理層の形成が更に進められる。
本発明による工程の第二の、また特に好ましい実施態様
が、第2a図〜第2C図に示される。これらは第1a図
〜第1C図に示されたように、著d図を通して、同様な
部分では同じ参照番号が用いられる。
前述のように第一誘電体層18は、基礎構造物10、ゲ
ート12、及びゲート酸化物層14上に被着される。層
18は第1a図で説明されたように、平坦化される。窒
化物層50がその後、多重レベル誘電体It!y18の
最後の誘電体層として、被着されるのが好ましい。コン
タクト孔2oがパターン処理され、誘電体層18及び5
0を介して、エツチングされる。核形成導体52が次に
被着され、パターン処理され、エツチングされ、相互接
続線金属処理層パターンと同形になり、更にコンタクト
孔20の内側を覆う。核形成導体52は、核形成層28
(第1b図)の形成に使われた物質のどれからでも形成
され得るが、チタン・タングステン合金(T 1−W)
から形成されるのが好ましい。r i−W核形成導体5
2は、コンタクト孔20の側壁53と、その底面55の
両方を覆う。
核形成導体52は、コンタクト孔20に隣接する領域の
窒化物層50の表面56、また相互接続導体のための孔
もしくはみぞ(58、第2b図参照)の底面となる表面
56の他の領域も覆う。しかしながら、薄い核形成導体
52による、コンタクトの端の重なりは必要とされない
第2b図では、第二の、好ましくリンシリケート・ガラ
ス(PSG)誘電体層30が、窒化物層5oと核形成導
体5−2上に被着される。エツチングの前に誘電体層3
0は、コンタクト孔20の内側の孔54を満たす。誘電
体層30はその後、逆の相互接続線金属処理層パターン
(図示されず)により、パターン処理される。
逆の相互接続線金属処理層パターンを使って、誘電体層
30のエツチングが行われ、層30を介して核形成導体
52、及び窒化物層50の表面56の隣接するgA域ま
でエツチングされる。ハード・マスク層50を中間に置
くことにより、等方性(ウェット)コンタクト・クリア
リング及び、みぞが切られた後にみぞを広くするエツチ
ングの間、各々の核形成導体52の端が落ち込むを防ぐ
度みぞが最初に切られると、窒化物層50も等方性(ウ
ェット)コンタクト・クリアリング・エツチングのエッ
チ・ストップとして使用される。層30のこの実施態様
では、わずかに意図的なオーバーエツチングが行われ、
コンタクト孔54から全ての誘電体物質を確実に取り除
く。エツチングにより複数の孔またはみぞ58が作られ
、これらの中にタングステンが選択的に被着される。
第2C図では、タングステンが化学気相成長により、孔
54及びみぞ58に被着されており、T i−W導体5
2上で核を成すことが好ましい。
CVD法により、複合的なコンタクト及び相互接続タン
グステン導体60が蓄積され、外面62を形成する。外
面62は、第二誘電体層30の外面38と、はぼコプレ
ーナである。この平坦化された表面には更に、次の金属
処理層レベルまたは酸化物不活性化層が形成される。
前述の第二の実施i様は特に、複数の複合的な組み合わ
せのコンタクト及び相互接続導電性リード線6oを作る
という利点がある。第ニレベル金属と第一レベル装置コ
ンタクト間のインタフェースの数は、最低限に押さえら
れ、またこれにより金属処理線抵抗が減らされる。
第3a図〜第3b図は本発明の第三の実施[ぶ様を示し
、ここではマスキング工程を省くことが望ましい。第3
a図に示されるように、IIまたは集積回路層10がこ
こでも提供され、ポリシリコン・ゲート12と酸化物層
14がその上に被着される。前)本のように、第一誘電
体層18が基数10、ポリシリコン・ゲート層12、及
び酸化物層14の上に被着される。
第一の核形成IJ70は、第一誘電体層18の表面26
上に被着され、主として相互接続線金属処理層パターン
にパターン処理され、エツチングされる。加えて、ベー
ス構造と相互接続線金属の間のコンタクトが、どこに作
られるのが望ましくとも、第一の核形成層70はそれぞ
れパターン処理され、エツチングされ、孔72を定める
。孔72はコンタクト孔をそれぞれ形成するために、後
続するエツチング工程を自己整合するのに使われる。
第3b図では第二の厚い誘電体層30が、第一の核形成
層70と第一の誘電体層18上に被着される。誘電体層
30は、核形成層70よりも横方向に幾分率さい、逆の
相互接続線金属処理層パターン(図示されず〉でパター
ン処理される。しかしながら、この逆の金属処理層パタ
ーンは、孔72(第3a図)に対しては逆のマスクを省
く。
エッヂヤントが適応されると、みぞまたは孔74が、第
二の誘電体層30の中、核形成層7oにまで形成される
。孔72(第3a図)の中では、エツチングは下方向に
行われ、第一の核形成層70を過ぎて、第一の誘電体層
18を通り向け、複数のコンタクト孔76をそれぞれ形
成する。
選択的なCVD法によるタングステン工程のために、核
形成層は孔76の底に形成されるべきである。もしこの
工程が省かれれば、金属7oの端からの、横方向の選択
的なタングステンの成長により、連続的な導体がコンタ
クト孔76に形成され得る以前に、コンタクト孔76の
上部がピンチオフされる可能性もある。従って第二の核
形成層78は、誘電体m30の外面上に被着され、みぞ
74の側壁80、みぞ74の底面82(点線で示される
)、コンタクト孔76の側壁84、コンタクト孔76の
底面86を覆うことが好ましい。この第二の核形成層7
8は、第一の核形成層70と同じ物質で形成されること
が好ましい。
次に第3C図では、レジスト層88が核形成層78上に
被着される。レジスト層88は各々のみぞ74で、みぞ
74の底面より僅かに高い表面90までアッシュ・バッ
クされる。核形成層78のエツチングが行われ、残りの
レジスト部分88の表面90より高い、第二の核形成層
78の領域を取り除く。核形成層78の残りの部分は、
みぞ74とコンタクト孔76の内側のみとなる。残りの
レジスト部分88は、その後取り除かれる。
第3d図では、構造はコンタクトと相互接続線の組み合
わせタングステン導体92の、選択的な被着の準備がで
きている。第2a図〜第2c図で示された好ましい実f
Mff様のように、導体92はタングステンがみぞ74
から下へ、そこに接続される全てのコンタクト孔76の
中へ伸びるので、複合的なコンタクト及び相互接続線金
属処′R層を形成する。タングステン導体92は、その
外面94が、第二誘電体層30の外面38と、はぼコプ
レーナされるまで選択的に被着される。
第四の実施態様が、第4a図〜第4d図に示される。こ
れらは他の図面で示されたような、連続的な製造段階に
おける断面図である。
本発明による第四の実施態様では、他の誘電体物質が、
余分に中間に配置された薄い金属フィルムの代わりに、
余分に中間に配置された薄い誘71体フィルムで、自己
整合されたコンタクトを作るように利用される。この方
法では、お互いに選択性を持ってエツチングされ得る、
二つの誘電体物質から成る三個かそれ以上のイ也の層が
、ベース構造の表面上に被着される。
第4a図〜第4dは簡略化された、拡大断面図であり、
この四番目の実施例に従った典型的な工程を示す。まず
第4a図では、第一の厚い二酸化ケイ素の層18、アル
ミナ)3100.及び第二の厚い二酸化ケイ素の層10
2を含む誘電体スタックが、引き続きベース構造10に
被着される。図示される実fII!i態様では、層18
と102は約1.0ミクロンの厚さであり、アルミナ層
100は約0.2ミクロンの厚さである。
レジスト層104が次にS i 021M 102上に
被着され、コンタクト・パターンでパターン処理され、
孔106を設ける。S i 02層102は孔106の
中で、下にあるAl2O3層100への選択性を持って
エツチングされる。レジスト層104はその後除去され
る。
次に第4b図では、第二のレジスト層108が、層10
2上と孔106の中に被着される。レジスト108は逆
の相互接続線パターンで、パターン処理される。第4b
図では、コンタクト・パターンと相互接続線パターンの
間に、ミスアラインメントが起きた場合を示しており、
よってレジスト層108の一部分110が、コンタクト
孔106に残されている。このミスアラインメントによ
り、より小さなコンタクト孔111ができる。孔106
と相互接続線パターン処理されたレジスト層108(孔
111)により、露出された部分のAl2O3層100
は、酸化物層102同様、下にある酸化物18への選択
性を持ってエツチングされる。
第4C図では、同じ相互接続線パターンされたレジスト
層108が、Al2O3層100への選択性を持って、
S + 02 FJ 102をエツチングするのに用い
られる。酸化物1102の露出した領域がエツチングさ
れると同時に、第一の酸化物層18の露出した領域が、
孔111の中でエツチングされ、コンタクト孔112を
作る。第二の酸化物層102の露出した領域のエツチン
グにより、相互接続線金属のためにみぞ114が作られ
る。
相互接続線パターン処理されたレジスト層108は、そ
の後除去される。
最侵に第4d図では、コンタクト孔112及びみぞ11
4が、タングステンの選択的被着により、1ffi10
2の上方の表面116まで満たされる。これを成し遂げ
る一つの方法に、コンタクト孔112とみぞ114の底
面と側壁上に、Ti−W合金の層118を形成する方法
がある。層118はエッチバックされ、第3a図〜第3
dで説明された技術により、みぞ114の側壁120の
少しの部分だけが覆われる。層118は、タングステン
の選択的な化学気相成長のための、核形成層として使用
され、複合的な相互接続線構造122を形成する。
もし必要ならば、層118をエッチバックするのに用い
られたレジスト層は、核形成層118を大きな相互接続
線の底に残すよう、それほど精密でないパターンでパタ
ーン処理され得る。
この他の実施態様ではく図丞されず)、更に一つ乃至三
つの、Al2O3及びSiO2の他の薄い層、または互
いに同様な選択的エツチング特性を持つ他の誘電体を同
様な順序で加え、深いエツチング・コンタクト孔の上に
、相互接続線パターンがパターン処理されるのを防ぐ。
この@後の実施態様では、パターンはレジストから、A
12゜3と8102のより薄い上方の層へと移される。
パターンは後続するエツチング工程で、これらの薄い層
から、5i02の厚い層へと移される。更に幾つかの設
計では、コンタクトまたは相互接続線をエツチングする
順番は、SiOとAl2O3の三つ以上の他の層と、交
換され得る。
本発明は特にCVD法によるタングステンを使用するも
のとして説明されたが、導電性の核形成層上でCVD法
により選択的に被着された、いかなる金属にも適用され
る。
要約すると、改良された選択的な金属処理システムにつ
いて説明してぎた。このシステムでは核形成層が使用さ
れる。これはコンタクト孔の孔〈オリフィス)に形成さ
れ、相互接続孔またはみぞの底面を覆う単一層であるこ
とが好ましく、その核形成層に選択的にタングステンが
被着される。
本発明により、第二誘電体層の上方の面が平坦化され、
誘電体層にボイドが形成されるのを妨げ、抵抗が低く、
粘着性の優れた核形成層を提供するという利点がもたら
される。
本発明の好ましい実IM態様を詳しく説明してきたが、
本発明はそれに制限されるものではなく、特許請求の範
囲によって定められることを承知されたい。
以上の説明に関連して、更に以下の項を開示する。
(1)  集積回路の金属相互接続線において、ベース
構造を含み、 前記ベース構造に形成された、第一の厚い誘電体層を含
み、 前記第一の誘電体層を介して、前記ベース構造へと形成
された、少なくとも一つのコンタクト孔を含み、 薄い導電性の核形成層を含み、この上に所定の金属が、
所定の誘電体物質に関して、優先的に核を成し、前記核
形成層の部分が、前記コンタクト孔に隣接する前記第一
の誘電体層上に形成され、前記核形成層はパターン処理
され、金属処理層パターンにエツチングされ、 前記第一のwIt電体層と薄い核形成層上に形成された
、前記所定の誘電体物質の第二の厚い誘電体層を含み、 前記核形成層の所定の部分を露出するために、前記第二
の誘電体層を介して形成される、少なくとも一つの孔を
含み、 前記所定の金属は前記コンタクト孔と前記孔に形成され
、前記所定の金属は、前記核形成層の前記露出された部
分上で、優先的に核を成すことにより、少なくとも前記
みぞに形成されることを含む金属相互接続線。
(2)  前記第1項に記載された金属相互接続線にお
いて、前記所定の金属は、タングステンを含む。
(3)  前記第1項に記載された金属相互接続線にお
いて、前記核形成層は、チタン・タングステン合金を含
む。
(4)  前、2第1項に記載された金属相互接続線に
おいて、前記孔の底面に渡って、前記核形成層が形成さ
れる。。
(5)  *記第4項に記載された金属相互接続線にお
いて、前記所定の金属のプラグは前記コンタクト孔に形
成され、前記核形成層は前記プラグ上に形成され、前記
所定の金属が更に、前記核形成層上に形成される。
(6)  fm記第1項に記載された金属相互接続線に
おいて、前記所定の金属は前記核形成層上に11i着さ
れ、前記孔を十分に満たし、前記第二の誘電体層の外面
と前記満たされた孔は、はぼコプレーナされる。
(7)  前記第1項に記載された金属相互接続線にお
いて、前記孔は、前記コンタクト孔よりも少なくとも一
辺において著しく大きい、引き延ばされたみぞを含む。
(8)  集積回路において、 ベース構造を含み、 前記ベース構造に形成され、外面を持つ第一の厚い誘電
体層を含み、 所定の位置で前記第一の誘電体層を介して、前記ベース
構造へと形成された、複数のコンタクト孔を含み、前記
各コンタクト孔は側壁を有し、薄い核を成す導体のパタ
ーン処理された層を含み、この上で所定の金属が所定の
誘電体物質に関して優先的に核を成し、前記該を成す導
体が、前記コンタクト孔に隣接する所定の位置での前記
外面上と、前記コンタクト孔の側壁で形成され、前記第
一誘電体層上と、前記核形成層上に形成される、第二の
厚い誘電体層を含み、 前記核形成層の少なくとも大きな部分を露出するために
、前記第二の誘電体層を介して形成される、複数の孔バ
イアを含み、また、 前記該を成す導体の少なくとも前記大きな部分を優先し
て核とすることにより、前記コンタクト孔と前記孔に形
成された、前記所定の金属を含む集積回路。
(9)  前記第8項に記載された集積回路において、
前記所定の金属はタングステンを含む。
(10)前記第8項に記載された集積回路において、前
記該を成づ導体は、アルミニウム、シリコン、タングス
テン金属、及びその混合物を含むグループから選択され
た金属からなる。
(11)前記第10項に記載された集積回路において、
前記該を成す導体は、タングステン、チタン・タングス
テン合金、及びクロムから成るグループから選ばれた金
属を含む。
(12)前記第8項に記載された集積回路において、前
記番孔は底面を有し、前記番孔の底面の少なくとも主な
部分には、前記核形成層が形成される。
(13)前記第8項に記載された集積回路において、前
記番孔は引き伸ばされていて、大きいほうの寸法が、前
記コンタクト孔の同様な寸法よりも著しく大きい。
(14)前記第8項に記載された集積回路において、前
記該を成す導体は、前記コンタクト孔の中で前記ベース
構造上に形成される。
(15)前記第8項に記載された集積回路において、前
記所定の金属は、前記コンタクト孔と前記孔の中の前記
核を成す層上で被着され、前記第二の誘電体層の外面に
まで達し、前記第二の誘電体層の外面と、前記所定の金
属の外面はほぼコプレーナされる。
(1&)  @2第8項に記載された集積回路において
、前記核を成す導体の部分は、前記第一の誘電体層の外
面に形成され、それを介して孔が形成され、前記コンタ
クト孔のエツチングのためのマスクとして機能する。
(17)集積回路ベース構造の選択された位置への接続
のための金属相互接続線において、前記ベース構造に形
成され、外面を持つ第一の厚い誘電体層を含み、 前記第一の誘電体層を介して、前記選択された位置へと
それぞれ形成された、複数のコンタクト金属処理孔を含
み、 複数の薄い導電性の核形成層を含み、この上で所定の金
属が所定の誘電体物質に関して、優先的に核を成し、前
記核を成す導体が、相互接続線金属処理層パターンに、
前記第一の誘電体層の前記外面に形成され、また前記コ
ンタクト金属処理孔の底面及び側壁に形成され、 前記第一誘電体層と、前記核形成層上に形成される、第
二の厚い誘電体層を含み、 前記核形成層をほぼ全て露出するために、逆の相互接続
線金属処理層パターンに形成された、複数の相互接続孔
を含み、また、 前記核を成す層に選択的に被着された、複数の複合的な
コンタクト及び相互接続導体リード線を含み、これらは
前記コンタクト孔と前記相互接続孔を満たし、前記複合
的な金属リード線の外面は、前記第二の誘電体層の外面
と、はぼコプレーナされることを含む金属相互接続線。
(18)集積回路へ金属相互接続を製造する工程におい
て、 ベース構造を持つ、部分的に形成された集積回路を提供
し、この上で所定の金属が所定の誘電体物質に関して、
優先的に核を成し、 ベース構造に第一の厚い誘電体層を形成し、前記第一の
誘電体層を介してベース構造へと、少なくとも一つのコ
ンタクト孔を形成し、コンタクト孔に隣接する第一の誘
電体層の外面の、少なくとも一部分上に、薄い導電性の
核形成層を形成し、 前記核形成層と第一のyk電電層層上、第二の厚い誘電
体層を被着し、 核形成層の大きな部分を露出するために、第二の誘電体
層を介して孔を形成し、また、コンタクト孔と孔の所定
の金属を選択的に被着し、所定の金属が、核形成層の露
出した部分上で、優先的に核を成すことにより、みぞに
被着される工程を含む工程。
(19)前記第18項に記載された工程は更に、金属処
理されるべき核形成層を選択する工程を含む。
(20)前記第18項に記載された工程において更に、
コンタクト孔を形成する前記工程の後、所定の金属のプ
ラグを形成し、コンタクト孔をほぼ満たし、 プラグの上に核形成層を形成し、孔の底面を成し、また
、 核形成層上及び孔の中で、所定の金属の相互接続導体を
形成する工程を含む。
(21)前記第20項に記載された工程において更に、 プラグの外面と第一の誘電体層上に、核形成層を被着し
、 核形成層をパターン処理及びエツチングし、孔の底を定
め、 第二の誘電体層の前記被着工程の後、核形成層の逆のパ
ターンを用いて、第二の誘電体層をパターン処理し、核
形成層までエツチングする工程を含む。
(22)前記第18項に2戟された工程において更に、
孔がほぼ満たされるまで、所定の金属を孔に被@する工
程を含み、第二の誘電体層の外面と所定の金属の外面は
、はぼプレーナされる。
(23)集積回路へ金属相互接続線を製造する工程にお
いて、 ベース構造を持つ、部分的に形成された集積回路を提供
し、 ベース構造上に第一・の厚い誘電体層を形成し、前記第
一の誘電体層を介して、ベース構造へと、少なくとも一
つのコンタクト孔を形成し、コンタクト孔の外側周辺に
隣接する、第一の誘電体層の外面の少なくとも一部分上
に、薄い導電性の核形成層を形成し、核形成層は、所定
の金属を優先的に核形成をするのに適切な金属で形成さ
れ、 前記核形成層と第一の誘電体層上に、第二の厚い誘電体
層を形成し、 核形成層の少なくとも大部分を露出するために、第二の
誘電体層を介して孔を形成し、また、核形成層上に、所
定の金属を選択的に被着し、孔を満たす段階を含む工程
(24)前記第23項に記載された方法は更に、孔の底
に薄い核形成層を形成する段階を含む。
(25)前記第23項に記載された方法は更に、一つの
段階において、コンタクト孔にコンタクト金属処理層を
、また孔に相互接続線金属処理層を被着する工程を含み
、それゆえコンタクトと相互接続線金属処理層は複合的
である。
(26)前記第23項に記載された方法は更に、少なく
とも一つのコンタクト孔を形成した後、第一の誘電体層
の外面上と、コンタクト孔の側壁及び底面に、薄い核形
成層を被着し、 核形成層をパターン処理し、エツチングし、相互接続線
金属処理層パターンにし、 第一の誘電体層上とエツチングされた核形成層上に、第
二の誘電体層を被着し、また、逆の相互接続線パターン
を使用し、第二の誘電体層をパターン処理、エツチング
し、少なくとも大部分の核形成層を露出する工程を含む
(2γ)前記第26項に記載された方法は史に、上面に
隣接する第一の誘電体層の領域を、ウェット・エッチ・
レジスタンド誘電体から形成し、第二の誘電体層を逆の
相互接続線パターンにパターン処理し、また、 ウェット・エツチングを利用して、第二の誘電体層を、
ウェット・エッチ・レジスタンド誘電体及び核形成層ま
で、エツチングする工程を含む。
(28)前記第26項に記載された方法において更に、 第二の誘電体層を逆の相互接続線パターンにパターン処
理し、また、 第二の誘電体層を介して孔をエツチングし、核形成層と
、第一の誘電体層表面の隣接する小ざなgA域を露出し
、コンタクト孔の中の全ての第二の誘電体層を除去する
(29)前記第23項に記載された方法は更に、第二誘
電体層の外面と所定の金属の外面が、はぼブレーナされ
るまで、孔に所定の金属を被着する段階を含む。
(30)前記第23項に記載された方法は更に、第一の
誘電体層上に核形成層の第一の部分を形成し、コンタク
ト孔の横方向の境界を定め、コンタクト孔の境界の外で
横方向に延びる、第二の誘電体層上に、逆の相互接続線
パターンをパターン処理し、 逆の相互接続線パターンの中の、第二の誘電体層を核形
成層の第一の部分までエツチングし、核形成層の第一の
部分で定められた、コンタクト孔の境界の中の第一の誘
電体層をエツチングし続け、第一の誘電体層を通り扱は
コンタクト孔を形成し、また、 コンタクト孔の側壁及び孔の底を覆うよう、核形成層の
第二部分を形成する工程を含む。
(31)前記第23項に記載された方法において更に、
大きいほうの寸法がコンタクト孔の対応する寸法よりも
、著しく大きい孔を形成する段階を含む。
(32)集積回路へ金属相互接続線を製造する工程にお
いて、 ベース構造を持つ、部分的に形成された集積回路を提供
し、 第一の物質から成る第一の厚い誘電体層を、ベース構造
上に形成し、 第二の物質から成る薄い誘電体層を、第一の誘電体層上
にを形成し、 第三の物質から成る厚い誘電体を、第二の誘電体層上に
を形成し、 第二の物質への選択性を持って、第三の物質をエツチン
グするエッチャントを使用して、第三の誘電体層の中に
パターン処理をし、コンタクト孔をエツチングし、 第三の誘電体層とコンタクト孔上に、レジストの層を被
着し、 相互接続線パターンにレジスト層をパターン処理し、 第−及び第三の物質への選択性を持つエッチャントで、
コンタクト孔及びパターン処理されたレジスト層により
露出された第二の誘電体層をエツチングし、第一の誘電
体層のコンタクト領域が露出され、 第二の物質への選択性を持つエッチャントで、パターン
処理されたレジスト層により露出された第三の誘電体層
の部分と、第一誘電体層の露出されたコンタクト領域を
エツチングし、コンタクト孔と相互接続孔が形成され、
また、 コンタクト孔と相互接続孔の中に、複合的な相互接続線
構造を選択的に被着する段階を含む工程。
(33)前記第32項に記載された工程は更に、第−及
び第三の物質を、同じ物質になるように選択する段階を
含む。
(34)前記第33項に記載された工程では、第−及び
第三物質は二酸化ケイ素を含み、第二の物質はアルミナ
を含む。
(35)前記第32項に記載された工程は史に、タング
ステンを選択的に被着し、複合的な相互接続線構造を形
成する段階を含む。
(36)改良された選択的なタングステン金属処理シス
テンムにおいては、複数の孔20が、第一のレベルの誘
電体層18の中で切られる。好ましくはT i−W合金
の核形成層52が、名札20の中、及び第一の誘電体層
の外面で、第二のレベルの金属処理層パターンに形成さ
れる。第二の誘電体層30が、第一の誘電体層18、及
び核形成層52上に被着され、また、みぞ58が核形成
層52及び孔20までエツチングされるのに、逆の第二
のレベルの金属処理層パターンが用いられる。その後、
タングステン導体60の上面62が、第二の誘電体層の
上面38と、はぼコプレーナされるまで、タングステン
が選択的なCVD法により被着され、第一レベルの孔2
0と第ニレベルのみぞ58が満たされる。
【図面の簡単な説明】
第1a図〜第1C図は、典型的な集w4回路の一部分の
等大の略図であり、本発明による金属処理工程の第一の
実施態様における、連続的な段階をホす。 第2a図〜第2C図は、第1a図〜第1C図に対応する
等大の図であり、本発明による金属処理工程の第二の実
施態様における、連続的な段階をボす。 第3a図〜第3d図は、第1a図〜第1C図または第2
a図〜第2C図に対応する等大の図であり、本発明によ
る金属処理工程の第三の実施態様における、連続的な段
階を示す。 第4a図〜第4d図は、本発明の第四の実施態様による
製造段階を示す、略図である。 主な符号の説明 10:ベース層 12:ゲート 14:ゲート酸化物層 18:第一の誘電体層 20.76.112:コンタクト孔 22:タングステン・プラグ 30:第二の誘電体層 34:金属相互接続導体 88.104,108ニレジスト層 100:アルミナ層

Claims (1)

    【特許請求の範囲】
  1. (1)集積回路の金属相互接続線において、ベース構造
    を含み、 前記ベース構造に形成された、第一の厚い誘電体層を含
    み、 前記第一の誘電体層を介して、前記ベース構造へと形成
    された、少なくとも一つのコンタクト孔を含み、 薄い導電性の核形成層を含み、この上に所定の金属が、
    所定の誘電体物質に関して、優先的に核を成し、前記核
    形成層の部分が、前記コンタクト孔に隣接する前記第一
    の誘電体層上に形成され、前記核形成層はパターン処理
    され、金属処理層パターンにエッチングされ、 前記第一の誘電体層と薄い核形成層上に形成された、前
    記所定の誘電体物質の第二の厚い誘電体層を含み、 前記核形成層の所定の部分を露出するために、前記第二
    の誘電体層を介して形成される、少なくとも一つの孔を
    含み、 前記所定の金属は前記コンタクト孔と前記孔に形成され
    、前記所定の金属は、前記核形成層の前記露出された部
    分上で、優先的に核を成すことにより、少なくとも前記
    みぞに形成されることを含む金属相互接続線。
JP33073888A 1987-12-28 1988-12-27 平坦化せれた、選択的なタングステン金属処理層システム Pending JPH023228A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13823987A 1987-12-28 1987-12-28
US138239 1987-12-28

Publications (1)

Publication Number Publication Date
JPH023228A true JPH023228A (ja) 1990-01-08

Family

ID=22481110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33073888A Pending JPH023228A (ja) 1987-12-28 1988-12-27 平坦化せれた、選択的なタングステン金属処理層システム

Country Status (1)

Country Link
JP (1) JPH023228A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268279B1 (en) 1998-06-01 2001-07-31 Nec Corporation Trench and via formation in insulating films utilizing a patterned etching stopper film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247688A (en) * 1975-10-15 1977-04-15 Nec Corp Process for production of semiconductor device
EP0195977A2 (en) * 1985-03-15 1986-10-01 Hewlett-Packard Company Metal interconnection system with a planar surface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247688A (en) * 1975-10-15 1977-04-15 Nec Corp Process for production of semiconductor device
EP0195977A2 (en) * 1985-03-15 1986-10-01 Hewlett-Packard Company Metal interconnection system with a planar surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268279B1 (en) 1998-06-01 2001-07-31 Nec Corporation Trench and via formation in insulating films utilizing a patterned etching stopper film
US6448652B1 (en) 1998-06-01 2002-09-10 Nec Corporation Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer

Similar Documents

Publication Publication Date Title
US5055423A (en) Planarized selective tungsten metallization system
US5795823A (en) Self aligned via dual damascene
JP4266502B2 (ja) 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法
KR100307490B1 (ko) 반도체 장치의 기생 용량 감소 방법
US5891805A (en) Method of forming contacts
JPH0864680A (ja) 半導体デバイス内に多孔質誘電体層を集積する方法及び半導体デバイス
JPH10189733A (ja) 多孔性誘電体の金属被覆法
JP2001313373A (ja) キャパシタ構造およびその製造方法
US6008114A (en) Method of forming dual damascene structure
JP2009135518A (ja) 相互接続の製造方法
JP2785768B2 (ja) 半導体装置の製造方法
JPH0685414B2 (ja) チタニウムタングステンおよび選択的cvdタングステンによる凹部相互接続方法
US6939812B2 (en) Method of forming an etch stop layer in a semiconductor device
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
JP2006100571A (ja) 半導体装置およびその製造方法
KR100342639B1 (ko) 반도체 구조물의 제조 방법
JP3391933B2 (ja) 半導体素子とその製造方法
JPH05218017A (ja) 半導体装置の製造方法
JP3102382B2 (ja) 半導体装置およびその製造方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JPH10189592A (ja) 半導体装置の製造方法
JPH023228A (ja) 平坦化せれた、選択的なタングステン金属処理層システム
JP4110829B2 (ja) 半導体装置の製造方法
JP2000195867A (ja) 象嵌技法を利用した微細金属パタ―ン形成方法