JPH079934B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH079934B2
JPH079934B2 JP60097655A JP9765585A JPH079934B2 JP H079934 B2 JPH079934 B2 JP H079934B2 JP 60097655 A JP60097655 A JP 60097655A JP 9765585 A JP9765585 A JP 9765585A JP H079934 B2 JPH079934 B2 JP H079934B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
metal layer
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60097655A
Other languages
English (en)
Other versions
JPS60241235A (ja
Inventor
レイモンド・ジエイ・バルダ
エフイム・バクマン
ウイリス・レイ・グツドナー
Original Assignee
モトローラ・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレーテツド filed Critical モトローラ・インコーポレーテツド
Publication of JPS60241235A publication Critical patent/JPS60241235A/ja
Publication of JPH079934B2 publication Critical patent/JPH079934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/131Reactive ion etching rie
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/945Special, e.g. metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、一般的には、半導体デバイスの製造方法に関
し、詳細には、,半導体デバイス上の有機物層をパター
ニングするためのプロセスに特徴を有する半導体デバイ
スの製造方法に関する。
[従来の技術] ポリイミド及び他の有機物材料は、半導体デバイスの製
造プロセスにおいて誘電体材料としてその有用性が見出
されその要求も増大している。特に、誘電体材料は半導
体ウエハーの平坦化のプロセスに有用である。ポリイミ
ド材料の応用面としては、特に、多層の金属配線の相互
接続を必要とする半導体デバイスの製造プロセスにおい
て見出されている。例えば、複雑な集積回路では、すべ
ての半導体素子の相互接続やすべての半導体素子の機能
を実現するためには、1層以上の金属層を必要とする。
このような半導体デバイスの製造プロセスでは、アルミ
ニウムのような第1の金属層が、半導体デバイスの表面
上を被覆するように形成され、その表面構造上の素子領
域の選択されたものを相互配線接続する。その後第1の
金属層上を被覆して、第1の有機物層が形成され、第1
の相互接続層(金属層)及び第2の相互接続層(金属
層)の間の相互接続を可能にするため、第1の有機物層
の選択された位置において貫通孔が形成される。その
後、比較的平坦な第1の有機物層上において第2の金属
層が堆積されかつパターニングされて多数の素子機能を
実現するためにコンタクト及び相互接続が施される。こ
の相互接続された第1及び第2の金属層は、2層間の内
部接続が1個の貫通孔を介して行なわれる場所を除いて
は、介在する第1の有機物層により電気的に絶縁分離さ
れる。後に続く相互接続層(金属層)も必要ならば、有
機物層により同様に、選択的に絶縁分離される。有機物
層はまた、完全されたデバイスの上の最終パッシベーシ
ョン層として使用してもよい。
回路機能がより複雑化するにつれて、素子の寸法は微細
化し、素子密度は増加する。これは、相互接続線の巾や
間隔からなる特徴寸法(feature size)をより微細なも
のとする。このように細い相互接続配線を有する半導体
デバイスを高度の再現性と信頼性で実現するには、配線
が形成されるデバイス表面が比較的平坦なことが必要で
ある。さらに相互接続層(金属層)間の絶縁分離を保証
するためには、層間絶縁物材料の層は比較的厚い必要が
ある。これら2つの要求を共に満足するためには、配線
層自体がある程度の表面の平坦度を提供することが要求
される。ポリイミドのような材料は、そのような応用に
特に適している。この材料は液体で厚い層に塗布され、
下地の層の高低に無関係に、次の相互接続層(金属層)
が形成される表面を、比較的平坦にすることが可能であ
る。
隣接する配線幅及び間隔を規定する特徴寸法をより微細
化するためには、反応性イオンエッチングのような異方
性エッチング技術が必要である。即ち、隣接する相互接
続配線(金属層)の間の厚い絶縁物層を貫通する孔(貫
通孔)を形成するために、反応性イオンエッチングのよ
うな異方性エッチング技術が用いられることを必要とす
る。反応性イオンエッチングは、必要に応じた程度の異
方性を提供するが、しかしまた、デバイス製造工程に関
する問題点を提示する。例えば、1つの特徴的な問題点
は、スパッタエッチング及びその後の反応性イオンエッ
チングプロセス期間中における材料の再付着(redeposi
tion)に関係している。この問題点は、平坦化のため用
いられる層にとって共通のものであるが、有機物材料の
層の厚さがデバイス表面上においてかなり変化するよう
な応用面の場合において特に発生する。有機物材料の層
が比較的薄い所の下地のデバイス部分は、有機物材料の
層の厚い他の部分を貫通する孔を形成中に反応性イオン
エッチングにさらされる。即ち、有機物材料の層の厚い
部分を貫通する孔を正確に形成するために、有機物材料
の層を貫通する孔のパターンの別の部分は著しくオーバ
ーエッチングされることがある。このオーバーエッチン
グの期間中に、貫通孔の下地の材料は反応性イオンエッ
チングを受ける。もし下地の材料がアルミニウム等の金
属層であって、例えば有機物材料の層が酸素中での反応
性イオンエッチング処理を受けている場合には、露出さ
れたアルミニウム金属層の表面からアルミニウムがスパ
ッタエッチングされるであろう。スパッタエッチングさ
れたアルミニウムは、次に、化学的に酸素と反応して酸
化アルミニウムとなり、有機物材料の層を貫通して形成
された開孔部の側壁に再付着される。酸化アルミニウム
は比較的不活性で、有機物材料の層のその後のプロセス
に比較的影響されない化学的に不活性な材料である。そ
の結果、有機物材料を貫通する各孔の側壁に沿って並ぶ
“杭垣”(picket fence)を形成する。これはデバイス
の信頼性を著しく低下する。酸化アルミニウムの杭垣
(picket fence)は比較的不活性でありその後の各層の
エッチングにより影響を受けず、そのために、有機物材
料の層がエッチングされた時に貫通孔の周囲に立ったま
ま残される。その後のプロセスの期間中に、杭垣(pick
et fence)は部分的に貫通孔内にくずれる可能性があ
る。このことはすくなくとも貫通孔の部分的な封鎖をも
たらす。再付着材料の化学的な性質に応じて選択された
エッチング液中でエッチングすることにより再付着材料
は最終的には除去されることが提案されている。例え
ば、スパッタエッチングされた下地の材料がアルミニウ
ムの場合には、再付着材料はエチレングリコールと緩衝
剤で処理したフッ化水素酸の混合物でエッチングでき
る。下地の材料が金の場合には、再付着材料はヨウ化カ
リウムとヨードの水溶液(aqueous)の中で除去され
る。しかし、そのようなエッチング液の使用は受入れら
れる解決策ではない。なぜならば、エッチング液は下地
の基板をエッチングして著しくデバイスの品質を悪化さ
せるからである。例えば、アルミニウム金属層の場合に
は、酸化アルミニウムは除去できるが、下地の露出され
たアルミニウムをもまたエッチングするという犠牲をと
もなう。
前述の問題点より見て、異方性の反応性イオンエッチン
グ技術を用いて有機物材料の層をパターニングするため
の改良された半導体デバイスの製造方法に対する要求が
存在することが明らかであろう。
第1図は従来の半導体デバイスの製造方法に基づいて処
理された半導体デバイスの一部分の模式的断面構造図で
ある。半導体デバイスは半導体基板20を含み、この半導
体基板20は第1図の例では、シリコン基板である。半導
体基板20は、拡散領域、接合、絶縁層及び同等のものを
含んでいてもよい。半導体基板20の上には金属層のパタ
ーンが形成され、その一部分が22で図示されている。金
属層は通常、アルミニウムかアルミニウム合金である
が、他の材料、シリコン化合物、ドープした多結晶シリ
コン等でも、あるいは、他の導電性材料でもよい。プロ
セスのこの時点では、半導体デバイスの上部表面は、不
規則な半導体基板20の表面24(ここでは平坦な面として
図示されているが、前のプロセスによる段差や非均一性
を含みうる)や金属層のパターン22による段差を含み、
凹凸を有する。下地の金属層を、その上部の金属層から
電気的に分離し、かつ少なくとも表面を部分的に平坦化
にするために、ポリイミドか他の有機物絶縁材料の層26
が、半導体デバイスの表面に塗布される。ポリイミドは
液状で塗布され、塗布層の厚さや塗布のプロセス条件に
より、表面の不規則性をならし、表面を平坦化にするの
に役立つ。金属層のパターン22の上のポリイミド層26の
厚さは、基板の表面の低い部分の上の、例えばポリイミ
ド層28の厚さよりも薄い。接続用の貫通孔30と32は、ホ
トリソグラフィー技術によってポリイミド層(26,28)
を貫通して形成される。接続用の貫通孔30は、相互接続
用の金属層のパターン22への接続(コンタクト)を可能
にし、他方、接続用の貫通孔32は半導体基板20への接続
(コンタクト)を可能にし、あるいは、例えばデバイス
周囲のスクライブ用の格子ラインのための、ポリイミド
層(26,28)を貫通する孔であってもよい。ポリイミド
層(26,28)を貫通する孔のエッチングによって、接続
用の貫通孔30は、接続用の貫通孔32よりも、薄い材料層
を貫通してエッチング形成される。厚いポリイミド層26
を貫通する接続用の貫通孔32のエッチングの間に、接続
用の貫通孔30はかなりオーバーエッチングされる。
接続用の貫通孔30の形成完了の後で、金属層のパターン
22の表面は、ポリイミド層のエッチングに用いられる反
応性イオン(普通は酸素イオン)に対して露出され、ス
パッタエッチングされる。酸素イオンは相互接続用の金
属層のパターン22からエレクトロ・マグレーションする
アルミニウムと反応し、酸化アルミニウムを形成し、こ
れが、接続用の貫通孔32の側壁上に酸化アルミニウムの
付着物34として再付着する。酸化アルミニウムは不活性
な材料であるため、ポリイミド層の次のエッチング工程
では、酸化アルミニウムの付着物34が、もとの接続用の
開孔部30のまわりの“杭垣”(picket fence)として立
ったままに残されることになる。杭垣は、ステップカバ
レッジ(stet coverage)、金属的浸透及び類似的なこ
とに影響を及ぼすので、信頼性を低下させることにな
る。
[発明が解決しようとする課題] 従って、本発明の目的は、有機物材料の層を反応性イオ
ンエッチングする改良されたプロセスに特徴を有する半
導体デバイスの製造方法を提供することにある。
本発明の他の目的は、ポリイミド層を反応性イオンエッ
チングをする改良されたプロセスに特徴を有する半導体
デバイスの製造方法を提供することにある。
[課題を解決するための手段] 前述及びその他の、本発明の目的と利点は、有機物材料
の絶縁層の下地に、保護的なエッチング防止層(停止
層)を使用するプロセスで達成される。
本発明のある実施例では、第1の金属層の上には第1の
保護層が形成され、次には、ポリイミドのような有機物
材料の厚い層が形成される。ポリイミドは反応性イオン
エッチングにより、第1の保護層までエッチングされ
る。この挿入された第1の保護層は、第1の金属層のス
パッタエッチングや再付着を防止する。この第1の保護
層のエッチングの後で、第2の金属層と第2の保護層が
デバイス上に形成される。第2の保護層はパターニング
され、次に、第2の金属層をパターニングするのに使用
される。その後、ポリイミドのような有機物材料の厚い
層が全デバイス構造の上に堆積される。第2のポリイミ
ド層は反応性イオンエッチングにより第2の保護層まで
パターニングされ、第2の保護層がエッチング防止層
(停止層)として作用し、再び第2の金属層のスパッタ
エッチングと再付着を防止する。第2の保護層は、その
後、第2の金属層へのコンタクトを可能にするために第
2のポリイミド層を貫通して形成された貫通孔の底から
エッチングされる。
従って、本発明の構成は以下に示す通りである。即ち、
第1の有機物層(42)を有する半導体基板(36)を供給
する工程と、 該半導体基板(36)を被覆する金属層(48)を供給する
工程と、 前記金属層(48)を被覆する保護層(50)を形成する工
程と、 前記保護層(50)をパターニングする工程と、 前記金属層(48)をパターニングする工程と、 前記金属層(48)の残りの部分上の前記保護層(50)を
残したままにする工程と、 前記保護層(50)を被覆して第2の有機物層(56)を形
成する工程と、 第2の有機物層(56)を被覆してマスキング層(60)を
形成する工程と、 前記マスキング層(60)に貫通孔(62,64)を形成して
前記第2の有機物層(56)の一部を露出する工程と、 前記マスキング層(60)の前記貫通孔(62,64)を通し
て前記第2の有機物層(56)を反応性イオンエッチング
によりエッチングして前記保護層(50)を露出する工程
と、及び 前記マスキング層(60)及び前記第2の有機物層(56)
を通して露出された前記保護層(50)の部分を同時にエ
ッチングして前記金属層(48)の部分を露出する工程と
からなる半導体デバイスの製造方法としての構成を有す
る。
或いはまた、半導体基板(36)を供給する工程と、 前記半導体基板(36)を被覆する第1の金属層(38,3
9)をパターニングする工程と、 第1の保護層(40)を形成し、次に前記第1の金属層
(38,39)を被覆する第1の有機物層(42)を形成する
工程と、 前記第1の有機物層(42)内に反応性イオンエッチング
により貫通孔(46)を形成して第1の保護層(40)の一
部分を露出する工程と、 前記露出された第1の保護層(40)の一部分をエッチン
グして第1の金属層(38,39)の一部分を露出する工程
と、 前記貫通孔(46)を通して第1の金属層(38,39)に選
択的に接触する第2の金属層(48)と第1の有機物層
(42)を被覆する第2の保護層(50)を堆積する工程
と、 第2の保護層(50)の一部分を除去して前記第2の金属
層(48)の一部分を露出する工程と、 前記第2の金属層(48)の前記露出された一部分を除去
して、第2の保護層(50)の残りの部分により被覆され
た前記第2の金属層(48)のパターンを残す工程と、 前記第2の金属層(48)のパターンを被覆する第2の有
機物層(56)を形成する工程と、 前記第2の有機物層(56)を被覆するマスキング層(6
0)を形成する工程と、 前記マスキング層(60)に貫通孔(62,64)を形成して
前記第2の有機物層(56)の一部分を露出する工程と、 前記第2の有機物層(56)に貫通孔(62,64)を形成し
て反応性イオンエッチングによりエッチングして第2の
保護層(50)の一部分を選択的に露出する工程と、 前記マスキング層(60)と第2の保護層(50)の前記露
出された一部分を同時にエッチングして、前記第2の金
属層(48)の前記パターンの一部分を露出する工程とか
らなる半導体デバイスの製造方法としての構成を有す
る。
或いはまた、半導体基板(36)を供給する工程と、 前記半導体基板の上に第1の金属層(38,39)のパター
ンを形成する工程と、 前記第1の金属層(38,39)のパターンの上に第1の保
護層(40)を形成する工程と、 前記第1の保護層(40)の上に第1のポリイミド層(4
2)を形成する工程と、 前記第1のポリイミド層(42)を反応性イオンエッチン
グによりエッチングして前記第1の保護層(40)の一部
分を露出する工程と、 前記第1の保護層(40)の前記露出部分をエッチングす
る工程と、 前記第1のポリイミド層(42)と前記第1の金属層(3
8,39)の露出部分の上に第2の金属層(48)を形成する
工程と、 前記第2の金属層(48)の上に第2の保護層(50)を形
成する工程と、 前記第2の保護層(50)と前記第2の金属層(48)とを
前記第2の金属層(48)の残された部分上を被覆する前
記第2の保護層(50)を残してパターニングする工程
と、 第2のポリイミド層(56)を形成する工程と、 前記第2のポリイミド層(56)内に貫通孔(62,64)を
形成して反応性イオンエッチングによりエッチングして
前記第2の保護層(50)を露出する工程と、 及び該貫通孔(62,64)を通して露出された前記第2の
保護層(50)の部分をエッチングする工程とからなる半
導体デバイスの製造方法としての構成を有する。
[発明の概要] 半導体デバイスの製造方法が記載されている。特にポリ
イミドまたは、他の有機物材料で絶縁分離された多層の
金属層を有する半導体デバイスの製造方法が開示され
た。この製造方法は、有機物層を貫通する孔の反応性イ
オンエッチングの期間中に、下地金属層のスパッタエッ
チング及び再付着(堆積)を避けるためのものである。
第1層の金属層を順次被覆する層は、第1の酸化膜層、
有機物層、及び第2の酸化物層を含む。第2の酸化物層
は有機物層のパターニングのためのハードマスクとして
機能する。第1の酸化物層は有機物層の反応性イオンエ
ッチングの期間中に、下地金属層の浸蝕を防止するエッ
チング停止層及び保護層として作用する。第1の酸化物
層は有機物層に関して引き続き生ずる問題点を回避する
ために限定された面積を有する。有機物層を貫通する孔
の底の酸化物層は第2の酸化物層及び有機物層を貫通す
る孔の側壁上にスパッタ及び再付着されたすべての酸化
物層とともに、下地金属層に悪い影響を与えることな
く、1回のエッチング工程で容易に除去される。酸化物
層の除去後、第2層の金属層が堆積され、所望のパター
ニングが施される。
[実施例] 第2図乃至第9図は前述の従来技術のプロセス上の問題
点を克服する本発明に基づく半導体デバイスの製造方法
の工程を示す。各図は断面構造を示し、プロセス工程に
おける半導体デバイスの一部分を示している。第2図は
例えば、拡散領域、接合領域及び絶縁層等を形成するた
めに処理されたシリコン基板もしくは他の半導体材料の
基板を示す。しかしながら本発明はバルブメモリ等のよ
うな他のデバイスの製造にもまた適用可能であることか
ら、基板36は半導体材料に限らない。半導体基板36の表
面37はここでは平坦な面として図示されているが、表面
は平坦な面である必要はなく、事実、段差や先に形成さ
れた相互接続配線や、絶縁物等から生ずる不規則性を含
む。半導体基板36のこの部分上には、パターニングされ
た第1の金属層38及び39が配置されている。金属層は、
デバイス領域間の相互接続のみならず、下地のデバイス
領域への接続を提供する。“金属層”の用語はここで
は、アルミニウムまたはアルミニウム合金、他の金属系
材料、ドープした多結晶シリコン、珪素化合物等を包含
する目的で使用されている。後の工程で形成された有機
物材料の層のパターニングの期間中に、金属層がスパッ
タエッチングされかつ再付着されることを防止するため
に、パターニングされた金属層は保護層40で被覆され
る。第1の保護層40は、後の工程で形成されるポリイミ
ド層の反応性イオンエッチングにおいて使用されるイオ
ン種に対しては低いスパッタリング率を有することを特
徴とし、イオン種とは反応せずエッチングすることの困
難な再付着層を形成する化合物である。第1の保護層40
は、相対的に短かいエッチングプロセス工程でエッチン
グ制御可能な、薄い等写的(conformal)な(下地の層
と同一寸法の)層である。第1の保護層40は、シリコン
酸化物もしくはシリコン窒化物等の低温で形成される堆
積層であることが望ましい。例えば、第1の保護層40は
低温CVDもしくはプラズマCVDによって形成されたシリコ
ン酸化物であって、その厚さは約100−500ナノメートル
(nm)である。第1の保護層40を被覆する層は、有機物
絶縁材料の厚い膜42である。有機物絶縁材料の厚い層42
は望ましくは、約1−3マイクロメートル(μm)の厚
さのポリイミド層であるとよいが、たの有機物絶縁材料
であってもよい。有機物絶縁材料の厚い層42は、パター
ニングされた金属層上に対する絶縁層を提供し、かつま
た、下地表面よりももっと平坦な面に近い表面44を提供
する平滑化の効果を有する。
次に、下地の金属層または他のデバイス領域に選択的な
接続を可能にするために、有機物絶縁材料の厚い層(第
1のポリイミド層)42に対する貫通孔のパターンが形成
される。第3図に図示すように、開孔部46は、結局は第
1の金属層38に接続するため、第1のポリイミド層42を
貫通して形成される。開孔部は、その位置と寸法を明確
にするためホトレジストまたは他のマスク(図示せず)
を用い、酸素イオンを用いる反応性イオンエッチングに
より形成される。反応性イオンエッチングは第1のポリ
イミド層42を貫通するように進み、第1の保護層40で停
止する。SiO2等によって形成される第1の保護層40は、
酸素プラズマ中では低いスパッタリング率を有する。従
って、半導体デバイスの他のポリイミド層の厚い領域を
貫通するエッチングを行なうために、開孔部46の位置で
は第1のポリイミド層42は激しくオーバーエッチングさ
れるが、第1の保護層40からはわずかに少量の材料がス
パッタエッチングされるだけである。
第4図に図示するように、第1の保護層40は、パターニ
ングされた第1のポリイミド層42をエッチマスクとし
て、開孔部46の底部からエッチングされる。第1の保護
層40は、ウェットケミカルエッチング、プラズマエッチ
ング、反応性イオンエッチング、またはその他の類似の
エッチング方法で除去可能である。第1の保護層40は下
地の層と同一寸法上に被覆される等写的な被覆層である
から、開孔部46のようなすべての開孔部の底部に露出さ
れた第1の保護層40の厚さも、ほぼ同一であり、また限
られた厚さであり、そのために、いずれの孔も激しくオ
ーバーエッチングされることは無く、第1の保護層40の
各開孔部の底部は急速にかつ均一に、エッチングされ
る。第1の保護層40のエッチングの期間中に、スパッタ
エッチされ貫通孔46の側壁面に再付着されたどの材料
も、第1の保護層40をエッチングするのと同一のエッチ
ング液でエッチングされる。例えば第1の保護層40がSi
O2で形成されていれば、シリコン酸化物が開孔部46の側
壁面上に再付着するが、SiO2もシリコン酸化物もとも
に、例えばフッ化水素酸の緩衝液でエッチングされる。
従って、貫通孔46は、第1のポリイミド層42と第1の保
護層40を貫通して、第1の金属層38を激しくスパッタエ
ッチングすることなくかつ貫通孔46のまわりにエッチン
グ抵抗性を有する杭垣を形成する再付着層を形成するこ
ともなく、形成される。
第5図に図示するように多層の相互接続層を有するデバ
イス構造の製造プロセスを継続するためには、第2の金
属層48がデバイス表面に蒸着され、かつ下地の第1の金
属層38とのコンタクトを形成するために貫通孔46中にも
蒸着される。第2の金属層48の上に第2の保護層50が、
第1の保護層40と同様に、望ましくは、シリコン酸化物
あるいはシリコン窒化物のような有機物絶縁材料の層と
して形成される。次に、ホトレジスト層52が第2の保護
層50の上に塗布され、かつ第2の保護層50と第2の金属
層48をパターンエッチングするホトリソグラフィーマス
クを形成するためにパターニングされる。
第6図に図示するように、パターニングされたホトレジ
スト層52は、まず第2の保護層50をパターンエッチング
するために、エッチマスクとして用いられる。その後、
第2の金属層48は、パターニングされたホトレジスト層
52と第2の保護層50をエッチングマスクとして使用し
て、エッチングされる。第2の保護層50と第2の金属層
はともに、ウェットエッチング、プラズマエッチング、
反応性イオンエッチング、または類似のエッチング方法
でエッチングされる。金属層は、一般的には、等方性エ
ッチング装置でエッチングされるが、この方法では、ホ
トレジストと保護層からなるエッチングマスクのアンダ
ーカットを発生しやすい。その結果、第2の保護層50の
エッジ(端)54は、次の蒸着層におけるステップカバー
レッジの問題点を避けるため、除去せねばならない。こ
のエッジ(端)54は、例えば、第2の保護層50が溶解す
るエッチング液にその構造を浸すことにより、容易にエ
ッチングされる。逆に、第2の金属層48が異方性エッチ
ングの方法でエッチングされた場合には、エッジ(端)
54はできないので、この工程は省略できる。
第2の保護層50と第2の金属層48のパターニングの後
に、ホトレジスト層52のパターニングされた層が除去さ
れる。プロセスのこの時点での構造は、第2の金属層48
の上表面を被覆する有機物材料の薄い第2の保護層50を
有する、パターニングされた(第2)の金属層48を含
む。第2の保護層50は、第2の金属層48と実質的に同一
パターンでパターニングされる。第2の保護層50は限ら
れた範囲に形成され、デバイスの全表面または殆んどの
表面を覆わないことが、構造的に重要である。この要求
は、ポリイミドや類似の有機物絶縁材料の性質から生じ
たものである。ポリイミド層は水分を吸収するが、この
水分がポリイミド層中に多く混入されないことが肝要で
ある。もしも半導体デバイスが後の工程で高温度に処理
されるならば、この吸収された水分を排出する通路が用
意されねばならない。上記において、高温度とは、半導
体チップのダイをパッケージに取り付けるプロセス中に
出会うような約400℃以上の温度を意味する。
第7図に図示するように、製造プロセスは、第2のポリ
イミド層または他の類似有機物絶縁層56を厚く塗布する
ことで継続され、この第2のポリイミド層または他の類
似有機物絶縁層56は下地の構造を電気的に絶縁し、また
半導体デバイスの最上表面58を平坦化する助けとなる。
厚いポリイミド層を被覆するマスキング層60は、第2の
保護層50のマスキング層と同様な材料であることが望ま
しい。マスキング層60を使用する半導体デバイスの製造
方法は、本発明の別の実施例を示す。これは厚い有機物
絶縁材料の層をパターニングすることに関連する追加の
工程を必要とする。マスキング層60がもしも第2の保護
層50と同一材料で形成されるならば、マスキング層60
は、第2の保護層50の厚さと同等か、または、それより
も薄い厚さの層として形成されるべきである。
引き続いて製造プロセス上、マスキング層60に対してホ
トレジスト層(図示せず)が塗布される。ホトレジスト
層はパターニングされ、同様にマスキング層60をパター
ニングするのに使用される。マスキング層60はそこで、
第2のポリイミド層または他の類似有機物絶縁層56の
(反応性イオンエッチング)パターニングのため反応性
イオンエッチング用マスクとして使用される。第8図に
図示されるように、2個の貫通孔62及び64は、有機物層
を貫通して形成され、第2の金属層48上を被覆する下地
の第2の保護層50を露出する。第2のポリイミド層また
は他の類似有機物絶縁層56の材料とは異なる反応性イオ
ンエッチング用のマスキング層60を使用することは、エ
ッチングマスクとして有機物ホトレジストのみを用いる
状況でよく生ずるマスキング層の浸蝕の問題を伴なうこ
となく、有機物層の反応性イオンエッチングを可能にす
る。エッチングは第2のポリイミド層または他の類似有
機物絶縁層56を通りエッチング停止層として作用する第
2の保護層50まで進む。またこの第2の保護層50は、他
の位置で連続してエッチングが行なわれる期間中、すべ
ての孔の著しいオーバーエッチングも、可能にする。第
2の保護層50は、第2のポリイミド層または他の類似有
機物絶縁層56のエッチングに用いられる反応性イオン中
での低スパッタリング率を特徴とする。従って、第2の
保護層50の材料の限られた量のみが、貫通孔62と64の底
部からスパッタエッチングされ、また、貫通孔の側壁部
に再付着される。さらに、貫通孔62と64の側壁部に再付
着したスパッタされた材料は、第2の保護層50からスパ
ッタされた材料と酸素イオンとの反応より生じたもので
あって、容易にエッチング可能な材料である。第2の保
護層50を使用することによって、下地の第1の金属層
(38,39)を考慮せずに、厚い第2のポリイミド層また
は他の類似有機物絶縁層56をエッチングすることが可能
となる。
第9図に図示されるように、第2のポリイミド層または
他の類似有機物絶縁層56の開孔部を貫通して露出された
第2の保護層50の部分のエッチングにより、製造プロセ
スは継続される。第2の保護層50がエッチングされてい
るのと同時に、マスキング層60と貫通孔62及び64の側壁
上に形成されたどんな再付着物も、またエッチングされ
る。第2の保護層50は、ウェットケミカルエッチング、
プラズマエッチング、反応性イオンエッチング、または
類似のエッチング方法で、下地の第2の金属層48の露出
部分を著しくエッチングすることなく、迅速かつ容易に
エッチされる。
第9図に図示する構造は、必要ならば、同様の方法で次
の相互接続金属(配線)層を追加することにより、継続
が可能である。あるいは、デバイスで実現される機能に
よっては、図示されるデバイスが完成した構造かもしれ
ない。そして、第2の金属層48が、最終の金属層かもし
れない。その場合には、貫通孔62と64を貫通して露出さ
れた第2の金属層48の部分は、例えば、後の工程で相互
接続配線層が堆積されるボンデングパット領域を代表す
ることもある。その場合には、第2のポリイミド層また
は他の類似有機物絶縁層56は、半導体デバイスの最終パ
ッシベーション層として働く。もし次の金属層が構造上
に加えられる場合には、第2のポリイミド層または他の
類似有機物絶縁層56は誘電体分離のための層間絶縁層と
して作用する。
かくして、本発明にもとづき、以上に述べられた目的と
利点に十分適合する、半導体デバイスの製造方法が提供
されたことは明白である。本発明は、特に実施例に関連
して説明され図示されているが、本発明はその実施例に
制限されることを意図するものではない。特に列挙され
た材料の層以外の他の層の厚さ、エッチング液、または
層の成分も、開示の説明を閲読の後に当業技術者に考え
られる、変形及び変更の内にある。本発明の意図の内に
ある、全てのそのような変形及び変更は、添付特許請求
の範囲内に包含されるものである。
【図面の簡単な説明】
第1図は、従来の半導体デバイスの製造方法に基づいて
処理された半導体デバイスの一部分の模式的断面構造図
である。 第2図は、本発明の実施例としての半導体デバイスの製
造方法の工程図であって、半導体基板及び第1の金属層
(38,39)、第1の保護層(40)及び第1のポリイミド
層(42)が形成された図である。 第3図は、本発明の実施例としての半導体デバイスの製
造方法の工程図であって、更に、貫通孔(46)が形成さ
れた図である。 第4図は本発明の実施例としての半導体デバイスの製造
方法の工程図であって、更に、第1の保護層(40)がエ
ッチング除去された図である。 第5図は本発明の実施例としての半導体デバイスの製造
方法の工程図であって、更に、第2の金属層(48)、第
2の保護層(50)及びパターニングされたホトレジスト
層(52)が形成された図である。 第6図は本発明の実施例としての半導体デバイスの製造
方法の工程図であって、更に、第2の保護層(50)及び
第2の金属層(48)がエッチング除去された図である。 第7図は本発明の実施例としての半導体デバイスの製造
方法の工程図であって、更に、ホトレジスト層(52)の
除去後、第2のポリイミド層または他の類似有機物絶縁
層(56)及びマスキング層(60)が形成された図であ
る。 第8図は本発明の実施例としての半導体デバイスの製造
方法の工程図であって、更に、マスキング層(60)及び
第2のポリイミド層または他の類似有機物絶縁層(56)
がエッチング除去された図である。 第9図は本発明の実施例としての半導体デバイスの製造
方法の工程図であって、更に、第2の保護層(50)及び
マスキング層(60)がエッチング除去された図である。 20,36…半導体基板 22…金属層のパターン(の一部分) 24…半導体基板20の表面 26…有機物(絶縁材料の)層(ポリイミド層) 28…ポリイミド層 30,32…接続用の貫通孔 34…酸化アルミニウムの付着物 37…半導体基板36の表面 38,39…第1の金属層 40…第1の保護層 42…第1の有機物(絶縁材料の厚い)層(第1のポリイ
ミド層) 44…表面 46,62,64…貫通孔 48…第2の金属層 50…第2の保護層 52…ホスレジスト層 54…(第2の保護層50の)エッジ(端) 56…第2のポリイミド層(または他の類似有機物絶縁
層) 58…最上表面 60…マスキング層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−1547(JP,A) 特開 昭52−156555(JP,A)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】第1の有機物層を有する半導体基板を供給
    する工程と、 該半導体基板を被覆する金属層を供給する工程と、 前記金属層を被覆する保護層を形成する工程と、 前記保護層をパターニングする工程と、 前記金属層をパターニングする工程と、 前記金属層の残りの部分上の前記保護層を残したままに
    する工程と、 前記保護層を被覆して第2の有機物層を形成する工程
    と、 第2の有機物層を被覆してマスキング層を形成する工程
    と、 前記マスキング層に貫通孔を形成して前記第2の有機物
    層の一部を露出する工程と、 前記マスキング層の前記貫通孔を通して前記第2の有機
    物層を反応性イオンエッチングによりエッチングして前
    記保護層を露出する工程と、及び 前記マスキング層及び前記第2の有機物層を通して露出
    された前記保護層の部分を同時にエッチングして前記金
    属層の部分を露出する工程とからなる半導体デバイスの
    製造方法。
  2. 【請求項2】半導体基板を供給する工程と、 前記半導体基板を被覆する第1の金属層をパターニング
    する工程と、 第1の保護層を形成し、次に前記第1の金属層を被覆す
    る第1の有機物層を形成する工程と、 前記第1の有機物層内に反応性イオンエッチングにより
    貫通孔を形成して第1の保護層の一部分を露出する工程
    と、 前記露出された第1の保護層の一部分をエッチングして
    第1の金属層の一部分を露出す鵜工程と、 前記貫通孔を通して第1の金属層に選択的に接触する第
    2の金属層と第1の有機物層を被覆する第2の保護層を
    堆積する工程と、 第2の保護層の一部分を除去して前記第2の金属層の一
    部分を露出する工程と、 前記第2の金属層の前記露出された一部分を除去して、
    第2の保護層の残りの部分により被覆された前記第2の
    金属層のパターンを残す工程と、 前記第2の金属層のパターンを被覆する第2の有機物層
    を形成する工程と、 前記第2の有機物層を被覆するマスキング層を形成する
    工程と、 前記マスキング層に貫通孔を形成して前記第2の有機物
    層の一部分を露出する工程と、 前記第2の有機物層に貫通孔を形成して反応性イオンエ
    ッチングによりエッチングして第2の保護層の一部分を
    選択的に露出する工程と、 前記マスキング層と前記第2の保護層の前記露出された
    一部分を同時にエッチングして、前記第2の金属層の前
    記パターンの一部分を露出する工程とからなる半導体デ
    バイスの製造方法。
  3. 【請求項3】半導体基板を供給する工程と、 前記半導体基板の上に第1の金属層のパターンを形成す
    る工程と、 前記第1の金属層のパターンの上に第1の保護層を形成
    する工程と、 前記第1の保護層の上に第1のポリイミド層を形成する
    工程と、 前記第1のポリイミド層を反応性イオンエッチングによ
    りエッチングして前記第1の保護層の一部分を露出する
    工程と、 前記第1の保護層の前記露出部分をエッチングする工程
    と、 前記第1のポリイミド層と前記第1の金属層の露出部分
    の上に第2の金属層を形成する工程と、 前記第2の金属層の上に第2の保護層を形成する工程
    と、 前記第2の保護層と前記第2の金属層とを前記第2の金
    属層の残された部分上を被覆する前記第2の保護層を残
    してパターニングする工程と、 第2のポリイミド層を形成する工程と、 前記第2のポリイミド層内に貫通孔を形成して反応性イ
    オンエッチングによりエッチングして前記第2の保護層
    を露出する工程と、 及び該貫通孔を通して露出された前記第2の保護層の部
    分をエッチングする工程とからなる半導体デバイスの製
    造方法。
JP60097655A 1984-05-07 1985-05-07 半導体デバイスの製造方法 Expired - Fee Related JPH079934B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/607,868 US4523372A (en) 1984-05-07 1984-05-07 Process for fabricating semiconductor device
US607868 1984-05-07

Publications (2)

Publication Number Publication Date
JPS60241235A JPS60241235A (ja) 1985-11-30
JPH079934B2 true JPH079934B2 (ja) 1995-02-01

Family

ID=24434057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60097655A Expired - Fee Related JPH079934B2 (ja) 1984-05-07 1985-05-07 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US4523372A (ja)
JP (1) JPH079934B2 (ja)
KR (1) KR930005949B1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116167A (ja) * 1983-11-29 1985-06-22 Toshiba Corp 半導体記憶装置及びその製造方法
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
US4717449A (en) * 1984-04-25 1988-01-05 Honeywell Inc. Dielectric barrier material
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
JPS6218755A (ja) * 1985-07-18 1987-01-27 Toshiba Corp 固体撮像装置
JPH0652732B2 (ja) * 1985-08-14 1994-07-06 三菱電機株式会社 パツシベ−シヨン膜の形成方法
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
EP0259490B1 (en) * 1986-03-05 1994-07-13 Sumitomo Electric Industries Limited A method of producing a semiconductor device
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4948749A (en) * 1987-03-25 1990-08-14 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
JPS63268258A (ja) * 1987-04-24 1988-11-04 Nec Corp 半導体装置
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
IT1225624B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet
US5055425A (en) * 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5162260A (en) * 1989-06-01 1992-11-10 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5070037A (en) * 1989-08-31 1991-12-03 Delco Electronics Corporation Integrated circuit interconnect having dual dielectric intermediate layer
JP2688446B2 (ja) * 1990-03-26 1997-12-10 株式会社日立製作所 多層配線基板およびその製造方法
EP0457449A1 (en) * 1990-04-27 1991-11-21 Fujitsu Limited Semiconductor device having via hole and method of producing the same
JP2538699B2 (ja) * 1990-06-12 1996-09-25 株式会社東芝 絶縁破壊評価用試験素子
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5139974A (en) * 1991-01-25 1992-08-18 Micron Technology, Inc. Semiconductor manufacturing process for decreasing the optical refelctivity of a metal layer
DE69228099T2 (de) * 1991-09-23 1999-05-20 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
JPH05190684A (ja) * 1992-01-16 1993-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5646439A (en) * 1992-05-13 1997-07-08 Matsushita Electric Industrial Co., Ltd. Electronic chip component with passivation film and organic protective film
KR950006343B1 (ko) * 1992-05-16 1995-06-14 금성일렉트론주식회사 반도체 장치의 제조방법
US5416048A (en) * 1993-04-16 1995-05-16 Micron Semiconductor, Inc. Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
US5847457A (en) * 1993-11-12 1998-12-08 Stmicroelectronics, Inc. Structure and method of forming vias
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US6153501A (en) 1998-05-19 2000-11-28 Micron Technology, Inc. Method of reducing overetch during the formation of a semiconductor device
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
US6051501A (en) * 1996-10-09 2000-04-18 Micron Technology, Inc. Method of reducing overetch during the formation of a semiconductor device
US5879572A (en) * 1996-11-19 1999-03-09 Delco Electronics Corporation Method of protecting silicon wafers during wet chemical etching
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
EP1030361A1 (en) * 1999-02-15 2000-08-23 Nec Corporation Manufacturing method of semiconductor device using a dual damascene process
JP3759367B2 (ja) * 2000-02-29 2006-03-22 沖電気工業株式会社 半導体装置およびその製造方法
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6737283B2 (en) 2002-08-29 2004-05-18 Micron Technology, Inc. Method to isolate device layer edges through mechanical spacing
US7241696B2 (en) * 2002-12-11 2007-07-10 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
TWI345312B (en) * 2004-07-26 2011-07-11 Au Optronics Corp Thin film transistor structure and method of fabricating the same
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US8486285B2 (en) * 2009-08-20 2013-07-16 Western Digital (Fremont), Llc Damascene write poles produced via full film plating
US9469109B2 (en) * 2014-11-03 2016-10-18 Stmicroelectronics S.R.L. Microfluid delivery device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156555A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of organic resin insulated wiring
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPS561547A (en) * 1979-06-19 1981-01-09 Matsushita Electric Ind Co Ltd Semiconductor device
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
US4444617A (en) * 1983-01-06 1984-04-24 Rockwell International Corporation Reactive ion etching of molybdenum silicide and N+ polysilicon
US4464460A (en) * 1983-06-28 1984-08-07 International Business Machines Corporation Process for making an imaged oxygen-reactive ion etch barrier
US4430153A (en) * 1983-06-30 1984-02-07 International Business Machines Corporation Method of forming an RIE etch barrier by in situ conversion of a silicon containing alkyl polyamide/polyimide

Also Published As

Publication number Publication date
JPS60241235A (ja) 1985-11-30
KR850008044A (ko) 1985-12-11
KR930005949B1 (ko) 1993-06-29
US4523372A (en) 1985-06-18

Similar Documents

Publication Publication Date Title
JPH079934B2 (ja) 半導体デバイスの製造方法
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US4789648A (en) Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5266525A (en) Microelectronic interlayer dielectric structure and methods of manufacturing same
US6165889A (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
US6410984B1 (en) Conductive structure in an integrated circuit
US7169699B2 (en) Semiconductor device having a guard ring
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JPH0682759B2 (ja) 導電性スタツドの形成方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5514624A (en) Method of manufacturing a microelectronic interlayer dielectric structure
JP3214475B2 (ja) デュアルダマシン配線の形成方法
JP4226699B2 (ja) 半導体装置の製造方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP3367490B2 (ja) 半導体装置の製造方法
JPH09129730A (ja) 半導体装置の製造方法
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
KR100230733B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
JPH05226333A (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
KR920010126B1 (ko) 반도체 소자의 다층금속배선 공정방법
JPH0786209A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees