JP2538699B2 - 絶縁破壊評価用試験素子 - Google Patents
絶縁破壊評価用試験素子Info
- Publication number
- JP2538699B2 JP2538699B2 JP2153717A JP15371790A JP2538699B2 JP 2538699 B2 JP2538699 B2 JP 2538699B2 JP 2153717 A JP2153717 A JP 2153717A JP 15371790 A JP15371790 A JP 15371790A JP 2538699 B2 JP2538699 B2 JP 2538699B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- electrode
- wafer
- dielectric breakdown
- thin oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の構成〕 （産業上の利用分野） 本発明は、半導体製造装置において、荷電粒子やプラ
ズマを用いた半導体プロセスで発生するウェーハの帯電
現象に起因するウェーハ上の半導体素子の絶縁破壊を評
価するための絶縁破壊評価用試験素子に関するものであ
る。
ズマを用いた半導体プロセスで発生するウェーハの帯電
現象に起因するウェーハ上の半導体素子の絶縁破壊を評
価するための絶縁破壊評価用試験素子に関するものであ
る。
（従来の技術） 半導体製造装置には熱化学反応を利用した製造装置と
荷電粒子やプラズマを用いた製造装置とがある。このよ
うな装置は、荷電粒子やプラズマのエネルギと量とを物
理的に制御することにより熱化学反応を利用のものより
精密に加工処理することが可能であり、プロセス中の半
導体ウェーハの温度をより低く抑えられるので、フォト
レジストマスクを使用することができ、半導体回路設計
に対する制約をより少ないものにしている。かかる荷電
粒子やプラズマを用いた半導体製造装置にはイオン注入
装置やリアクティブイオンエッチング（RIE）装置、酸
素アッシャ装置等がある。
荷電粒子やプラズマを用いた製造装置とがある。このよ
うな装置は、荷電粒子やプラズマのエネルギと量とを物
理的に制御することにより熱化学反応を利用のものより
精密に加工処理することが可能であり、プロセス中の半
導体ウェーハの温度をより低く抑えられるので、フォト
レジストマスクを使用することができ、半導体回路設計
に対する制約をより少ないものにしている。かかる荷電
粒子やプラズマを用いた半導体製造装置にはイオン注入
装置やリアクティブイオンエッチング（RIE）装置、酸
素アッシャ装置等がある。
ところで、荷電粒子やプラズマ利用の半導体製造装置
には半導体装置の絶縁破壊を引き起こすという特有の問
題がある。この絶縁破壊は、半導体上に形成されたSiO2
酸化膜やフォトレジスト等のプロセス上必要な電気的絶
縁体に荷電粒子が蓄積して精密な加工を妨げたり、過剰
な場合には半導体素子の重要な要素であるトランジスタ
のゲート酸化膜の再生不良な欠損や破壊を招く。そのた
め、この種の半導体製造装置では、半導体装置の絶縁破
壊を未然に防ぐ手段を設けることが必要不可欠とされて
いる。
には半導体装置の絶縁破壊を引き起こすという特有の問
題がある。この絶縁破壊は、半導体上に形成されたSiO2
酸化膜やフォトレジスト等のプロセス上必要な電気的絶
縁体に荷電粒子が蓄積して精密な加工を妨げたり、過剰
な場合には半導体素子の重要な要素であるトランジスタ
のゲート酸化膜の再生不良な欠損や破壊を招く。そのた
め、この種の半導体製造装置では、半導体装置の絶縁破
壊を未然に防ぐ手段を設けることが必要不可欠とされて
いる。
この絶縁破壊防止装置として、例えばイオン注入装置
ではエレクトロンシャワー（エレクトロンフラッド）シ
ステムと呼ばれるものがある。この装置は、イオン注入
中のウェーハに電子線を照射し、正電荷をイオンにより
中和させ、その蓄積を防止するものである。
ではエレクトロンシャワー（エレクトロンフラッド）シ
ステムと呼ばれるものがある。この装置は、イオン注入
中のウェーハに電子線を照射し、正電荷をイオンにより
中和させ、その蓄積を防止するものである。
このように絶縁破壊防止策の採られている半導体製造
装置は、定期的にその効果を試験をする必要があり、そ
の一例として、試験対象とする装置を使ってイオン注入
やプラズマ電界に露す処理を施したウェーハＶの帯電状
態を調べる方法として、第11図に示すような容量電荷セ
ンサを使った測定ユニットのようなものがある。
装置は、定期的にその効果を試験をする必要があり、そ
の一例として、試験対象とする装置を使ってイオン注入
やプラズマ電界に露す処理を施したウェーハＶの帯電状
態を調べる方法として、第11図に示すような容量電荷セ
ンサを使った測定ユニットのようなものがある。
この図に示すユニットはSolid State Technology誌19
85年２月号第151頁〜第158頁に掲載されているものであ
る。
85年２月号第151頁〜第158頁に掲載されているものであ
る。
第11図において、１はウェーハ、２はセンサ電極、３
はオシロスコープであり、センサ電極２はオシロスコー
プ３に接続され、このオシロスコープ３の画面にセンサ
電極２の帯電状態が波形としてモニタされるようになっ
ているものである。
はオシロスコープであり、センサ電極２はオシロスコー
プ３に接続され、このオシロスコープ３の画面にセンサ
電極２の帯電状態が波形としてモニタされるようになっ
ているものである。
測定はウェーハ１を第11図（Ａ）から同図（Ｃ）にか
けて示すように矢印方向に移動させて、センサ電極２の
下方を通過させる。これによりセンサ電極２にはウェー
ハ１の表面に帯電している電荷と極性が逆の電荷が誘電
され、オシロスコープ３にはウェーハ１の帯電極性でそ
の誘導帯電状態がモニタされる。例えばウェーハ１が正
に帯電しているとすると、センサ電極２には負の電荷が
誘導されるため、オシロスコープ３には正のパルス状の
波形がモニタされるものである。
けて示すように矢印方向に移動させて、センサ電極２の
下方を通過させる。これによりセンサ電極２にはウェー
ハ１の表面に帯電している電荷と極性が逆の電荷が誘電
され、オシロスコープ３にはウェーハ１の帯電極性でそ
の誘導帯電状態がモニタされる。例えばウェーハ１が正
に帯電しているとすると、センサ電極２には負の電荷が
誘導されるため、オシロスコープ３には正のパルス状の
波形がモニタされるものである。
よって、この装置を用いることによりそのパルスの発
生の有無やその極性や波高の高低によりウェーハ１の帯
電の様子を知り、エレクトロンシャワーシステム系が正
常に作動しているか否かを知ることができる。
生の有無やその極性や波高の高低によりウェーハ１の帯
電の様子を知り、エレクトロンシャワーシステム系が正
常に作動しているか否かを知ることができる。
上記の容量電荷センサを用いた試験法はウェーハ１全
体としての帯電状態を巨視的に見ている。そのため、第
11図に示すようにウェーハ１上で電荷が正負に分離して
いる場合、帯電していない場合と同じようにパルスが発
生しないこととなり、また第12図に示すように、概ね正
負いずれかに帯電しているウェーハ１にその極性とは逆
の電荷が微小な領域に局在化した場合、主だった帯電極
性に微小帯電が消されてしまうこととなるため、従来の
試験法ではウェーハ１上の帯電について正確に調べるこ
とができないという問題がある。
体としての帯電状態を巨視的に見ている。そのため、第
11図に示すようにウェーハ１上で電荷が正負に分離して
いる場合、帯電していない場合と同じようにパルスが発
生しないこととなり、また第12図に示すように、概ね正
負いずれかに帯電しているウェーハ１にその極性とは逆
の電荷が微小な領域に局在化した場合、主だった帯電極
性に微小帯電が消されてしまうこととなるため、従来の
試験法ではウェーハ１上の帯電について正確に調べるこ
とができないという問題がある。
また、微視的に試験する方法として、従来生産用のウ
ェーハを使用すればよいが、このためイオン注入までの
実際の製造工程を全て通した上でそのウェーハを使用す
ることになっているため、コスト的に不利であるととも
に、結果を得るのに長時間を要するという問題がある。
ェーハを使用すればよいが、このためイオン注入までの
実際の製造工程を全て通した上でそのウェーハを使用す
ることになっているため、コスト的に不利であるととも
に、結果を得るのに長時間を要するという問題がある。
（発明が解決しようとする課題） このように従来の試験では、全ての製造工程を通した
上でそのウェーハを使用するようになっているため、コ
スト的に不利であるとともに、結果を得るのに長時間を
要し、しかもウェーハ１上の帯電状態によってはこれに
ついて正確に調べることができないという問題がある。
上でそのウェーハを使用するようになっているため、コ
スト的に不利であるとともに、結果を得るのに長時間を
要し、しかもウェーハ１上の帯電状態によってはこれに
ついて正確に調べることができないという問題がある。
本発明は上記従来技術の有する問題点に鑑みてなされ
たもので、その目的とするところは、生産プロセスを通
したウェーハを必要とすること無くウェーハ上の半導体
素子の絶縁破壊を調べ絶縁破壊防止策の効果を診断する
ことができ、しかもウェーハの電荷分布状態に応じて帯
電状態を正確に調べることを可能とする絶縁破壊評価用
試験素子を提供することにある。
たもので、その目的とするところは、生産プロセスを通
したウェーハを必要とすること無くウェーハ上の半導体
素子の絶縁破壊を調べ絶縁破壊防止策の効果を診断する
ことができ、しかもウェーハの電荷分布状態に応じて帯
電状態を正確に調べることを可能とする絶縁破壊評価用
試験素子を提供することにある。
（課題を解決するための手段） 本発明にかかる絶縁破壊評価用試験素子は、シリコン
ウェーハと、該ウェーハ上に形成された薄い酸化膜と、
前記ウェーハ上に形成され、前記薄い酸化膜の周辺部に
位置する厚い酸化膜と、前記薄い酸化膜と厚い酸化膜の
両方の上に形成された電極と、この電極の少なくとも一
部を覆って形成されたフォトレジスト膜とを備え、前記
電極の第１の領域は、通常の製造工程において印加され
る電界により、第１の電極としての前記シリコンウェー
ハと第２の電極としての前記電極とそれらの間に挟まれ
た誘電体としての薄い酸化膜及び厚い酸化膜とによって
形成されるキャパシタに蓄積された電荷により、前記薄
い酸化膜が前記電界により所定の確率で絶縁破壊を起こ
すように、前記薄い酸化膜を覆う前記電極の第２の領域
よりも1000倍以上大きく形成されていることを特徴とす
る。
ウェーハと、該ウェーハ上に形成された薄い酸化膜と、
前記ウェーハ上に形成され、前記薄い酸化膜の周辺部に
位置する厚い酸化膜と、前記薄い酸化膜と厚い酸化膜の
両方の上に形成された電極と、この電極の少なくとも一
部を覆って形成されたフォトレジスト膜とを備え、前記
電極の第１の領域は、通常の製造工程において印加され
る電界により、第１の電極としての前記シリコンウェー
ハと第２の電極としての前記電極とそれらの間に挟まれ
た誘電体としての薄い酸化膜及び厚い酸化膜とによって
形成されるキャパシタに蓄積された電荷により、前記薄
い酸化膜が前記電界により所定の確率で絶縁破壊を起こ
すように、前記薄い酸化膜を覆う前記電極の第２の領域
よりも1000倍以上大きく形成されていることを特徴とす
る。
複数のキャパシタ構造がシリコンウェーハ上に散在的
に形成されると良い。
に形成されると良い。
また、電極は前記酸化膜の上に酸化膜の薄い部分を露
出させるように形成することもできる。
出させるように形成することもできる。
さらに他の酸化膜が前記電極上に形成されていても良
い。
い。
電極はフォトレジスト膜によって完全に覆われるよう
にすることもでき、ポリシリコン膜で形成されると良
い。
にすることもでき、ポリシリコン膜で形成されると良
い。
（実施例） 以下に本発明の実施例について図面を参照しつつ説明
する。
する。
第１図及び第２図は本発明の第１実施例に係る試験素
子を示すものである。
子を示すものである。
これらの図において、４はシリコンウェーハであり、
このウェーハ４上には熱酸化による厚さ250オングスト
ローム程度の薄い酸化膜（SiO2）５が形成され、その周
りには選択酸化法あるいはLOCOS法による厚さ8000オン
グストローム程度の厚い酸化膜（SiO2）６が成形されて
いる。通常の半導体素子で言えば、薄い酸化膜５は構造
的にゲート酸化膜に相当するものであり、厚い酸化膜６
は素子分離酸化膜に相当するものである。
このウェーハ４上には熱酸化による厚さ250オングスト
ローム程度の薄い酸化膜（SiO2）５が形成され、その周
りには選択酸化法あるいはLOCOS法による厚さ8000オン
グストローム程度の厚い酸化膜（SiO2）６が成形されて
いる。通常の半導体素子で言えば、薄い酸化膜５は構造
的にゲート酸化膜に相当するものであり、厚い酸化膜６
は素子分離酸化膜に相当するものである。
７は燐ドーピングされたポリシリコン膜であり、この
ポリシリコン膜７は両酸化膜5,6の両方に跨がるように
形成されている。これにより、ポリシリコン膜７とウェ
ーハ４とを電極とし、その間に挟まれる酸化膜5,6を誘
電体とするキャパシタ８が形成され、このような素子
に、電界を作用させる加工、例えばイオン注入を行う
と、電荷がそのキャパシタ８に蓄えられるようになって
いる。また、このとき、電界が特に薄い酸化膜５に集中
してその強度が高まるようにされている。
ポリシリコン膜７は両酸化膜5,6の両方に跨がるように
形成されている。これにより、ポリシリコン膜７とウェ
ーハ４とを電極とし、その間に挟まれる酸化膜5,6を誘
電体とするキャパシタ８が形成され、このような素子
に、電界を作用させる加工、例えばイオン注入を行う
と、電荷がそのキャパシタ８に蓄えられるようになって
いる。また、このとき、電界が特に薄い酸化膜５に集中
してその強度が高まるようにされている。
ここで、キャパシタ８の容量をＣ、蓄積電荷量をＱ、
ポリシリコン膜７とウェーハ４との電位差をＶとする
と、 Ｖ＝Q/C から計算される電圧が薄い酸化膜５に印加されるため、
電荷の蓄積が進行して、電位差Ｖが大きくなり、薄い酸
化膜５の絶縁耐電圧VBを越えると、この薄い酸化膜５が
破壊され、ポリシリコン膜７とウェーハ４との間の抵抗
率が急激に低下する。したがって、イオン注入後にその
抵抗率を計測すれば、イオン注入中にウェーハ４の表面
が帯電により絶縁耐電圧VBまで上昇したか否かがわかる
こととなる。
ポリシリコン膜７とウェーハ４との電位差をＶとする
と、 Ｖ＝Q/C から計算される電圧が薄い酸化膜５に印加されるため、
電荷の蓄積が進行して、電位差Ｖが大きくなり、薄い酸
化膜５の絶縁耐電圧VBを越えると、この薄い酸化膜５が
破壊され、ポリシリコン膜７とウェーハ４との間の抵抗
率が急激に低下する。したがって、イオン注入後にその
抵抗率を計測すれば、イオン注入中にウェーハ４の表面
が帯電により絶縁耐電圧VBまで上昇したか否かがわかる
こととなる。
ポリシリコン膜７は、ウェーハ４に対し絶縁破壊防止
策を施さずに、電界を作用させる加工処理を施したと
き、薄い酸化膜５に作用する電界強度が高まって所定の
確率で絶縁破壊を起こすように、この薄い酸化膜５の面
積に比べてその面積が大きく形成されている。
策を施さずに、電界を作用させる加工処理を施したと
き、薄い酸化膜５に作用する電界強度が高まって所定の
確率で絶縁破壊を起こすように、この薄い酸化膜５の面
積に比べてその面積が大きく形成されている。
第９図は第１図及び第２図に示す構造を有する試験素
子に、As+イオンをエネルギー50keV、ドーズ量５×1015
cm-2、ビーム電流5mAの条件で注入した後、その抵抗率
を計測したときのデータである。その際、その薄い酸化
膜５の面積を一定にし、ポリシリコン膜６の面積を５種
類変えた100個（つまり１種類につき20個）程度のキャ
パシタを同一ウェーハ上に形成し、正常に動作するエレ
クトロンシャワー使用の状態、及び非使用の状態のそれ
ぞれで試験を行ったものである。なお、この図におい
て、横軸はポリシリコン膜７の面積と薄い酸化膜５の面
積との比（ポリシリコン膜７の面積／薄い酸化膜５の面
積）、縦軸は試験素子の絶縁破壊を起こさなかったもの
と総数との比（良品数／総数）、91はエレクトロンシャ
ワー使用時のデータ、92はエレクトロンシャワー非使用
時のデータである。
子に、As+イオンをエネルギー50keV、ドーズ量５×1015
cm-2、ビーム電流5mAの条件で注入した後、その抵抗率
を計測したときのデータである。その際、その薄い酸化
膜５の面積を一定にし、ポリシリコン膜６の面積を５種
類変えた100個（つまり１種類につき20個）程度のキャ
パシタを同一ウェーハ上に形成し、正常に動作するエレ
クトロンシャワー使用の状態、及び非使用の状態のそれ
ぞれで試験を行ったものである。なお、この図におい
て、横軸はポリシリコン膜７の面積と薄い酸化膜５の面
積との比（ポリシリコン膜７の面積／薄い酸化膜５の面
積）、縦軸は試験素子の絶縁破壊を起こさなかったもの
と総数との比（良品数／総数）、91はエレクトロンシャ
ワー使用時のデータ、92はエレクトロンシャワー非使用
時のデータである。
同図に示すように、エレクトロンシャワー使用時にお
いては良品率が100％となり、イオン注入中の帯電が抑
えられたことがはっきりわかる。
いては良品率が100％となり、イオン注入中の帯電が抑
えられたことがはっきりわかる。
エレクトロンシャワー非使用時にあっては、面積比
（ポリシリコン膜７の面積／薄い酸化膜５の面積）が10
00以上になるとイオン注入後の試験素子の破壊率（100
−良品率）が80％以上になって、試験素子が十分な感度
を持っていることがわかる。
（ポリシリコン膜７の面積／薄い酸化膜５の面積）が10
00以上になるとイオン注入後の試験素子の破壊率（100
−良品率）が80％以上になって、試験素子が十分な感度
を持っていることがわかる。
よって、ポリシリコン膜７の面積は面積比（ポリシリ
コン膜７の面積／薄い酸化膜５の面積）が1000以上とな
るように形成することがその感度確保上好ましい。なぜ
なら曲線92を見ると、この面積比1000付近を境に、曲線
が急傾斜の状態から緩やかな状態に切換わり、高感度状
態となるから、下限は面積比1000付近とするのが好まし
いのである。
コン膜７の面積／薄い酸化膜５の面積）が1000以上とな
るように形成することがその感度確保上好ましい。なぜ
なら曲線92を見ると、この面積比1000付近を境に、曲線
が急傾斜の状態から緩やかな状態に切換わり、高感度状
態となるから、下限は面積比1000付近とするのが好まし
いのである。
また、現存するウェーハの大きさを考慮すると、その
面積比の上限は1010程度となるであろう。
面積比の上限は1010程度となるであろう。
以上のように本実施例によれば、ウェーハ４に対し絶
縁破壊防止策を施さずに一定の電界を作用させる加工処
理を行ったとき所定の確率で薄い酸化膜５が絶縁破壊を
起こすキャパシタ８を備えているため、エレクトロンシ
ャワー等の絶縁破壊防止策を使った状態でその加工処理
を施した後、キャパシタ７の薄い酸化膜５の抵抗率を調
べ絶縁性を保持しているか否かを調べることで、当該絶
縁破壊防止策の効果を確認することができる。
縁破壊防止策を施さずに一定の電界を作用させる加工処
理を行ったとき所定の確率で薄い酸化膜５が絶縁破壊を
起こすキャパシタ８を備えているため、エレクトロンシ
ャワー等の絶縁破壊防止策を使った状態でその加工処理
を施した後、キャパシタ７の薄い酸化膜５の抵抗率を調
べ絶縁性を保持しているか否かを調べることで、当該絶
縁破壊防止策の効果を確認することができる。
また、キャパシタ８を散在的に複数備えるようにす
る、つまり、第10図に示すように、ウェーハ４全面にわ
たって散在させるようにキャパシタ８を多数配置するよ
うにすれば、その抵抗率の分布によってウェーハ４の帯
電分布状態を知ることができるため、その帯電状態を正
確に調べることが可能となる。
る、つまり、第10図に示すように、ウェーハ４全面にわ
たって散在させるようにキャパシタ８を多数配置するよ
うにすれば、その抵抗率の分布によってウェーハ４の帯
電分布状態を知ることができるため、その帯電状態を正
確に調べることが可能となる。
第３図〜第８図は本発明の他の実施例に係る各種構造
を有する試験素子の縦断面を示すものである。その各構
造は、実際にその状態でイオン注入やプラズマによる加
工処理を施される各種構造に対応させているものであ
る。
を有する試験素子の縦断面を示すものである。その各構
造は、実際にその状態でイオン注入やプラズマによる加
工処理を施される各種構造に対応させているものであ
る。
まず、第３図のものはキャパシタ８をウェーハ４上に
おいてそのキャパシタ８に対し独立で周辺のフォトレジ
ストとは繋がりを持たないフォトレジスト10で覆ったも
のである。
おいてそのキャパシタ８に対し独立で周辺のフォトレジ
ストとは繋がりを持たないフォトレジスト10で覆ったも
のである。
第４図のものはウェーハ４上全体をフォトレジスト10
で覆ったものである。
で覆ったものである。
第５図のものはポリシリコン膜６の一部が露出するよ
うにフォトレジスト10を設けたものである。
うにフォトレジスト10を設けたものである。
第６図のものはポリシリコン膜６にける薄い酸化膜５
の直上位置に存在する部分だけ露出するようにフォトレ
ジスト10を設けたものである。
の直上位置に存在する部分だけ露出するようにフォトレ
ジスト10を設けたものである。
第７図のものは薄い酸化膜５の一部を露出させるよう
にポリシリコン膜６を設けたものである。
にポリシリコン膜６を設けたものである。
第８図のものは第１図に示すキャパシタ７を形成した後
にポリシリコン膜６を高温雰囲気で酸化し酸化膜11を形
成したものである。
にポリシリコン膜６を高温雰囲気で酸化し酸化膜11を形
成したものである。
〔発明の効果〕 以上のように、本発明によれば、通常の製造工程で印
加される電界により蓄積される電荷により所定の確率で
絶縁破壊を起こすように薄い酸化膜と厚い酸化膜の面積
比を設定しているので、ウェーハプロセスを行うことに
よりシリコン酸化膜の絶縁破壊が生じるかどうかにより
絶縁膜の品質評価やウェーハプロセス中での帯電量が製
品に及ぼす影響、絶縁破壊防止策の効果等を確認でき
る。
加される電界により蓄積される電荷により所定の確率で
絶縁破壊を起こすように薄い酸化膜と厚い酸化膜の面積
比を設定しているので、ウェーハプロセスを行うことに
よりシリコン酸化膜の絶縁破壊が生じるかどうかにより
絶縁膜の品質評価やウェーハプロセス中での帯電量が製
品に及ぼす影響、絶縁破壊防止策の効果等を確認でき
る。
第１図は本発明の第１実施例に係る試験素子の断面図、
第２図は同試験素子の平面図、第３図は本発明の第２実
施例に係る試験素子の断面図、第４図は本発明の第３実
施例に係る試験素子の断面図、第５図は本発明の第４実
施例に係る試験素子の断面図、第６図は本発明の第５実
施例に係る試験素子の断面図、第７図は本発明の第６実
施例に係る試験素子の断面図、第８図は本発明の第７実
施例に係る試験素子の断面図、第９図は第１図及び第２
図に示す構造を有する試験素子に所定の条件でイオン注
入した後にその抵抗率を計測したときのデータを示す曲
線図、第10図は帯電分布を調べるときウェーハ上の試験
素子分布の一例、第11図は従来の容量電荷センサを使っ
た帯電測定ユニットの概略説明図、第12図は同ユニット
の一問題点説明図、第13図は同ユニットの他の問題点説
明図である。 ４……シリコンウェーハ、５……薄い酸化膜、６……厚
い酸化膜、７……ポリシリコン膜、８……キャパシタ。
第２図は同試験素子の平面図、第３図は本発明の第２実
施例に係る試験素子の断面図、第４図は本発明の第３実
施例に係る試験素子の断面図、第５図は本発明の第４実
施例に係る試験素子の断面図、第６図は本発明の第５実
施例に係る試験素子の断面図、第７図は本発明の第６実
施例に係る試験素子の断面図、第８図は本発明の第７実
施例に係る試験素子の断面図、第９図は第１図及び第２
図に示す構造を有する試験素子に所定の条件でイオン注
入した後にその抵抗率を計測したときのデータを示す曲
線図、第10図は帯電分布を調べるときウェーハ上の試験
素子分布の一例、第11図は従来の容量電荷センサを使っ
た帯電測定ユニットの概略説明図、第12図は同ユニット
の一問題点説明図、第13図は同ユニットの他の問題点説
明図である。 ４……シリコンウェーハ、５……薄い酸化膜、６……厚
い酸化膜、７……ポリシリコン膜、８……キャパシタ。
Claims (6)
- 【請求項１】シリコンウェーハと、 該ウェーハ上に形成された薄い酸化膜と、 前記ウェーハ上に形成され、前記薄い酸化膜の周辺部に
位置する厚い酸化膜と、 前記薄い酸化膜と厚い酸化膜の両方の上に形成された電
極と、 この電極の少なくとも一部を覆って形成されたフォトレ
ジスト膜とを備え、 前記電極の第１の領域は、通常の製造工程において印加
される電界により、第１の電極としての前記シリコンウ
ェーハと第２の電極としての前記電極とそれらの間に挟
まれた誘電体としての薄い酸化膜及び厚い酸化膜とによ
って形成されるキャパシタに蓄積された電荷により、前
記薄い酸化膜が前記電界により所定の確率で絶縁破壊を
起こすように、前記薄い酸化膜を覆う前記電極の第２の
領域よりも1000倍以上大きく形成されていることを特徴
とする絶縁破壊試験用評価素子。 - 【請求項２】複数のキャパシタ構造がシリコンウェーハ
上に散在的に形成されたことを特徴とする請求項１記載
の絶縁破壊試験用評価素子。 - 【請求項３】電極は前記酸化膜の上に酸化膜の薄い部分
を露出させるように形成されたことを特徴とする請求項
１に記載の絶縁破壊試験用評価素子。 - 【請求項４】他の酸化膜が前記電極上に形成されている
ことを特徴とする請求項１記載の絶縁破壊試験用評価素
子。 - 【請求項５】前記電極はフォトレジスト膜によって完全
に覆われていることを特徴とする請求項１記載の絶縁破
壊試験用評価素子。 - 【請求項６】前記電極はポリシリコン膜で形成されてい
ることを特徴とする請求項１ないし５のいずれかに記載
の絶縁破壊試験用評価素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2153717A JP2538699B2 (ja) | 1990-06-12 | 1990-06-12 | 絶縁破壊評価用試験素子 |
| KR1019910009589A KR950004591B1 (ko) | 1990-06-12 | 1991-06-11 | 절연 파괴 평가용 시험 소자 |
| US07/713,981 US5179433A (en) | 1990-06-12 | 1991-06-12 | Breakdown evaluating test element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2153717A JP2538699B2 (ja) | 1990-06-12 | 1990-06-12 | 絶縁破壊評価用試験素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0450674A JPH0450674A (ja) | 1992-02-19 |
| JP2538699B2 true JP2538699B2 (ja) | 1996-09-25 |
Family
ID=15568566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2153717A Expired - Lifetime JP2538699B2 (ja) | 1990-06-12 | 1990-06-12 | 絶縁破壊評価用試験素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5179433A (ja) |
| JP (1) | JP2538699B2 (ja) |
| KR (1) | KR950004591B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678909B1 (en) * | 1994-04-20 | 1999-07-14 | STMicroelectronics S.r.l. | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher |
| US5451529A (en) * | 1994-07-05 | 1995-09-19 | Taiwan Semiconductor Manufacturing Company | Method of making a real time ion implantation metal silicide monitor |
| US6271539B1 (en) | 1997-10-14 | 2001-08-07 | American Microsystems, Inc. | Electrical diagnostic technique for silicon plasma-etch induced damage characterization |
| KR100268516B1 (ko) * | 1998-03-02 | 2000-11-01 | 김규현 | 반도체소자의측정용패턴 |
| US6107108A (en) * | 1998-08-14 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Dosage micro uniformity measurement in ion implantation |
| US6259268B1 (en) | 1999-04-02 | 2001-07-10 | National Semiconductor Corporation | Voltage stress testable embedded dual capacitor structure and process for its testing |
| US6888157B1 (en) * | 2001-07-27 | 2005-05-03 | Advanced Micro Devices, Inc. | N-Gate/N-Substrate or P-Gate/P-Substrate capacitor to characterize polysilicon gate depletion evaluation |
| JP2007533133A (ja) * | 2004-04-07 | 2007-11-15 | ティンギ テクノロジーズ プライベート リミテッド | 半導体発光ダイオード上での反射層の作製 |
| JPWO2008081567A1 (ja) * | 2007-01-05 | 2010-04-30 | 信越半導体株式会社 | シリコンウエーハの評価方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
| US4508749A (en) * | 1983-12-27 | 1985-04-02 | International Business Machines Corporation | Patterning of polyimide films with ultraviolet light |
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
| JPS61104633A (ja) * | 1984-10-29 | 1986-05-22 | Nippon Denso Co Ltd | 半導体表面の帯電電荷量測定方法 |
| US4805071A (en) * | 1987-11-30 | 1989-02-14 | Texas Instruments Incorporated | High voltage capacitor for integrated circuits |
| US5006480A (en) * | 1988-08-08 | 1991-04-09 | Hughes Aircraft Company | Metal gate capacitor fabricated with a silicon gate MOS process |
-
1990
- 1990-06-12 JP JP2153717A patent/JP2538699B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-11 KR KR1019910009589A patent/KR950004591B1/ko not_active IP Right Cessation
- 1991-06-12 US US07/713,981 patent/US5179433A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450674A (ja) | 1992-02-19 |
| KR920001666A (ko) | 1992-01-30 |
| US5179433A (en) | 1993-01-12 |
| KR950004591B1 (ko) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678909B1 (en) | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher | |
| US5638006A (en) | Method and apparatus for wafer level prediction of thin oxide reliability using differentially sized gate-like antennae | |
| EP0309956B1 (en) | Method of testing semiconductor elements and apparatus for testing the same | |
| JP2538699B2 (ja) | 絶縁破壊評価用試験素子 | |
| JP2004500707A (ja) | コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法 | |
| US6576922B1 (en) | Ferroelectric capacitor plasma charging monitor | |
| US5874309A (en) | Method for monitoring metal corrosion on integrated circuit wafers | |
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| KR970003725B1 (ko) | 반도체상의 게이트 산화물의 테스트 방법 | |
| US5391502A (en) | Per-wafer method for globally stressing gate oxide during device fabrication | |
| US3377852A (en) | Device for testing yarns | |
| US6943427B2 (en) | Semiconductor device for charge-up damage evaluation and charge-up damage evaluation method | |
| JP2001305194A (ja) | 半導体装置およびそのショート欠陥箇所の検出方法 | |
| JP4479344B2 (ja) | Ｓｏｉ基板のゲート酸化膜の評価方法 | |
| KR100448529B1 (ko) | 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법 | |
| JPH036661B2 (ja) | ||
| TWI714494B (zh) | 淺溝渠隔離結構中的針狀缺陷的監測方法 | |
| JPH03132052A (ja) | Ｍｉｓ界面評価法及び装置 | |
| Comizzoli | Investigation of Surface Ion Failure Mechanisms by Corona Discharge | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| SU1755218A1 (ru) | Способ контрол зар довой стабильности структур диэлектрик-полупроводник с приповерхностным @ - @ -переходом | |
| CN1380689A (zh) | 可靠度测试装置及其测试方法 | |
| JPH0587789B2 (ja) | ||
| JP2007123648A (ja) | イオン注入量分布評価用ウエハ | |
| JP2004031465A (ja) | 損傷評価用ウエハ及びウエハ損傷評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |