KR950006343B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950006343B1
KR950006343B1 KR1019920008292A KR920008292A KR950006343B1 KR 950006343 B1 KR950006343 B1 KR 950006343B1 KR 1019920008292 A KR1019920008292 A KR 1019920008292A KR 920008292 A KR920008292 A KR 920008292A KR 950006343 B1 KR950006343 B1 KR 950006343B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
insulator
manufacturing
melting point
Prior art date
Application number
KR1019920008292A
Other languages
English (en)
Other versions
KR930024103A (ko
Inventor
전영권
이창재
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019920008292A priority Critical patent/KR950006343B1/ko
Priority to TW082101112A priority patent/TW331018B/zh
Priority to US08/033,043 priority patent/US5397743A/en
Priority to DE4311509A priority patent/DE4311509C2/de
Priority to JP5136960A priority patent/JPH0653326A/ja
Publication of KR930024103A publication Critical patent/KR930024103A/ko
Application granted granted Critical
Publication of KR950006343B1 publication Critical patent/KR950006343B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1도는 종래의 반도체 장치를 나타낸 단면도.
제2도는 제1도의 평면도.
제3도는 종래의 금속적층막을 이용한 다층배선 제조를 나타낸 공정단면도.
제4도는 제3d도의 사시도.
제5도는 본 발명의 다층배선 제조를 나타낸 공정단면도.
제6도는 제5h도의 사시도.
제7도와 제8도는 본 발명의 다른 두실시예를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
51 : 기판 52 : 제1절연체층
53 : 제1도전체층 54 : 제2절연체층
55 : 접촉구멍 56 : 고융점 도전체층
57 : 제3절연체층 58 : 제4절연체층
59 : 제2도전체층 60 : 측벽
61 : 평탄화용 절연체
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 다층배선층 사이의 접속기둥을 형성하는 방법에 관한 것이다.
종래의 반도체 장치는 제1도와 같이 소자 영역을 전기적으로 분리하기위해 소자 격리 영역으로써 기판(1) 위에 필드산화막(2)을 성장하고, 필드산화막(2)위에 A1을 패터닝하여 제1배선층(3)을 형성한 후 전표면에 CVD법으로 층간 절연막(4)을 형성하고, 층간절연막(4)의 일부를 제거하여 접촉구멍(5)을 형성한다.
다음, 전표면에 스퍼터링법으로 A1을 증착한 후 패터닝하여 상기 제1배선층(3)과 선택적으로 연결되는 제2배선층(6)을 형성한다.
그러나, 이와같은 종래의 기술은 접촉구멍(5) 영역에 스퍼터링법으로 형성되는 A1막의 단차 피복성(Step Coverage)이 얇기 때문에 이부분은 통전이 전류 밀도가 높아지므로 단선이 발생하게 되어 장치의 신뢰성이 저하되는 문제가 발생한다.
또한, 제2도와 같이 접촉구멍(5) 주위에 프린지(fringe)(7)를 형성해야 하므로 각 2배선층(6)의 간격이 작아지는 결점이 있다.
이와같은 결점을 해결하기 위한 종래의 금속 적층막을 이용한 디층배선 제조공정을 제3도에서 보면 먼저, (A)와 같이 소자영역을 격리하기 위한 실리콘기판(31)위에 필드산화막(32)을 설장하고 필드산화막(32)전표면에 차례로 A1과 W을 증착하여 차례로 제1배선층(33)과 피막층(34)을 형성한다.
이어서, (B)와 같이 반응성 이온 식각법(RIE법)으로 상기 제1배선층(33)과 피막층(34)을 패터닝하고 (C)와 같이 제1배선층(33)과 접속기둥이 형성될 피막층(34)의 표면에 선택적으로 감광막(35)을 형성한 후(D)와 같이 상기 감광막(35)을 마스크로 하여 노출된 피막층(34)을 반응성 이온 식각법으로 제거하고 감광막(35)을 제거하므로써 제1배선층(33)위에 피막층(34)으로된 접속기둥을 형성한다.
다음, (E)와 같이 전표면이 도포되도록 석영타게트(SiO2)를 사용한 바이어스 스퍼터링법으로 층간절연막(36)을 형성한다.
이때, Ar의 스퍼터링이 동시에 발생하므로 접속기둥 상부에 얇은 SiO2막이 형성되면서 전표면은 도포되는데, 접속기둥 상부는 Ar 스퍼터링에 의해 일부 제거되어 양측 모서리가 경사진다.
그리고, 접속기둥의 표면이 노추리되도록 접속기둥 표면의 SiO2막을 제거한 후(F)와 같이 전표면에 A1을 증착하여 제2배선층(37)을 형성하므로써 피막층(34)을 통해 제1배선층(33)과 제2배선층(37)이 접속된다.
그러나, 이와같은 종래의 기술에 있어서는 제3b도와 같이 반응성 이온식각법으로 A1과 W를 패터닝할 때, W식각시 CF4또는 SF0가스를 포함하는 가스를 사용해야하고 A1식각시는 Cl2가스를 포함하는 가스를 사용해야하므로 즉, 식각가스를 교체해야 하는 불편함이 있으며 상기 식각가스 교체기가 정확하지 않으면 배선막의 형상의 불규칙하게 된다.
또한, 제3c도와 같이 감광막(35)을 마스크로 하여 제3d도를 사시도로 나타낸(제4도)와 같이 W을 식각할 때 제1배선층(33) 표면이 손상되며 W일부는 식각 과정을 두 번 거치게 되므로 식각 잔유물이 남게 되는 결점이 있다.
본 발명은 이와같은 종래의 결점을 감안하여 안출한 것으로, 제조공정을 단순화시키면서도 신뢰성있는 다층 배선을 실현할 수 있는 반도체 장치의 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제5도는 본 발명의 다층배선 제조를 나타낸 것으로 먼저, (A)와 같이 기판(실리콘)(51)위에 소자영역을 격리시키기 위해 제1절연체층(산화막)(52)을 형성하고 제1절연체층(52) 전표면에 스퍼터링법으로 0.4㎛~0.8㎛의 두께를 갖도록 Al을 증착하여 제1도전체층(53)을 형성한 후(B)와 같이 감고아막을 마스크로 하여 이방성 건식식각법으로 제1도전체층(53)을 패터닝하므로써 제1배선층을 형성한다.
또한, (C)와 같이 전표면에 CVD법으로 두께가 0.5㎛ 이하로 되도록 절연체를 도포하므로써 제2절연체층(54)을 형성하고 (D)와 같이 접속기둥이 될 영역의 제2절연체층(54)을 제거하여 접촉구멍(55)을 형성한 후 전표면에 스퍼터링법으로 접속 배선막용 고융점 도전체(고융점 금속 실리사이드, 알루미늄합금)를 중착하여 고융점 도전체층(56)을 형성한다.
다음, (E)와 같이 사진 식각법으로 접속기둥이 될 영역을 제외한 고융점 도전체층(56)을 제거하여 접속기둥을 형성하고(F)와 같이 전표면에 CVD법으로 절연체를 증착하여 제3절연체층(57)을 형성한 후 전표면에 상압 O3-TEOS법으로 산화막이나 폴리이미드등 평탄화용 절연체를 도포하여 평탄화하므로서 제4절연체층(58)을 형성한다. 이어서, (G)와 같이 접속기둥의 표면이 노출되도롤 CF4나 CHF3가스를 이용하여 에치백하고 (H)와 같이 전표면에 스퍼터링법으로 A1합금을 증착 및 패터닝하므로써 접속기둥을 통해 제1도전체층(53)과 접촉되는 제2도전체층(59)을 형성하므로 제2배선층을 형성한다.
이와같은 본 발명은 제2절연체층(54)의 두께를 0.5㎛ 이하로하므로 접속기둥 형성시 접촉구멍(55)의 단차 피복성이 양호하고 제6도와 같이 고융점 도전체층(56)의 물질로 A1합금을 사용하면 제1배선층, 접속기둥, 제2배선층이 모두 A1합금으로 형성되므로 단일 장비로 공정을 진행할 수 있다.
그리고, 다른 두실시예를 보면 먼저, 제7도와 같이 제5d도의 고융점 도전체층(56)을 그융점 이하의 온도에서 불활성 가스나 H2를 포함하는 가스 분위기로 열처리하여 고융점 도전체층(56)을 평탄화한다.
또한, 제8도와 같이 제3절연체층(57) 표면 부근의 공극을 방지하기 위해 제5f도의 제3절연체층(57) 전표면에 절연체를 CVD법으로 증착한 후 이방성 건식 식각하여 측벽(60)을 형성하고 전표면에 평탄화용 절연체(61)을 도포하여 평탄화한다.
이와같이 본 발명은 제1배선층 공정이후 바로 접속기둥을 형성하므로 공정이 단순해지며 제1배선층, 접속기둥, 제2배선층을 단일 장비로 형성할 수 있으므로 공정의 효율성이 극대화되는 효과가 있다.

Claims (11)

  1. 기판위에 차례로 제1절연체층, 제1도전체층을 형성하고 제1도전체층을 선택적으로 제거하여 제1배선층을 형성하는 공정과, 전표면에 제2절연체층을 형성하고 선택적으로 제거하여 접촉구멍을 형성한 후 접촉구멍이 도포되도록 고융점 반도체층을 증착하여 접속기둥을 형성하는 공정과, 전표면에 차례로 제3절연체층, 제4절연체층을 형성하고 제4절연체층을 평탄화한 후 고융점 반도체층의 표면이 노출되도록 에치백하고 전표면에 제2도전체층을 증착하여 제2배선층을 형성하는 공정을 차례로 실시하여 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 제1절연체층으로 산화막을 성장시켜 사용함을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 제2도전체층으로 A1을 사용함을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 제2절연체층의 두께는 0.5㎛ 이하가 되도록함을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 고융점 도전체층으로 고융점 금속 실리사이드를 사용함을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 고융점 도전체층으로 A1합금을 사용함을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 제4절연체층으로 산화막을 사용함을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서, 제4절연체층으로 폴리이미드를 사용함을 특징으로 하는 반도체 장치의 제조방법.
  9. 제1항에 있어서, 고융점 반도체층은 고융점 도전체층 이하의 온도에서 불활성 가스 분위기로 열처리하여 평탄화됨을 특징으로 하는 반도체 장치의 제조방법.
  10. 제1항에 있어서, 고융점 도전체층은 고융점 도전체층 이하의 온도에서 H2를 포함하는 가스 분위기로 열처리하여 평탄화됨을 특징으로 하는 반도체 장치의 제조방법.
  11. 제1항에 있어서, 제3절연체층에 측벽을 형성한 후 에치백함을 특징으로 하는 반도체 장치의 제조방법.
KR1019920008292A 1992-05-16 1992-05-16 반도체 장치의 제조방법 KR950006343B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920008292A KR950006343B1 (ko) 1992-05-16 1992-05-16 반도체 장치의 제조방법
TW082101112A TW331018B (en) 1992-05-16 1993-02-17 Method of fabricating semiconductor devices
US08/033,043 US5397743A (en) 1992-05-16 1993-03-18 Method of making a semiconductor device
DE4311509A DE4311509C2 (de) 1992-05-16 1993-04-07 Verfahren zum Herstellen eines Halbleiterbauelements
JP5136960A JPH0653326A (ja) 1992-05-16 1993-05-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920008292A KR950006343B1 (ko) 1992-05-16 1992-05-16 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930024103A KR930024103A (ko) 1993-12-21
KR950006343B1 true KR950006343B1 (ko) 1995-06-14

Family

ID=19333176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008292A KR950006343B1 (ko) 1992-05-16 1992-05-16 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US5397743A (ko)
JP (1) JPH0653326A (ko)
KR (1) KR950006343B1 (ko)
DE (1) DE4311509C2 (ko)
TW (1) TW331018B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140646B1 (ko) * 1994-01-12 1998-07-15 문정환 반도체장치의 제조방법
US5597764A (en) * 1996-07-15 1997-01-28 Vanguard International Semiconductor Corporation Method of contact formation and planarization for semiconductor processes
US6054340A (en) * 1997-06-06 2000-04-25 Motorola, Inc. Method for forming a cavity capable of accessing deep fuse structures and device containing the same
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345040A1 (de) * 1983-12-13 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
JPS61280638A (ja) * 1985-06-06 1986-12-11 Toshiba Corp 半導体装置の製造方法
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
US4839311A (en) * 1987-08-14 1989-06-13 National Semiconductor Corporation Etch back detection
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
US4894351A (en) * 1988-02-16 1990-01-16 Sprague Electric Company Method for making a silicon IC with planar double layer metal conductors system
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US5006485A (en) * 1988-12-09 1991-04-09 U.S. Philips Corporation Method of manufacturing an intergrated circuit including steps for forming interconnections between patterns formed at different levels
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH04127452A (ja) * 1989-06-30 1992-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
JPH04123458A (ja) * 1990-09-14 1992-04-23 Mitsubishi Electric Corp 半導体装置の製造方法
DE4135810C2 (de) * 1990-10-30 2000-04-13 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
US5106779A (en) * 1990-12-06 1992-04-21 Micron Technology, Inc. Method for widening the laser planarization process window for metalized films on semiconductor wafers
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH0653326A (ja) 1994-02-25
KR930024103A (ko) 1993-12-21
DE4311509A1 (de) 1993-11-18
TW331018B (en) 1998-05-01
US5397743A (en) 1995-03-14
DE4311509C2 (de) 1996-04-04

Similar Documents

Publication Publication Date Title
JP2785768B2 (ja) 半導体装置の製造方法
KR20000018646A (ko) 반도체 소자의 다층 배선 형성방법
KR950006343B1 (ko) 반도체 장치의 제조방법
JP2537467B2 (ja) 半導体装置の製造方法
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
US20010039114A1 (en) Method Of Forming Contact Or Wiring In Semiconductor Device
JP2768294B2 (ja) 半導体装置の製造方法
JP3130726B2 (ja) 半導体装置及びその製造方法
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR100435262B1 (ko) 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법
JPH05226475A (ja) 半導体装置の製造方法
JPH0856024A (ja) 集積回路の製造方法
JPS63258043A (ja) 半導体装置の製造方法
KR950002954B1 (ko) 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법
KR950000850B1 (ko) 반도체 장치의 제조방법
JPS62118539A (ja) 多層配線の形成方法
JP2937675B2 (ja) 半導体装置の製造方法
JPH0927547A (ja) 半導体素子の多層配線及び形成方法
JP2000003883A (ja) 半導体装置の製造方法
KR100390892B1 (ko) 반도체 소자의 제조방법
JPS5895839A (ja) 半導体装置の製造方法
JP3191769B2 (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPH04152526A (ja) 半導体素子の製造方法
JPH09172075A (ja) 半導体装置の多層配線における層間接続孔の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100524

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee