DE4135810C2 - Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung - Google Patents

Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung

Info

Publication number
DE4135810C2
DE4135810C2 DE4135810A DE4135810A DE4135810C2 DE 4135810 C2 DE4135810 C2 DE 4135810C2 DE 4135810 A DE4135810 A DE 4135810A DE 4135810 A DE4135810 A DE 4135810A DE 4135810 C2 DE4135810 C2 DE 4135810C2
Authority
DE
Germany
Prior art keywords
oxide layer
silicon oxide
layer
atmospheric pressure
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4135810A
Other languages
English (en)
Other versions
DE4135810A1 (de
Inventor
Masazumi Matsuura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2294423A external-priority patent/JP2640174B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE4143592A priority Critical patent/DE4143592C2/de
Priority claimed from DE4143592A external-priority patent/DE4143592C2/de
Publication of DE4135810A1 publication Critical patent/DE4135810A1/de
Application granted granted Critical
Publication of DE4135810C2 publication Critical patent/DE4135810C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung, die einen Zwischenschichtisolierfilm mit besserer Bruchbeständig­ keit und Isolation enthält. Die Erfindung bezieht sich weiter auf ein Verfahren zur Herstellung einer solchen Einrichtung.
In den letzten Jahren wird auf dem Gebiete der Herstellung hochin­ tegrierter Schaltungseinrichtungen (in folgenden als LSI-Einrich­ tungen bezeichnet) die Massenproduktion von 4Mbit-DRAM in vollem Umfang durchgeführt. Die Miniaturisierung von LSI-Einrichtungen erfordert die Verkleinerung der Breite von Verbindungen, Verbin­ dungszwischenräumen etc., was zu einem Anwachsen der auf der Ober­ fläche eines Substrates gebildeten Stufen führt. Das Anwachsen von auf der Oberfläche des Substrates gebildeten Stufen führt zu den folgenden Problemen: Wie Fig. 7 zeigt, ist auf einem Substrat 51 ein erstes Verbin­ dungsmuster 52 angeordnet. Das erste Verbindungsmuster 52 hat eine Anzahl von Stufenabschnitten 52a. Ein Zwischenschichtisolierfilm ist so angeordnet, daß er das erste Verbindungsmuster 52 bedeckt.
Infolge der gestuften Abschnitte 52a des ersten Verbindungsmusters 52 weist die Oberfläche des Zwischenschichtisolierfilms 53 eine unebene Gestalt auf. Die Bildung eines zweiten Verbindungsmusters 54 auf der uneben geformten Oberfläche des Zwischenschichtisolier­ films 53 gibt Anlaß zur Bildung eines dünnen Abschnittes 54a im zweiten Verbindungsmuster 54. Der dünne Abschnitt kann zu einer Unterbrechung führen. Außerdem schreitet bei der Bildung der zwei­ ten Verbindungsschicht 54 die Musterbildung nicht auf genaue Weise fort, wenn die Oberfläche des Zwischenschichtisolierfilms 53 un­ eben geformt ist. Infolgedessen gibt es Überreste des das Verbin­ dungsmuster bildenden Materials in anderen Flächen als beabsich­ tigt, was zu Kurzschlüssen führt.
Es wurden verschiedene Einebnungsverfahren vorgeschlagen, um Zwi­ schenschichtisolierfilme einzuebnen und dieses Problem zu lösen. Bis jetzt wurde jedoch kein hinreichend effektiver und effizienter Prozeß gefunden.
Die Fig. 6A-6C sind Querschnittsdarstellungen, die ein her­ kömmliches Verfahren einer Einebnungstechnik zum Einebnen von Zwischenschichtisolierfilmen zeigen (Kenzo Matsada, Keizo Sa­ kiyama, "A planar technique for Submicron Device", Semicon News, Juni 1989, pp. 62-67).
Wie Fig. 6A zeigt, hat ein Halbleitersubstrat 1 ein abgestuftes Muster 2. Eine Siliziumoxidschicht 3 (im folgenden als Plasma- Oxidschicht 3 bezeichnet) ist durch plasmachemische Gasphasenabscheidung (im folgenden als Plasma-CVD bezeichnet) so gebildet, daß sie die Oberfläche des gestuften Musters 2 bedeckt. Die Dicke der Plasma-Oxidschicht 3 liegt zwischen 0,1 und 0,3 µm. Die Plasma-Oxidschicht 3 wird unter Verwendung von Silan (SiH4)/Stickoxid (N2O) oder Tetraethyl-Orthosilikat (TEOS)/Sauerstoff (O2) als Materialgas gebildet. Die Plasma-Oxid­ schicht 3 ist im Isolationsvermögen und der Bruch(Riß)-beständig­ keit überlegen, aber hinsichtlich der Ausfül­ lung von Vertiefungen unterlegen.
Wie Fig. 6B zeigt, wird eine Siliziumoxidschicht 4 (im folgenden als Atmosphärendruck-TEOS-Oxidschicht 4 bezeichnet) mittels Atmo­ sphärendruck-CVD unter Nutzung von TEOS/Ozon (O3) abgeschieden, um das gestufte Muster 2 zu bedecken und die Vertiefungen des ge­ stuften Musters 2 auszufüllen. Die Atmospärendruck-TEOS-Oxid­ schicht 4 hat eine Dicke im Bereich von etwa 0,6-0,8 µm an der Stufe 2a des abgestuften Musters 2. Die Plasma-Oxidschicht 3 zu­ sammen mit der Atmosphärendruck-TEOS-Oxidschicht 4 haben etwa eine Schichtdicke von 0,9 µm.
Wie Fig. 6C zeigt, wird auf die Atmosphärendruck-TEOS-Oxidschicht 4 eine aufgeschleuderte Glasschicht 5 (im folgenden als SOG- Schicht 5 bezeichnet) aufgebracht, um die Vertiefung 4a, die auf der Oberfläche der Atmosphärendruck-TEOS-Oxidschicht 4 existiert, ausfüllen und die Atmosphärendruck-TEOS-Oxidschicht 4 zu bedecken, und danach wird ein Temperschritt ausgeführt. Danach wird die SOG- Schicht 5 auf eine solche Weise geätzt, daß die SOG-Schicht 5 nur in der Vertiefung 4a der Atmosphärendruck-TEOS-Oxidschicht 4 üb­ rigbleibt. Auf diese Weise wird ein aus drei Schichten aufgebauter Zwischenschichtisolierfilm 24 auf dem Halbleitersubstrat 1 gebil­ det.
Das Verfahren zur Herstellung eines herkömmlichen Zwischenschicht­ isolierfilms ist wie oben beschrieben aufgebaut. Die durch dieses Verfahren gebildete Plasma-Oxidschicht 3 ist der Atmosphärendruck- TEOS-Oxidschicht bezüglich des Isolationsvermögens und der Bruch­ festigkeit überlegen. Die Plasma-Oxidschicht 3 neigt nicht dazu, ihre Schichtcharakteristiken durch Wärmebehandlung zu verändern. Trotz des Unterschiedes der Schrumpfungsfaktoren zwischen dem ge­ stuften Muster 2 (einer Aluminiumverbindung, die eine unterlie­ gende Stufe darstellt) und der Atmosphärendruck-TEOS-Oxidschicht können Brüche (Risse) in der Atmosphärendruck-TEOS-Oxidschicht 4 durch Verwendung der Plasma-Oxidschicht 3 als Unterlagenschicht für die Atmosphärendruck-TEOS-Oxidschicht 4 verhindert werden.
Die Atmosphärendruck-TEOS-Oxidschicht 4 ist bezüglich der Stufen­ bedeckung und der Ausfüllung von Vertiefungen hervorragend. Die Atmosphärendruck-TEOS-Oxidschicht 4 füllt sehr kleine Gräben voll­ ständig aus, die Lücken erzeugen können, wenn die Plasma-Oxid­ schicht 3 verwendet wird.
Weder die Plasma-Oxidschicht 3 noch die Atmosphärendruck-TEOS- Oxidschicht 4 sind unabhängig voneinander als Zwischenschichtiso­ lierfilm geeignet. Die Kombination beider Schichtarten erlaubt es, die Vorteile dieser Schichten zu vereinigen, wodurch ein ausge­ zeichneter Zwischenschichtisolierfilm gebildet wird.
Beim beschriebenen herkömmlichen Beispiel ist, wie Fig. 6C zeigt, der Zwischenschichtisolierfilm in einem breiten Graben 2a nicht eben genug, und daher füllt die SOG-Schicht 5 die Vertiefung 4a der Atmosphärendruck-TEOS-Oxidschicht 4 aus. Die Ebenheit der Oberfläche des Zwischenschichtisolierfilms wird durch Ausfüllen der Vertiefung 4a mit der SOG-Schicht 5 verbessert.
Bei einem auf diese Weise aufgebauten herkömmlichen Zwischen­ schichtisolierfilm werden, wie Fig. 6C zeigt, beim Prozeß des Tem­ perns der zuletzt gebildeten SOG-Schicht 5 oder in einem darauf­ folgenden Wärmebehandlungsschritt in der SOG-Schicht 5 oder in der Atmosphärendruck-TEOS-Oxidschicht 4 infolge der Differenz der Schrumpfungskoeffizienten zwischen der SOG-Schicht 5 und der At­ mosphärendrück-TEOS-Oxidschicht 4 Brüche (Risse) erzeugt. Die in der SOG-Schicht 5 und der Atmosphärendruck-TEOS-Oxidschicht 4 be­ wirken die im folgenden beschriebenen Probleme:
Wie Fig. 8 zeigt, tritt, wenn ein Riß 60 in der SOG-Schicht 5 und TEOS-Oxidschicht 4 gebildet wird, während des Sputterns zur Bil­ dung einer zweiten Al-Verbindung 25 Aluminium in den Riß 60 ein.
Wenn der Riß 60 zu groß ist, wird die zweite Al-Verbindung 25 mit einem unterbrochenen Teil gebildet, wie in Fig. 8 gezeigt. Entlang des Risses 60 bleibt während des Ätzens der zweiten Al-Verbindung 25 ein Überrest, der Kurzschlüsse verursacht.
Aus den Proceedings of the Fifth International IEEE VLSI Multilevel Interconnection Conference, Santa Clara, 13.6.-14.6.1988, S. 419-425 ist eine Halbleitereinrichtung bekannt, in der auf einer auf einem Halbleitersubstrat gebildeten Oberfläche eines stufenförmigen Musters eine erste Siliziumoxidschicht durch ein PECVD-Verfahren aufgebracht wird. Eine zweite Siliziumoxidschicht wird auf diese durch ein thermisches CVD-Verfahren aufgebracht. Eine dritte Siliziumoxidschicht wird durch ein SOG-Verfahren aufgebracht und eine vierte Siliziumoxidschicht wird in dieser Halbleitereinrichtung durch ein PSG-Verfahren aufgebracht.
Aus Internat. Electron Devices Meeting 1989, S. 669-672 ist es bekannt, Oxidfilme mit einem APCVD-System unter Benutzung von TEOS und Ozon mit einem N2-Träger abzuscheiden, wobei niedrige Temperaturen von 275°C bis 450°C verwendet werden. Dabei zeigt sich, daß das Ozon ein notwendiger Bestandteil ist. Wenn kein Ozon verwendet wird, findet keine Filmbildung statt.
Es ist daher Aufgabe der Erfindung, eine Halbleitereinrichtung mit einem Zwischenschichtisolierfilm bereitzustellen, bei der sich die Eigenschaften des Zwischenschichtisolierfilmes infol­ ge einer Wärmebehandlung nicht verschlechtern. Außerdem soll ein Verfahren zur Herstellung einer solchen Halbleitereinrich­ tung angegeben werden.
Diese Aufgabe wird durch eine Halbleitereinrichtung nach An­ spruch 1 oder ein Verfahren nach Anspruch 6 gelöst.
Bei einer Halbleitereinrichtung entsprechend der vorliegenden Er­ findung enthält ein Zwischenschichtisolierfilm eine erste Silizi­ umoxidschicht mit guter Bruchfestigkeit, um die Oberfläche eines gestuften Musters zu bedecken und eine zweite Siliziumoxidschicht mit guter Stufenbedeckung, die auf die erste Siliziumoxidschicht aufgebracht ist. Weiterhin ist auf der Oberfläche der zweiten Si­ liziumoxidschicht eine dritte Siliziumoxidschicht mit gutem Aus­ füllvermögen für Vertiefungen vorhanden. Eine vierte Siliziumoxid­ schicht ist derart ausgebildet, das sie die zweite Siliziumoxid­ schicht und die dritte Siliziumoxidschicht bedeckt. Ein Zwischen­ schichtisolierfilm mit einer Mehrschichtstruktur aus Siliziumoxid­ schichten mit unterschiedlichen Charakteristiken, wie oben be­ schrieben, verbindet die durch die entsprechenden Siliziumoxid­ schichten gegebenen Vorteile miteinander. Im Ergebnis wird die Oberfläche des Zwischenschichtisolierfilm eingeebnet, und der Zwi­ schenschichtisolierfilm weist eine hervorragende Bruchfestigkeit auf.
Bei einem Verfahren zur Herstellung einer Halbleitereinrichtung nach einem weiteren Aspekt der Erfindung bedeckt eine erste Sili­ ziumoxidschicht mit hoher Bruchfestigkeit die Oberfläche eines ab­ gestuften Musters. Dann wird eine zweite Siliziumoxidschicht mit guter Stufenbedeckung so über die erste Siliziumoxidschicht abge­ schieden, daß die Vertiefungen des abgestuften Musters augefüllt werden und das abgestufte Muster bedeckt wird.
Dann wird die zweite Siliziumoxidschicht geätzt, um eine vorbe­ stimmte Dicke zu erreichen. Die zweite Siliziumoxidschicht ist ei­ nerseits infolge ihrer ausgezeichneten Stufenbedeckung vorteil­ haft, aber andererseits infolge ihrer geringen Bruchfestigkeit von Nachteil. Das erwähnte Ätzen erlaubt es, die Dicke der zweiten Si­ liziumoxidschicht gering zu machen, so daß ihr Nachteil so weit wie möglich unterdrückt werden kann.
Nachfolgend füllt eine dritte Siliziumoxidschicht, die ein gutes Ausfüllvermögen für Vertiefungen aufweist, die auf der Oberfläche der zweiten Siliziumoxidschicht bestehenden Vertiefungen aus. Die Oberfläche der erhaltenen Schichtstruktur wird damit eingeebnet.
Dann wird eine vierte Siliziumoxidschicht auf der Oberfläche der eingeebneten Schichtstruktur gebildet.
Wenn er auf die beschriebene Weise gebildet wird, weist der Zwi­ schenschichtisolierfilm eine eingeebnete Oberfläche und eine her­ vorragende Bruchfestigkeit auf.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben. Es folgt die Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung einer Halbleitereinrichtung nach einer Ausführungsform,
Fig. 2A-2F Querschnittsdarstellungen, die ein Herstellungsver­ fahren für die in Fig. 1 gezeigte Halbleitereinrichtung zeigen,
Fig. 3 eine schematische Darstellung, die zeigt, wie durch Atmo­ sphärendruck-CVD unter Nutzung von TEOS/O3 eine Silizi­ umoxidschicht gebildet wird,
Fig. 4A eine Darstellung, die den chemischen Aufbau einer TEOS- Oxidschicht, die durch Niederdruck-CVD gebildet ist, zeigt,
Fig. 4B eine Darstellung, die die chemische Struktur einer TEOS- Oxidschicht, die durch Atmosphärendruck-CVD gebildet ist, zeigt,
Fig. 5 eine graphische Darstellung, die einen Vergleich der Leck­ ströme zwischen einer Atmosphärendruck-CVD-TEOS-Oxid­ schicht und einer Niederdruck-CVD-TEOS-Oxidschicht zeigt,
Fig. 6A-6C Querschnittsdarstellungen, die ein herkömmliches Ver­ fahren zur Herstellung eines Zwischenschichtisolierfilms zeigen,
Fig. 7 eine Darstellung zur Verdeutlichung der mit der Bildung eines zweiten Verbindungsmusters auf einem herkömmlichen Zwischenschichtisolierfilm mit nicht eingeebneter Ober­ fläche verbundenen Probleme und
Fig. 8 eine Darstellung zur Verdeutlichung der mit der Bildung einer zweiten Al-Verbindung auf einem herkömmlichen Zwi­ schenschichtisolierfilm mit durch eine SOG-Schicht ein­ geebneter Oberfläche verbundenen Probleme.
Im folgenden wird eine Beschreibung der bevorzugten Ausführungs­ formen in Verbindung mit den Abbildungen gegeben. Fig. 1 ist eine Querschnittsdarstellung, die eine Halbleitereinrichtung zeigt.
Ein Transistor 20 ist auf einem Halbleitersubstrat 11 (einem Sili­ ziumhalbleitersubstrat) gebildet. Eine Isolierschicht 12 ist so gebildet, daß sie den Transistor 20 bedeckt. In der Isolierschicht 12 ist eine Bitleitung 21 angeordnet. Ein Kontaktloch 12a, das eine Verbindung 22 des Halbleitersubstrates 11 freilegt, ist in der Isolierschicht 12 gebildet. Ein abgestuftes Muster 13 aus einer ersten Al-Verbindung ist auf dem Zwischenschichtisolier­ film 12 gebildet. Das abgestufte Muster 13 ist teilweise im Kon­ taktloch 12a vergraben, so daß es mit der Verbindung 22 des Halbleitersubstrates 11 verknüpft ist. Die erste Al-Verbindung dient der Verbindung der Bitleitungen.
Eine erste Siliziumoxidschicht 15 (im folgenden als Plasma-Oxid­ schicht 15 bezeichnet) mit hoher Bruchfestigkeit ist auf dem Halbleitersubstrat 11 so gebildet, daß sie die Oberfläche des gestuften Musters 13 bedeckt. Die Plasma-Oxidschicht 15 ist durch Plasma-CVD unter Verwendung von SiH4/N2O oder TEOS/O2 als Materialgas gebildet, was später im einzelnen beschrieben wird. Die Dicke der Plasma-Oxidschicht 15 liegt etwa im Bereich von 0,1-0,2 µm. Eine durch Plasma-CVD gebildete Siliziumoxidschicht weist wenig SiOH-Bindungen auf und hat eine hervorragende Isola­ tionswirkung und Bruchfestigkeit.
Eine zweite Siliziumoxidschicht 16 (im folgenden als Atmosphä­ rendruck-TEOS-Oxidschicht 16 bezeichnet) mit guter Stufenbedec­ kung ist auf der Plasma-Oxidschicht 15 so angeordnet, daß sie Vertiefungen 15a, die in deren Oberfläche existieren, ausfüllt und das abgestufte Muster 13 bedeckt. Die Atmosphärendruck-TEOS- Oxidschicht 16 ist - wie später ausgeführt wird - durch Atmo­ sphärendruck-CVD unter Nutzung von TEOS von Ozon gebildet. Die Dicke (t2) der Atmosphärendruck-TEOS-Oxidschicht 16 ist geringer als 0,2 µm auf dem Muster 13. Eine durch Atmosphärendruck-CVD ge­ bildete Siliziumoxidschicht enthält mehr SiOH-Bindungen als die Plasma-Oxidschicht 15 und ist - wie später beschrieben wird - dieser in Bezug auf die Stufenbedeckung ebenso wie bezüglich der Ausfüllung von Vertiefungen überlegen. Die Siliziumoxidschicht ist jedoch infolge ihrer Unterlegenheit bezüglich des Isolati­ onsvermögens und der Bruchfestigkeit nachteilig. Wenn jedoch die Schichtdicke t2 nicht größer als 0,2 µm ist, fällt ihre Unterle­ genheit bezüglich der Bruchfestigkeit nicht ins Gewicht.
Eine Siliziumoxidschicht 17 (im folgenden als SOG-Schicht 17 be­ zeichnet) mit gutem Füllvermögen ist in einer der Einbuchtungen 16a ausgebildet, die auf der Oberfläche der Atmosphärendruck- TEOS-Oxidschicht 16 existieren, um die Oberfläche der Atmosphä­ rendruck-TEOS-Oxidschicht 16 einzuebnen. Die SOG-Schicht 17 hat mehr SiOH-Bindungen, als die Atmosphärendruck-TEOS-Oxidschicht 16 und weist ein gutes Ausfüllvermögen für Vertiefungen auf.
Eine vierte Siliziumoxidschicht 18 ist derart gebildet, daß sie die Oberfläche der SOG-Schicht 17 und der Atmosphärendruck-TEOS- Oxidschicht 16 bedeckt und die gesamte Schichtdicke etwa 0,9 µm beträgt. Die vierte Siliziumoxidschicht wird vorzugsweise durch Plasma-CVD gebildet, sie kann aber auch durch Atmosphären-CVD unter Nutzung von TEOS/O3-Gas gebildet werden.
Da der Zwischenschichtisolierfilm 24 aus einer Schichtstruktur aufeinandergeschichteter Siliziumoxidfilme (15, 16, 17, 18) mit unterschiedlichen Charakteristiken besteht, vereint er die Vor­ teile der entsprechenden Siliziumoxidschichten miteinander. Im Ergebnis dessen ist die Oberfläche des Zwischenschichtisolier­ films 24 eingeebnet, und der erhaltene Zwischenschichtisolier­ film 24 weist eine ausgezeichnete Bruchfestigkeit und hohes Iso­ lationsvermögen auf. Eine zweite Al-Verbindung 25 ist auf dem Zwischenschichtisolierfilm 24 gebildet. Die zweite Al-Verbindung 25 ist mit dem abgestuften und konvexen Muster 13, das die erste Al-Verbindung darstellt, verbunden.
Die Fig. 2A-2F sind Querschnittsdarstellungen, die ein Her­ stellungsverfahren für die in Fig. 1 gezeigte Halbleitereinrich­ tung verdeutlichen.
Unter Bezugnahme auf Fig. 2A wird auf einem Halbleitersubstrat 11, auf dem (nicht gezeigte) Elemente gebildet sind, eine Iso­ lierschicht 12 gebildet. Die Isolierschicht 12 ist mit einem Kontaktloch 12a zum Freilegen einer Verbindungsstelle 22 auf dem Halbleitersubstrat 11 versehen. Über der gesamten Oberfläche des Halbleitersubstrates 11 wird ein Sputterprozeß ausgeführt und eine Aluminiumschicht abgeschieden. Die Aluminiumschicht wird in eine vorbestimmte Form strukturiert und damit das abgestufte Mu­ ster 13 gebildet. Eine Plasma-Oxidschicht 15 wird so gebildet, daß sie die Oberfläche des abgestuften Musters 13 bedeckt. Die Plasma-Oxidschicht 15 wird unter Nutzung von SiH4/N2O-Gas oder TEOS/O2-Gas als Materialgas bei einer Temperatur im Bereich von etwa 300-400 C° unter einem Druck im Bereich von etwa 0,13-­ 13 mbar abgeschieden, bis die Schichtdicke 0,1-0,2 µm erreicht hat.
Wie Fig. 2B zeigt, wird über der gesamten Oberfläche des Halb­ leitersubstrates 11 mittels CVD eine Atmosphärendruck-TEOS-Oxid­ schicht 16 unter Nutzung von TEOS und Ozon bei einer Temperatur im Bereich von 350-450°C unter Atmosphärendruck gebildet. Das Verhältnis O3/TEOS ist vorzugsweise größer als 6. Die Atmosphä­ rendruck-TEOS-Oxidschicht 16 wird in der Einbuchtung des abge­ stuften Musters 13 abgeschieden, bis die Schichtdicke (t3) auf dem Muster 13 1,0-1,5 µm erreicht hat.
Im folgenden wird die Ursache dafür beschrieben, daß die Atmo­ sphärendruck-TEOS-Oxidschicht 16 bezüglich der Stufenbedeckung und Ausfüllung von Vertiefungen ausgezeichnete Eigenschaften aufweist.
Fig. 3 ist eine Darstellung, die schematisch verdeutlicht, wie ein Atmospährendruck-TEOS-Oxidfilm durch Atmosphärendruck-CVD unter Nutzung von TEOS und O3 gebildet wird. Bei der Reaktion von TEOS und O3 wird zunächst das Ozon durch Wärme zersetzt und er­ zeugt Sauerstoffradikale. Die Polymerisationsreaktion der Sauer­ stoffradikale und des TEOS findet in der Gasphase statt. Als ein durch die Polymerisationsreaktion erzeugtes Zwischenprodukt ist ein niedermolekulares TEOS-Polymer anzusehen, das aus unverbun­ denen Stücken von TEOS besteht. Die in der Gasphase erzeugten TEOS-Polymere und Sauerstoffradikale werden zur Oberfläche des Halbleitersubstrates mit dem gestuften Muster 13 transportiert, und an der Oberfläche findet eine weitere Polymerisation statt, was zu einer Schichtbildung führt. Die TEOS-Polymere weisen flüssigkeitsähnliche Eigenschaften auf und erreichen Vertie­ fungsabschnitte wie fließendes Wasser. Die Oberfläche nimmt da­ her eine eingeebnete (geglättete) Form an. Dies ist die Ursache dafür, daß die Atmosphärendruck-TEOS-Oxidschicht eine ausge­ zeichnete Stufenbedeckung und Ausfüllung von Vertiefungen zeigt.
Wie Fig. 2C zeigt, wird die Atmosphärendruck-TEOS-Oxidschicht 16 rückgeätzt, bis ihre Schichtdicke (t2) im Stufenabschnitt des ab­ gestuften Musters 13 kleiner als 0,2 µm ist.
Wie Fig. 2D zeigt, wird auf die Atmosphärendruck-TEOS-Oxidschicht 16 eine SOG-Schicht 17 so aufgebracht, daß der auf der Oberfläche der geätzten Atmosphärendruck-TEOS-Oxidschicht 16 vorhandene Ver­ tiefungsabschnitt 16a ausgefüllt wird, und danach wird ein Tempern ausgeführt.
Wie Fig. 2D und 2E zeigen, wird die SOG-Schicht 17 so geätzt, daß die SOG-Schicht 17 nur im Vertiefungsabschnitt 17a verbleibt.
Wie Fig. 2F zeigt, wird auf dem Halbleitersubstrat 11 einschließ­ lich der Atmosphärendruck-TEOS-Oxidschicht 16 und der SOG-Schicht 17 eine Plasma-Oxidschicht 18 gebildet. Die Bildung der Plasma- Oxidschicht 18 wird unter den gleichen Bedingungen vorgenommen, unter denen die Plasma-Oxidschicht 15 entsprechend Fig. 2A gebil­ det wird.
Die Plasma-Oxidschicht 18 wird so abgeschieden, daß die Gesamt- Schichtdicke des Zwischenschichtisolierfilms 24 etwa 0,9 µm wird. Die in Fig. 1 gezeigte Halbleitereinrichtung wird durch Bilden ei­ ner zweiten Al-Verbindung auf dem Zwischenschichtisolierfilm 24 erhalten.
Wie Fig. 2A und 2B zeigen, erlaubt die Bildung der Plasma-Oxid­ schicht 15 zur Bedeckung der Oberfläche des abgestuften Musters eine Unterdrückung der Ausdehnung der Aluminiumverbindung, die das abgestufte Muster 13 darstellt. Auf diese Weise können Brüche (Risse) in der Atmosphärendruck-TEOS-Oxidschicht 16 verhindert werden.
Wie Fig. 2B und 2C zeigen, kann die Atmosphärendruck-TEOS-Oxid­ schicht 16 dicker als herkömmliche Schichten abgeschieden werden, d. h. bis zu einer Dicke zwischen 1,0-1,5 µm (herkömmlich etwa 0,6­ -0,8 µm), da die Atmosphärendruck-TEOS-Oxidschicht 16 später rück­ geätzt wird. Die Oberfläche der Atmosphärendruck-TEOS-Oxidschicht 16 wird daher im Vergleich zu herkömmlichen Schichten noch weiter eingeebnet.
Wie Fig. 2D und 2E zeigen, ist, wenn die SOG-Schicht 17 (nach ih­ rem Tempern) gebildet ist, die Schichtdicke der Atmosphärendruck- TEOS-Oxidschicht 16 geringer als 0,2 µm, so daß in der Atmosphären­ druck-TEOS-Oxidschicht 16 keine Brüche erzeugt werden.
Wie oben beschrieben, ist bei der vorliegenden Ausführungsform das Isolationsvermögen und die Bruchfestigkeit des Zwischenschichtiso­ lierfilms gegenüber herkömmlichen Schichten entscheidend verbes­ sert. Außerdem kann die Dicke einer Atmosphärendruck-TEOS-Oxid­ schicht größer als normal gemacht werden, so daß der Zwischen­ schichtisolierfilm weiter eingeebnet wird.
Obgleich in der beschriebenen Ausführungsform TEOS als organische Siliziumverbindung verwendet wird, ist die vorliegende Erfindung darauf nicht beschränkt und es ist zu beachten, daß ähnliche Ef­ fekte erreicht werden, wenn Tetramethyl-Orthosilikat (TMOS), Te­ trapropyl-Orthosilikat (TPOS) und Polysiloxan-Polymere wie Hexame­ thyl-Disiloxan (HMDS), Octamethyl-Cyclo-Tetrasiloxan (OMCTS) ver­ wendet werden. Obwohl bei der beschriebenen Ausführungsform die organische Siliziumverbindung unabhängig verwendet wird, ist die Erfindung darauf nicht beschränkt, und Trimethylborat (TMB), Tri­ ethylborat (TEB), Tri-n-Propylborat (TnPB), Trimethylphosphat (TMPO) und Trimethylphosphit (TMP) können hinzugefügt werden.
Bei der beschriebenen Ausführungsform ist die Plasma-Oxidschicht als vierte Siliziumoxidschicht gebildet, aber die Erfindung ist darauf nicht beschränkt, und eine Atmosphärendruck-TEOS-Oxid­ schicht oder eine Phosphorglasschicht, die durch Atmosphärendruck- CVD oder Niederdruck-CVD unter Nutzung von SiH4/PH3/O2 etc. als Materialgas erzeugt wird, kann verwendet werden.
Die durch Atmosphärendruck-CVD gebildete TEOS-Oxidschicht ist im Vergleich zu einer mit Niederdruck-CVD erzeugten Schicht in mehreren Punkten überlegen. Im folgenden wird das Ergebnis ei­ nes Vergleichs zwischen beiden Schichten erläutert:
Fig. 4A stellt die chemische Struktur einer TEOS-Oxidschicht, die durch Niederdruck (133 mbar)-CVD erzeugt wurde, dar, und Fig. 4B stellt den chemischen Aufbau einer TEOS-Oxidschicht, die durch At­ mosphärendruck-CVD erzeugt wurde, dar. Wie aus den Abbildungen klar zu ersehen ist, sind bei der Atmosphärendruck-TEOS-Oxid­ schicht weniger SiOH-Bindungen zu beobachten als bei der Nieder­ druck-TEOS-Oxidschicht. Die Atmosphärendruck-TEOS-Oxidschicht hat daher ein Molekularvolumen, welches größer ist als dasjenige der Niederdruck-TEOS-Oxidschicht. Ein durch Atmosphärendruck-CVD er­ zeugtes Polymeres weist eine engere Ähnlichkeit zu einer Flüssig­ keit als ein durch Niederdruck-CVD erzeugtes Polymeres auf. Infol­ gedessen weist, wie Fig. 3 zeigt, ein durch Atmosphärendruck-CVD gebildeter Film im Vergleich mit einem durch Niederdruck-CVD ge­ bildeten überlegene Stufenbedeckung auf.
Außerdem wird ein Vergleich zwischen der Atmosphärendruck-CVD- TEOS-Oxidschicht und der Niederdruck-CVD-TEOS-Oxidschicht bezüg­ lich des Schrumpfungsverhaltens der Schichten durchgeführt. Im Er­ gebnis eines Temperns beider Schichten bei 450°C in einer Stick­ stoffatmosphäre für 30 Minuten wird bei einer Niederdruck-CVD- TEOS-Oxidschicht ein Schrumpfungsfaktor von 20% und bei einer At­ mosphärendruck-CVD-TEOS-Oxidschicht ein Schrumpfungsfaktor von 1% beobachtet.
Bezüglich der Bruchfestigkeit wurden beide Schichten einem Ver­ gleich unterzogen. Das Ergebnis ist in Tabelle 1 angegeben.
Tabelle 1
Wie aus Tabelle 1 deutlich wird, ist die Atmosphärendruck-CVD- TEOS-Oxidschicht bezüglich der Bruch (Riß)-Festigkeit der Nieder­ druck-CVD-TEOS-Oxidschicht überlegen. Eine TEOS-Oxidschicht mit mehr als 1,5 µm Schichtdicke wurde durch Niederdruck-CVD überhaupt nicht erhalten.
Fig. 5 ist eine graphische Darstellung, die die Ergebnisse an bei­ den Schichten bezüglich des Leckstromes zeigt.
Kurve in (1) stellt den Fall der Atmosphärendruck-CVD-TEOS-Oxid­ schicht dar, und Kurve (2) stellt die Niederdruck-CVD-TEOS-Oxid­ schicht dar. Die Atmosphärendruck-CVD-TEOS-Oxidschicht zeigte einen niedrigeren Strom als die Niederdruck-CVD-TEOS-Oxidschicht.
Wie oben beschrieben, weist bei einer Halbleitereinrichtung gemäß der vorliegenden Erfindung ein Zwischenschichtisolierfilm eine Mehrschichtstruktur auf, die aus mehreren Siliziumschichten mit unterschiedlichen Charakteristiken (bezüglich der Ebenheit und des Bruchwiderstandes) besteht, und damit werden die durch die jewei­ lige Siliziumoxidschicht erreichten Vorteile kombiniert. Im Ergeb­ nis wird die Oberfläche des Zwischenschichtisolierfilms eingeeb­ net, und die Schicht weist eine hohe Bruch(Riß-)festigkeit auf.
Zudem wird durch das erfindungsgemäße Verfahren zur Herstellung einer Halbleitereinrichtung ein Zwischenschichtisolierfilm mit ho­ her Bruch(Riß-)festigkeit und ebener Oberfläche erzeugt, und damit kann eine Halbleitereinrichtung mit hoher Zuverlässigkeit herge­ stellt werden.

Claims (10)

1. Halbleitereinrichtung mit:
  • 1. einem Halbleitersubstrat (11);
  • 2. einem auf dem Halbleitersubstrat (11) gebildeten stufen­ förmigen Muster (13) aus leitendem Material; und
  • 3. einem Zwischenschichtisolierfilm (24) mit vier Silizi­ umoxidschichten mit:
    • 1. einer auf dem Halbleitersubstrat (11) gebildeten und die Oberfläche des stufenförmigen Musters (13) bedeckenden ersten Siliziumoxidschicht (15) mit we­ nig SiOH-Bindungen und hoher Bruch- und Rißfestig­ keit;
    • 2. einer auf der Oberfläche der ersten Siliziumoxid­ schicht (15) abgeschiedenen, die Vertiefungen (15a) in der ersten Siliziumoxidschicht (15) ausfüllenden und das stufenförmige Muster (13) mit einer Schichtdicke (t2) von weniger als 0,2 µm auf dem Mu­ ster (13) bedeckenden bei Atmosphärendruck unter Benutzung einer organischen Siliziumverbindung und Ozon hergestellten zweiten Siliziumoxidschicht (16), die mehr SiOH-Bindungen als die erste Silizi­ umoxidschicht (15) und eine sehr gute Stufenbedec­ kung aufweist;
    • 3. einer Vertiefungsabschnitte (16a) auf der Oberflä­ che der zweiten Siliziumoxidschicht (16) ausfül­ lenden und zum Einebnen der Oberfläche der zweiten Siliziumoxidschicht (16) dienenden dritten Silizi­ umoxidschicht (17), die mehr SiOH-Bindungen als die zweite Siliziumoxidschicht (16) und sehr gutes Aus­ füllungsvermögen für Vertiefungen aufweist; und
    • 4. einer auf dem Halbleitersubstrat (11) einschließ­ lich der zweiten und dritten Siliziumoxidschicht (16, 17) gebildeten vierten Siliziumoxidschicht (18) mit einer Dicke derart, daß die Schichtdicke des aus der ersten, zweiten, dritten und vierten Siliziumoxidschicht (15, 16, 17, 18) gebildeten Zwischenschichtisolierfilmes (24) etwa 0,9 µm ist.
2. Halbleitereinrichtung nach Anspruch 1, bei der die erste Siliziumoxidschicht (15) durch plasmachemi­ sche Gasphasenabscheidung gebildet ist, und bei der die dritte Siliziumoxidschicht (17) durch Aufbringen einer aufgeschleuderten Glasschicht gebildet ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der die vierte Siliziumoxidschicht (18) durch plasmachemi­ sche Gasphasenabscheidung, Atmosphärendruck-Gasphasenabschei­ dung unter Nutzung einer organischen Siliziumbindung oder At­ mosphärendruck-Gasphasenabscheidung unter Nutzung von SiH4, PH2 und O2 als Material gebildet ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1-3, bei der die zweite Siliziumoxidschicht (16) Bor oder Phosphor aufweist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, bei der das abgestufte Muster (13) aus einer Aluminium-Verbin­ dung gebildet ist.
6. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
  • a) Bilden eines stufenförmigen Musters (13) aus einem lei­ tenden Material auf einem Halbleitersubstrat (11);
  • b) Bilden einer ersten Siliziumoxidschicht (15) mit wenig SiOH-Bindungen und hoher Bruch- und Rißfestigkeit auf dem Halbleitersubstrat (11), so daß die Oberfläche des stufenförmigen Musters (13) abgedeckt wird;
  • c) Abscheiden einer zweiten Siliziumoxidschicht (16) aus einer organischen Siliziumverbindung und Ozon bei Atmo­ sphärendruck, die mehr SiOH-Bindungen als die erste Siliziumoxidschicht (15) und eine sehr gute Stufenbedec­ kung aufweist, zum Ausfüllen von vertieften Abschnitten (15a) zwischen dem Muster (13) und zum Bedecken des Mu­ sters (13) mit einer Schichtdicke (t3) im Bereich von 1,0 bis 1,5 µm;
  • d) Rückätzen der zweiten Siliziumoxidschicht (16), bis die Schichtdicke (t2) auf dem Muster (13) kleiner als 0,2 µm wird;
  • e) Ausfüllen vertiefter Abschnitte (16a) in der Oberfläche der rückgeätzten zweiten Siliziumoxidschicht (16) mit einer dritten Siliziumoxidschicht (17), die mehr SiOH- Bindungen als die zweite Siliziumoxidschicht (16) und ein sehr gutes Ausfüllungsvermögen für Vertiefungen auf­ weist; und
  • f) Abscheiden einer vierten Siliziumoxidschicht (18) auf dem Halbleitersubstrat (11) einschließlich der zweiten und dritten Siliziumoxidschicht (16, 17), bis die Ge­ samtdicke der ersten, zweiten, dritten und vierten Sili­ ziumoxidschicht (15, 16, 17, 18) etwa 0,9 µm beträgt.
7. Verfahren nach Anspruch 6, bei dem die erste Siliziumoxidschicht (15) durch plasmachemi­ sche Gasphasenabscheidung gebildet wird, und bei dem die dritte Siliziumoxidschicht (17) durch Aufbringen einer aufgeschleuderten Glasschicht auf das Halbleitersubstrat (11) gebildet wird.
8. Verfahren nach Anspruch 6 oder 7, bei dem zum Abscheiden der zweiten Siliziumoxidschicht (16) als organische Siliziumverbindung TEOS, TMOS, TPOS, HMDS oder OMCTS verwendet wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem die vierte Siliziumoxidschicht (18) durch plasmachemi­ sche Gasphasenabscheidung unter Nutzung von SiH4/N2O oder TEOS/O2, durch Atmosphärendruck-Gasphasenabscheidung unter Nutzung einer organischen Siliziumverbindung und von Ozon un­ ter einem Druck von mehr als 933 mbar oder durch Atmosphären­ druck-Gasphasenabscheidung unter Nutzung von SiH4, PH3 und O2 gebildet wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, bei dem der Schritt (e) aufweist:
  • 1. Ausfüllen der auf der Oberfläche der zweiten Silizium­ oxidschicht (16) nach deren Ätzen vorhandenen vertieften Abschnitte
  • 2. Aufbringen eines aufgeschleuderten Glases (17) auf die zweite Siliziumoxidschicht (16) zur Bedeckung der zwei­ ten Siliziumoxidschicht (16) und
  • 3. Ätzen der aufgeschleuderten Glasschicht (17) mit dem Er­ gebnis, daß die aufgeschleuderte Glasschicht (17) nur in den vertieften Abschnitten (16a) verbleibt.
DE4135810A 1990-10-30 1991-10-30 Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung Expired - Fee Related DE4135810C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4143592A DE4143592C2 (de) 1990-10-30 1991-10-30 Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2294423A JP2640174B2 (ja) 1990-10-30 1990-10-30 半導体装置およびその製造方法
DE4143592A DE4143592C2 (de) 1990-10-30 1991-10-30 Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm

Publications (2)

Publication Number Publication Date
DE4135810A1 DE4135810A1 (de) 1992-05-07
DE4135810C2 true DE4135810C2 (de) 2000-04-13

Family

ID=25910633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4135810A Expired - Fee Related DE4135810C2 (de) 1990-10-30 1991-10-30 Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE4135810C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006343B1 (ko) * 1992-05-16 1995-06-14 금성일렉트론주식회사 반도체 장치의 제조방법
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5503882A (en) * 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
EP0948035A1 (de) * 1998-03-19 1999-10-06 Applied Materials, Inc. Verfahren zum Anbringen einer dielektrischen Deckschicht über einem dielektrischen Stapel
JP6937724B2 (ja) 2018-06-21 2021-09-22 三菱電機株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185947A (ja) * 1988-01-21 1989-07-25 Sharp Corp 半導体装置製造方法
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JPH02260534A (ja) * 1988-12-20 1990-10-23 Hyundai Electron Ind Co Ltd 紫外線を利用したスピン・オン・ガラス薄膜の硬化方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185947A (ja) * 1988-01-21 1989-07-25 Sharp Corp 半導体装置製造方法
US5079188A (en) * 1988-01-21 1992-01-07 Sharp Kabushiki Kaisha Method for the production of a semiconductor device
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JPH02260534A (ja) * 1988-12-20 1990-10-23 Hyundai Electron Ind Co Ltd 紫外線を利用したスピン・オン・ガラス薄膜の硬化方法
US4983546A (en) * 1988-12-20 1991-01-08 Hyundai Electronics Industries, Co., Ltd. Method for curing spin-on-glass film by utilizing ultraviolet irradiation

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
IEEE Electron Device Letters, Vol. 10, No. 12, Dec. 1989, S. 562-564 *
Int. Electron Devices Meeting 1989, S. 669-672 *
J. Electrochem. Soc., Vol 137, No. 1, Jan. 1990, S. 190-196 *
J. Electrochem. Soc., Vol. 137, No. 4, April 1990, S. 1212-1218 *
J. Electrochem. Soc.: Solid-State Science and Technology, Vol. 133, No. 9, Sept. 1986, S. 1943-1950 *
J. Vac. Sci. Technol B 8(5), Sept/Ict. 1990, S. 1068-1074 *
KAWAI, Masato, MABUDA, Kenzo, MIKI, Kazumi and SAKIYAMA, Keizo: Interlayered Dielectric Plana- rization with TEOS-CVD and SOG. In: Fifth Inter- national IEEE VLSI Multilevel Interconnection Conference, Santa Clara, 13.-14.6.1988,pp.419-425 *
Solid State Technology/April 1988, H. 4, S. 119-122 *

Also Published As

Publication number Publication date
DE4135810A1 (de) 1992-05-07

Similar Documents

Publication Publication Date Title
US5319247A (en) Semiconductor device having an interlayer insulating film of high crack resistance
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE10164913B4 (de) Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung
DE102004050391B4 (de) Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE69833140T2 (de) Abscheidung einer Diffusionsbarriereschicht
DE19804375B4 (de) Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
DE10164943B4 (de) Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE69311184T2 (de) Halbleitervorrichtung samt Herstellungsverfahren
DE19612450A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE60034979T2 (de) Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE4300355A1 (de)
EP0206938B1 (de) Germaniumsilikatgläser hergestellt durch ein Schleuderverfahren
EP1419525A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE4135810C2 (de) Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
US4582745A (en) Dielectric layers in multilayer refractory metallization structure
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE68926017T2 (de) Integrierte Schaltungherstellung, unter Anwendung eines Niedrig-Temperatur-Verfahrens zur Herstellung von Silicid-Strukturen
DE4143592C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm
DE10354744A1 (de) Verfahren zum Bilden eines Metallspiegels eines Halbleiterbauelements
DE69933235T2 (de) Zwischenschicht zwischen titannitrid und high density plasma oxid
DE19631743C2 (de) Herstellverfahren für eine als Intermetalldielektrikum fungierende Isolatorschicht
DE3713992C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/314

8125 Change of the main classification

Ipc: H01L 21/316

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4143592

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4143592

AH Division in

Ref country code: DE

Ref document number: 4143592

Format of ref document f/p: P

D2 Grant after examination
AH Division in

Ref country code: DE

Ref document number: 4143592

Format of ref document f/p: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee