DE19612450A1 - Halbleitereinrichtung und Herstellungsverfahren derselben - Google Patents
Halbleitereinrichtung und Herstellungsverfahren derselbenInfo
- Publication number
- DE19612450A1 DE19612450A1 DE19612450A DE19612450A DE19612450A1 DE 19612450 A1 DE19612450 A1 DE 19612450A1 DE 19612450 A DE19612450 A DE 19612450A DE 19612450 A DE19612450 A DE 19612450A DE 19612450 A1 DE19612450 A1 DE 19612450A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide film
- semiconductor device
- silicon oxide
- substrate
- metal compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung. Speziell betrifft
sie eine verbesserte Halbleitervorrichtung bei der eine Schrumpfung eines
Zwischenschichtisolierfilms reduziert ist und bei der eine Filmdehnung vermin
dert ist. Die vorliegende Erfindung betrifft auch ein Herstellungsverfahren
einer solchen Halbleitervorrichtung.
Ein durch ein CVD- (Chemisches Abscheiden aus der Gasphase) Verfahren
unter der Verwendung von Silangas (SiH₄) und Wasserstoffperoxid (H₂O₂)
gebildeter Siliziumoxidfilm ist geeignet einen Zwischenraum der so klein wie
0,25 µm oder kleiner ist, zwischen extrem fein gemusterten Verbindungen zu
füllen und weist auch noch ein gutes Fließvermögen auf, so daß er die Eigen
schaft der Eigenplanarisierung aufweist. Aus diesem Grund wurde dieses Ver
fahren als das Verfahren der nächsten Generation der Planarisierung eines
Zwischenschichtisolierfilms anstatt das der Anmelderin bekannte normalerweise
verwendete SOG- (Spin On Glas) Verfahren bezeichnet. Dieses der Anmelderin
bekannte Verfahren ist detailliert in der Veröffentlichung "Novel Self-plana
rizing CVD Oxide for interlayer dielectric applications" (Technical digest of
IEDM 1994) und in einer anderen Veröffentlichung "Planarisation for sub
micron devices utilizing a New Chemistry" (Proceedings of DUMIC conference
1995) beschrieben. Die Bildungsreaktion eines Siliziumoxidfilms gemäß dem
der Anmelderin bekannten Verfahren ist so, wie durch die folgenden chemi
schen Formeln gezeigt ist:
SiH₄ + 2H₂O₂ → Si(OH)₄ + 2H₂ (1a)
SiH₄ + 3H₂O₂ → Si(OH)₄ + 2H₂O + H₂ (1b)
SiH₄ + 4H₂O₂ → Si(OH)₄ + 4H₂O (1c)
nSi(OH)₄ → nSiO₂ + 2nH₂O (2)
Zuerst ändert sich SiH₄ zu Silanol (Si(OH)₄) durch eine Oxidationsreaktion des
H₂O₂ (Reaktionsformeln 1a, 1b, 1c). Das so erzeugte Silanol weist eine durch
eine Hydrolyse oder durch thermische Energie verursachte Dehydrierungspoly
merisationsreaktion auf und ändert sich zu Siliziumoxid (SiO₂)
(Reaktionsformel (2)). Wenn eine solche Reaktion auf einem Substrat abläuft,
wird ein Siliziumoxidfilm, der als ein Zwischenschichtisolierfilm dient, gebil
det.
Ein Verfahren zum Bilden eines Zwischenschichtisolierfilms unter Verwendung
des obigen, der Anmelderin bekannten Verfahrens wird im folgenden beschrie
ben.
Wie in Fig. 6 gezeigt ist, wird ein Substrat 11 vorbereitet. Das Substrat 11
enthält ein Siliziumsubstrat, ein darauf gebildetes Element und eine Isolier
schicht (nicht gezeigt). Erste und zweite Aluminiumverbindungen 12a und 12b
werden auf dem Substrat 11 gebildet. Es wird ein erster Plasmaoxidfilm 13 so
gebildet, daß die erste und die zweite Aluminiumverbindung 12a und 12b be
deckt werden.
Wie in Fig. 7 gezeigt ist, wird ein Siliziumoxidfilm 14 durch ein CVD-Verfah
ren, das SiH₄ und H₂O₂ verwendet, gebildet. Der Siliziumoxidfilm 14 füllt
einen Zwischenraum zwischen der ersten Aluminiumverbindung 12a und der
zweiten Aluminiumverbindung 12b.
Wie in Fig. 8 gezeigt ist, wird ein zweiter Plasmaoxidfilm 15 auf dem Sili
ziumoxidfilm 14 gebildet und somit wird ein planarisierter Zwischenschichtiso
lierfilm 16 fertiggestellt.
Wie in Fig. 7 gezeigt ist, ist der durch das CVD-Verfahren, das SiH₄ und H₂O₂
verwendet, gebildete Siliziumoxidfilm 14 in der Lage den Zwischenraum zwi
schen den extrem fein strukturierten Verbindungen zu füllen und weist auch
eine gute Selbst-Planarisierungseigenschaft auf, da das während dem Filmbil
dungsprozeß erzeugte Silanol ein gutes Fließvermögen aufweist.
Wie in der obigen Reaktionsformel (2) gezeigt ist, wird jedoch in dem Sili
ziumoxidfilm eine große Spannung aufgrund der Filmschrumpfung verursacht,
da das Silanol eine Dehydrierungskondensationsreaktion aufweist, die während
des Prozesses verursacht ist, in dem das Silanol sich zu Siliziumoxid ändert.
Wenn die Spannung zu groß ist, tritt ein Riß in dem Siliziumoxidfilm selbst auf
oder die Zuverlässigkeit einer in der unterliegenden Schicht zur Verfügung ge
stellten Metallverbindung wird nachteilig beeinträchtigt.
Die vorliegende Erfindung soll die oben beschriebenen Schwierigkeiten lösen.
Das der Erfindung zugrunde liegende Problem ist, eine Halbleitervorrichtung
zur Verfügung zu stellen, die so verbessert ist, daß die Filmspannung in einem
Siliziumoxidfilm verringert ist.
Weiterhin soll ein Verfahren zur Herstellung einer solchen Halbleitervorrich
tung zur Verfügung gestellt werden.
Eine Halbleitervorrichtung entsprechend einem ersten Aspekt der vorliegenden
Erfindung weist ein Substrat auf. Auf dem Substrat ist eine erste und eine
zweite Metallverbindung gebildet. Es ist ein Siliziumoxidfilm auf dem Substrat
so zur Verfügung gestellt, daß die erste und die zweite Metallverbindung be
deckt sind und daß ein Raum zwischen der ersten Metallverbindung und der
zweiten Metallverbindung gefüllt ist. Die chemische Formel des Siliziumoxid
films enthält eine Si-F Bindung.
Bei der Halbleitervorrichtung entsprechend dem ersten Aspekt der vorliegen
den Erfindung sind, da die Si-F Bindungen in einen Zwischenschichtisolierfilm
eingebaut sind, die SiOH Bindungen darin weniger als die die in einem der An
melderin bekannten Zwischenschichtisolierfilm enthalten sind. Daher läuft die
folgende Dehydrierungskondensationsreaktion entspannter ab, so daß die Film
schrumpfung verringert wird und daher die Filmspannung vermindert wird.
Weiter weist das Einführen der Si-F Bindungen in den Zwischenschichtisolier
film die weiteren Effekte auf, daß die Dielektrizitätskonstante des Zwischen
schichtisolierfilms verringert wird und daß die restlichen Si-OH Bindungen
verringert werden.
Entsprechend einem Verfahren zur Herstellung einer Halbleitervorrichtung ge
mäß einem zweiten Aspekt der vorliegenden Erfindung wird der Siliziumoxid
film durch ein Verfahren des chemischen Abscheidens aus der Gasphase, das
ein Mischgas aus Wasserstoffperoxid und einem Ausgangsstoffgas, das ein mit
einem Fluoratom verbundenes Siliziumatom aufweist, verwendet, gebildet.
Folglich sind die Si-F Bindungen in den erzeugen Zwischenschichtisolierfilm
eingebracht. Als Ergebnis sind die in dem Silanol enthaltenen Si-OH Bindungen
weniger im Vergleich zu einem der Anmelderin bekannten Verfahren. Daher
wird die folgende Dehydrierungskondensationsreaktion nicht so stark ausge
führt und die Filmschrumpfung wird reduziert. Dadurch wird ein Zwischen
schichtisolierfilm mit verringerter Filmspannung zur Verfügung gestellt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der
Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren
zeigen
Fig. 1-3 jeweils eine Querschnittsansicht einer Halbleitervorrichtung in dem
ersten bis dritten Schritt eines Herstellungsverfahrens einer Halbleiter
vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Er
findung:
Fig. 4 die chemische Formel des in der ersten Ausführungsform der vorliegen
den Erfindung gebildeten Siliziumoxidfilms:
Fig. 5 die chemische Formel eines durch ein der Anmelderin bekanntes Ver
fahren gebildeten Zwischenschichtisolierfilms und
Fig. 6 bis 8 jeweils eine Querschnittsansicht einer Halbleitervorrichtung in dem
ersten bis dritten Schritt eines der Anmelderin bekannten Herstellungs
verfahrens einer Halbleitervorrichtung.
Die Ausführungsformen der vorliegenden Erfindung werden im folgenden mit
Bezug zu den Figuren beschrieben.
Wie in Fig. 1 gezeigt ist, werden eine erste und eine zweite Aluminiumverbin
dung 2a und 2b auf einem Substrat 1 gebildet. Ein erster Plasmaoxidfilm 3 wird
auf dem Substrat 1 so gebildet, daß er die erste und die zweite Aluminiumver
bindung 2a und 2b bedeckt. Der erste Plasmaoxidfilm 3 wird durch ein Plasma-
CVD-Verfahren gebildet. Die allgemeinen Bedingungen zum Bilden des ersten
Plasmaoxidfilms 3 sind wie folgt. Die Bildungstemperatur ist 300°C, der Druck
ist 750 mTorr (ca. 100 Pa), die Hochfrequenzleistung ist 500 W und das Roh
materialgas besteht aus SiH₄ und die Stickstoffoxid bzw. Stickoxid (N₂O). Die
Dicke des gebildeten ersten Plasmaoxidfilms 3 ist 1000 Å (100,0 nm). Es kann
auch durch das CVD-Verfahren, das TEOS (Tetraethoxysilan) und Sauerstoff
als das Rohmaterialgas verwendet, gebildet werden (in diesem Fall ist die Bil
dungstemperatur bevorzugt 400°C, ist der Druck bevorzugt 5 Torr (ca.
666,5 Pa) und ist die Hochfrequenzleistung bevorzugt 500 W).
Wie in Fig. 2 gezeigt ist, wird auf dem ersten Plasmaoxidfilm 3 ein Sili
ziumoxidfilm (im folgenden als "HSO-Film" bezeichnet) 4 durch das
CVD-Verfahren, das SiH₄ und H₂O₂ verwendet, gebildet. Ein Merkmal der vorlie
genden Ausführungsform liegt in dem Verfahren des Bildens des HSO-Films 4.
Genauer ist die Ausführungsform durch Zugabe von Fluorsilan (SiHx F4-x) zu
SiH₄ gekennzeichnet. Das Fluorsilan kann nur als ein Rohstoffgas verwendet
werden. Das in der vorliegenden Ausführungsform verwendete Fluorsilan ist
ein Difluorsilan (SiH₂F₂). Typische Bedingungen zum Bilden des HSO-Films
sind die folgenden:
Bildungstemperatur: 1°C (bevorzugt innerhalb eines Bereiches von -10°C bis 100°C)
Bildungsdruck: 850 m Torr (bevorzugt innerhalb eines Bereiches von 200 mTorr bis 600 Torr)
Gasfluß: SiH₄ 40SCCM (Standardkubikzentimeter pro Minute)
SiH₂F₂: 40SCCM
N₂: 500SCCM
H₂=₂: 0,65 g/min.
Bildungstemperatur: 1°C (bevorzugt innerhalb eines Bereiches von -10°C bis 100°C)
Bildungsdruck: 850 m Torr (bevorzugt innerhalb eines Bereiches von 200 mTorr bis 600 Torr)
Gasfluß: SiH₄ 40SCCM (Standardkubikzentimeter pro Minute)
SiH₂F₂: 40SCCM
N₂: 500SCCM
H₂=₂: 0,65 g/min.
Wenn die Bildungstemperatur 100°C oder höher ist, werden Körnchen bzw.
Körner erzeugt und es wird kein Film gebildet. Wenn der Bildungsdruck
600 Torr überschreitet, werden Körnchen bzw. Körner erzeugt und es wird kein
Film gebildet.
Der unter den obigen Bedingungen gebildete Siliziumoxidfilm weist die che
mische Formel auf, die in Fig. 4 als Diagramm gezeigt ist. Wie aus Fig. 2 er
sichtlich ist, weist, wenn SiH₄ und SiH₂F₂ verwendet werden, die chemische
Formel des Siliziumoxidfilms die im folgenden gezeigte Einheit auf, d. h. eine
Einheit mit einem ersten und einem zweiten Siliziumatom, die miteinander
durch ein Sauerstoffatom gebunden sind, wobei das erste Siliziumatom weiter
drei Sauerstoffatome bindet und das zweite Siliziumatom zwei Fluoratome bin
det:
Zum Vergleich ist die molekulare Struktur eines durch ein der Anmelderin be
kanntes Verfahren (CVD-Verfahren, das SiH₄ und H₂O₂ verwendet) gebildeten
Siliziumoxidfilms in Fig. 5 gezeigt. Der durch das der Anmelderin bekannte
Verfahren gebildete Siliziumoxidfilm ist durch Si-O Bindungen und Si-OH Bin
dungen aufgebaut. Wenn einerseits das oben beschriebene Gassystem verwen
det wird, besteht das hergestellte Silanol aus 75% Si-OH Bindungen und 25%
Si-F Bindungen. Da die Si-F Bindungen unter den oben beschriebenen Filmbil
dungsbedingungen sehr stabil sind, werden sie in den Siliziumoxidfilm so wie
sie sind aufgenommen. Andererseits besteht, wenn das Rohmaterialgas 100%
SiH₄ ist, d. h. wenn SiH₄ 80SCCM ist, das erzeugte Silanol aus 100% Si-OH
Bindungen. Folglich weist der Siliziumoxidfilm der vorliegenden Ausführungs
form in dem Silanol, das in dem Filmbildungsprozeß erzeugt wurde, weniger
Si-OH Bindungen auf, im Vergleich mit dem durch das der Anmelderin be
kannte Verfahren hergestellte Silanol. Somit ist die folgende Dehytrierungs
kondensationsreaktion entspannt. Damit wird die Filmschrumpfung reduziert
und die Filmspannung entspannt.
Weiterhin weist das Einbringen von Si-F Bindungen in den Film die Effekte
auf, daß die Dielektrizitätskonstante des Films verringert wird und daß die
Rest Si-OH Bindungen vermindert werden.
Wie in Fig. 3 gezeigt ist, wird auf dem HSO-Film 4 ein zweiter Plasmaoxidfilm
5 gebildet. Die Bedingungen zum Bilden des zweiten Plasmaoxidfilms 5 können
oder können nicht die gleichen Bedingungen sein, wie die zum Bilden des
ersten Plasmaoxidfilms 3. Sogar wenn die Bedingungen unterschiedlich sind,
würden sie nicht die durch die vorliegende Ausführungsform bedingten Effekte
beeinflussen.
Die Halbleitervorrichtung wird fertiggestellt, wenn eine zusätzliche Alumi
niumverbindung auf dem zweiten Plasmaoxidfilm 5 gebildet wird, obwohl dies
nicht in den Figuren gezeigt ist.
Entsprechend der vorliegenden Ausführungsform wird die Ungleichheit a<b
hergestellt, wobei a die Dicke der ersten und der zweiten Aluminiumverbindung
2a und 2b in dem HSO-Film 4 bzw. des auf der ersten und zweiten Aluminium
verbindung liegenden HSO-Films 4 darstellt und b die Dicke des HSO-Films 4,
der auf dem Substrat 1 liegt und der zwischen der ersten Aluminiumverbindung
2a und der zweiten Aluminiumverbindung 2b liegt, darstellt.
Weiterhin, wenn PH₃ oder B₂H₆ in das Rohmaterialgas beim Bilden des
HSO-Films 4 eingespeist wird, ein mit Borionen oder Phosphorionen dotierter Sili
ziumoxidfilm erhalten. Wenn Borionen oder Phosphorionen implantiert werden,
wird der Gettereffekt erzeugt.
Bevorzugt ist die Menge der Borionen oder der Phosphorionen, die implantiert
werden sollen, 5 bis 10 mol%.
In der ersten Ausführungsform der vorliegenden Erfindung wurde ein Beispiel
beschrieben, bei dem SiH₂F₂ als Fluorsilan verwendet wurde. Die vorliegende
Erfindung ist jedoch nicht auf dieses Beispiel beschränkt und die Verwendung
von Trifluorsilan (SiHF₃) und Monofluorsilan (SiH₃F) erzeugt einen ähnlichen
Effekt.
Wenn für das Fluorsilan das Trifluorsilan verwendet wird, weist die typische
chemische Formel des erhaltenen Siliziumoxidfilms die folgende Einheit auf:
Wenn für das Fluorsilan das Monofluorsilan verwendet wird, weist die che
mische Formel des erhaltenen Zwischenschichtisolierfilms die folgende Einheit
auf:
Während in den obigen Ausführungsformen ein Beispiel beschrieben wurde,
bei dem Fluorsilan als eine Siliziumverbindung verwendet wurde, kann ein ähn
licher Effekt erhalten werden, sogar wenn eine Silizium-organische Verbin
dung, die eine organische Gruppe (Alkylgruppe) enthält, typischerweise TEFS
(Triethoxyfluorsilan), verwendet wird.
In diesem Fall wird die Dicke des Zwischenschichtisolierfilms die Beziehung
a = b erfüllen (siehe Fig. 3).
Claims (12)
1. Eine Halbleitervorrichtung mit
einem Substrat (1),
einer auf dem Substrat (1) gebildeten ersten und zweiten Metallverbindung (2a, 2b) und
einem auf dem Substrat (1) gebildeten Siliziumoxidfilm (4), der die erste und zweite Metallverbindung (2a, 2b) bedeckt und der einen Raum zwischen der ersten Metallverbindung (2a) und der zweiten Metallverbindung (2b) füllt, wobei die chemische Formel des Siliziumoxidfilms (4) eine Si-F Bindung enthält.
einem Substrat (1),
einer auf dem Substrat (1) gebildeten ersten und zweiten Metallverbindung (2a, 2b) und
einem auf dem Substrat (1) gebildeten Siliziumoxidfilm (4), der die erste und zweite Metallverbindung (2a, 2b) bedeckt und der einen Raum zwischen der ersten Metallverbindung (2a) und der zweiten Metallverbindung (2b) füllt, wobei die chemische Formel des Siliziumoxidfilms (4) eine Si-F Bindung enthält.
2. Die Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die chemische Formel des Siliziumoxidfilms (4) eine Einheit mit einem ersten
und einem zweiten Siliziumatom, die miteinander durch ein Sauerstoffatom ge
bunden sind, aufweist,
wobei das erste Siliziumatom weiter drei Sauerstoffatome bindet und das
zweite Siliziumatom ein bis drei Fluoratome bindet.
3. Die Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß
eine Ungleichung a<b erzeugt ist, wobei a die Dicke des Siliziumoxidfilms (4),
der auf der ersten und der zweiten Metallverbindung (2a, 2b) liegt, darstellt
und b die Dicke des Siliziumoxidfilms (4), der auf dem Substrat (1) liegt und
der zwischen der ersten Metallverbindung (2a) und der zweiten Metallverbin
dung (2b) liegt, darstellt.
4. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß
der Siliziumoxidfilm (4) Boratome oder Phosphoratome enthält.
5. Die Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
die Boratome oder die Phosphoratome mit 5 bis 10 mol% enthalten sind.
6. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß
ein Plasmaoxidfilm vorgesehen ist, der die erste und die zweite Verbindung
(2a, 2b) bedeckt.
7. Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit den
Schritten:
Vorbereiten eines Substrats (1) mit einer darauf gebildeten Metallverbindung (2a, 2b) und
Bilden eines Siliziumoxidfilms (4) auf dem Substrat (1), der die Metallverbin dung (2a, 2b) bedeckt, durch ein Verfahren des chemischen Abscheidens aus der Gasphase, das ein gemischtes Gas aus Wasserstoffperoxid und aus einem Ausgangsmaterialgas mit einem mit einem Fluoratom verbundenen Siliziumatom verwendet.
Vorbereiten eines Substrats (1) mit einer darauf gebildeten Metallverbindung (2a, 2b) und
Bilden eines Siliziumoxidfilms (4) auf dem Substrat (1), der die Metallverbin dung (2a, 2b) bedeckt, durch ein Verfahren des chemischen Abscheidens aus der Gasphase, das ein gemischtes Gas aus Wasserstoffperoxid und aus einem Ausgangsmaterialgas mit einem mit einem Fluoratom verbundenen Siliziumatom verwendet.
8. Das Verfahren zur Herstellung einer Halbleitervorrichtung nach An
spruch 7, dadurch gekennzeichnet, daß
Difluorsilan als das Ausgangsmaterialgas verwendet wird.
9. Das Verfahren zur Herstellung einer Halbleitervorrichtung nach An
spruch 7, dadurch gekennzeichnet, daß
Trifluorsilan oder Monofluorsilan als das Ausgangsmaterialgas verwendet wird.
10. Das Verfahren zur Herstellung einer Halbleitervorrichtung nach An
spruch 7, dadurch gekennzeichnet, daß
Fluoralkoxysilan als das Ausgangsmaterialgas verwendet wird.
11. Das Verfahren zur Herstellung einer Halbleitervorrichtung nach einem
der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß
der Siliziumoxidfilm (4) bei einer Temperatur von -10°C bis 100°C gebildet
wird.
12. Das Verfahren zur Herstellung eine Halbleitervorrichtung nach einem der
Ansprüche 7 bis 11, dadurch gekennzeichnet, daß
der Siliziumoxidfilm (4) unter einem Druck von 200 mTorr bis 600 Torr gebildet
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7274010A JPH09116011A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19612450A1 true DE19612450A1 (de) | 1997-04-24 |
Family
ID=17535705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19612450A Ceased DE19612450A1 (de) | 1995-10-23 | 1996-03-28 | Halbleitereinrichtung und Herstellungsverfahren derselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US5703404A (de) |
JP (1) | JPH09116011A (de) |
KR (1) | KR100259314B1 (de) |
DE (1) | DE19612450A1 (de) |
TW (1) | TW316325B (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951035A (ja) * | 1995-08-07 | 1997-02-18 | Mitsubishi Electric Corp | 層間絶縁膜の形成方法 |
JP3522917B2 (ja) * | 1995-10-03 | 2004-04-26 | 株式会社東芝 | 半導体装置の製造方法および半導体製造装置 |
JP2917897B2 (ja) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US6239579B1 (en) * | 1996-07-05 | 2001-05-29 | Estco Battery Management Inc. | Device for managing battery packs by selectively monitoring and assessing the operative capacity of the battery modules in the pack |
EP0820095A3 (de) | 1996-07-19 | 1999-01-27 | Sony Corporation | Herstellungsverfahren für eine Zwischenschicht |
JP2962272B2 (ja) * | 1997-04-18 | 1999-10-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US5985770A (en) * | 1997-08-21 | 1999-11-16 | Micron Technology, Inc. | Method of depositing silicon oxides |
JPH1187340A (ja) | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5908672A (en) * | 1997-10-15 | 1999-06-01 | Applied Materials, Inc. | Method and apparatus for depositing a planarized passivation layer |
US6627532B1 (en) * | 1998-02-11 | 2003-09-30 | Applied Materials, Inc. | Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition |
US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
US6413583B1 (en) | 1998-02-11 | 2002-07-02 | Applied Materials, Inc. | Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound |
US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
US6593247B1 (en) | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
JP3132557B2 (ja) * | 1998-04-03 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US6159871A (en) | 1998-05-29 | 2000-12-12 | Dow Corning Corporation | Method for producing hydrogenated silicon oxycarbide films having low dielectric constant |
US6667553B2 (en) | 1998-05-29 | 2003-12-23 | Dow Corning Corporation | H:SiOC coated substrates |
JP2000077402A (ja) * | 1998-09-02 | 2000-03-14 | Tokyo Electron Ltd | プラズマ処理方法および半導体装置 |
US6727190B2 (en) * | 1998-09-03 | 2004-04-27 | Micron Technology, Inc. | Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials |
US5994778A (en) | 1998-09-18 | 1999-11-30 | Advanced Micro Devices, Inc. | Surface treatment of low-k SiOF to prevent metal interaction |
US6800571B2 (en) | 1998-09-29 | 2004-10-05 | Applied Materials Inc. | CVD plasma assisted low dielectric constant films |
US6171945B1 (en) | 1998-10-22 | 2001-01-09 | Applied Materials, Inc. | CVD nanoporous silica low dielectric constant films |
US6444593B1 (en) | 1998-12-02 | 2002-09-03 | Advanced Micro Devices, Inc. | Surface treatment of low-K SiOF to prevent metal interaction |
US6166427A (en) * | 1999-01-15 | 2000-12-26 | Advanced Micro Devices, Inc. | Integration of low-K SiOF as inter-layer dielectric for AL-gapfill application |
KR100308213B1 (ko) * | 1999-02-12 | 2001-09-26 | 윤종용 | 반도체 장치를 위한 저유전 층간 절연막의 제조 방법 |
US6593077B2 (en) | 1999-03-22 | 2003-07-15 | Special Materials Research And Technology, Inc. | Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate |
US6080683A (en) * | 1999-03-22 | 2000-06-27 | Special Materials Research And Technology, Inc. | Room temperature wet chemical growth process of SiO based oxides on silicon |
JP2000286262A (ja) * | 1999-03-30 | 2000-10-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6399489B1 (en) | 1999-11-01 | 2002-06-04 | Applied Materials, Inc. | Barrier layer deposition using HDP-CVD |
KR100531467B1 (ko) * | 1999-11-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
EP1123991A3 (de) * | 2000-02-08 | 2002-11-13 | Asm Japan K.K. | Materialen mit niedrieger Dielektrizitätskonstante und Verfahren |
US6458718B1 (en) | 2000-04-28 | 2002-10-01 | Asm Japan K.K. | Fluorine-containing materials and processes |
US6531398B1 (en) | 2000-10-30 | 2003-03-11 | Applied Materials, Inc. | Method of depositing organosillicate layers |
US6753258B1 (en) | 2000-11-03 | 2004-06-22 | Applied Materials Inc. | Integration scheme for dual damascene structure |
US6905981B1 (en) | 2000-11-24 | 2005-06-14 | Asm Japan K.K. | Low-k dielectric materials and processes |
US6709721B2 (en) | 2001-03-28 | 2004-03-23 | Applied Materials Inc. | Purge heater design and process development for the improvement of low k film properties |
US6716770B2 (en) | 2001-05-23 | 2004-04-06 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
US7074489B2 (en) | 2001-05-23 | 2006-07-11 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
US6486082B1 (en) * | 2001-06-18 | 2002-11-26 | Applied Materials, Inc. | CVD plasma assisted lower dielectric constant sicoh film |
US6613697B1 (en) | 2001-06-26 | 2003-09-02 | Special Materials Research And Technology, Inc. | Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof |
US6926926B2 (en) * | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
US6936309B2 (en) * | 2002-04-02 | 2005-08-30 | Applied Materials, Inc. | Hardness improvement of silicon carboxy films |
US20030211244A1 (en) * | 2002-04-11 | 2003-11-13 | Applied Materials, Inc. | Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric |
US20030194495A1 (en) * | 2002-04-11 | 2003-10-16 | Applied Materials, Inc. | Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric |
US6815373B2 (en) * | 2002-04-16 | 2004-11-09 | Applied Materials Inc. | Use of cyclic siloxanes for hardness improvement of low k dielectric films |
US6927178B2 (en) | 2002-07-11 | 2005-08-09 | Applied Materials, Inc. | Nitrogen-free dielectric anti-reflective coating and hardmask |
US7105460B2 (en) | 2002-07-11 | 2006-09-12 | Applied Materials | Nitrogen-free dielectric anti-reflective coating and hardmask |
US6897163B2 (en) * | 2003-01-31 | 2005-05-24 | Applied Materials, Inc. | Method for depositing a low dielectric constant film |
US7288205B2 (en) | 2004-07-09 | 2007-10-30 | Applied Materials, Inc. | Hermetic low dielectric constant layer for barrier applications |
JP2008244254A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法、及び分割露光用マスク |
JP4413947B2 (ja) * | 2007-06-21 | 2010-02-10 | 株式会社東芝 | 半導体装置の製造方法 |
JP6256953B2 (ja) * | 2012-03-26 | 2018-01-10 | シルコテック コーポレーション | コーティングされた物品及び化学蒸着方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0599730A2 (de) * | 1992-11-24 | 1994-06-01 | Sumitomo Chemical Company, Limited | Halbleiteranordnung und Herstellungsverfahren dafür |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175635A (ja) * | 1989-12-04 | 1991-07-30 | Nec Corp | 半導体装置の多層配線構造体 |
JP2697315B2 (ja) * | 1991-01-23 | 1998-01-14 | 日本電気株式会社 | フッ素含有シリコン酸化膜の形成方法 |
JPH05226480A (ja) * | 1991-12-04 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
JP3688726B2 (ja) * | 1992-07-17 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
JP2917783B2 (ja) * | 1993-12-24 | 1999-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1995
- 1995-10-23 JP JP7274010A patent/JPH09116011A/ja not_active Withdrawn
- 1995-11-14 TW TW084112003A patent/TW316325B/zh active
-
1996
- 1996-03-28 DE DE19612450A patent/DE19612450A1/de not_active Ceased
- 1996-07-26 KR KR1019960030596A patent/KR100259314B1/ko not_active IP Right Cessation
- 1996-12-24 US US08/772,953 patent/US5703404A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0599730A2 (de) * | 1992-11-24 | 1994-06-01 | Sumitomo Chemical Company, Limited | Halbleiteranordnung und Herstellungsverfahren dafür |
Non-Patent Citations (7)
Title |
---|
.L. and KARIM, M.Z.: Study of the material properties... In: Thin Solid Films 270(1995), 1.12.1995, pp. 498-502 * |
ALONSO, J.C. et.al.: Effect of the predecomposition of SiF4... In: J. Vac. Sci. Technol. A13(2), Mar/Apr 1995, pp. 244-247 * |
HOMMA, T. et.al.: A Room Temperature Chemical vapor Desposition SiOF Film... In: J. Electrochem. Soc., Vol. 140, No. 3, March 1993, pp, 687-692 * |
MATSUURA, M. et.al.: Novel Self-Planarizing CVD Oxide... In: IEDM 94, pp. 117-120 * |
ROJAS,R. et.al.: Properties of borophosphosilicate glass films... In. J. Vac. Sci. Technol B 10(2), Mar/Apr 1992, pp. 633-642 * |
SHANNON * |
SHAPIRO, M.J. et. al.: CVD of fluorosilicate glass for ULSI applications. In: Thin Solid Films 270(1995), 1.12.1995, pp. 503-507 * |
Also Published As
Publication number | Publication date |
---|---|
KR100259314B1 (ko) | 2000-06-15 |
KR970023759A (ko) | 1997-05-30 |
JPH09116011A (ja) | 1997-05-02 |
TW316325B (de) | 1997-09-21 |
US5703404A (en) | 1997-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19612450A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE69534699T2 (de) | Verfahren zur Ablagerung von Fluorsilikatglas | |
DE10164943B4 (de) | Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante | |
DE69333722T2 (de) | Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen | |
DE10123858B4 (de) | Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht | |
DE19804375A1 (de) | Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE19620022C2 (de) | Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung | |
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
DE4430120B4 (de) | Verfahren zur Erzeugung eines Dielektrikums | |
DE10248272A1 (de) | Halbleitervorrichtung und Verfahren für ihre Herstellung | |
EP0631306A1 (de) | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien | |
DE3300323C2 (de) | ||
WO1997006556A1 (de) | Verfahren zum erzeugen einer abstandsschicht in einer struktur | |
EP0090319A1 (de) | Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung | |
DE60311016T2 (de) | Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement | |
DE60005875T2 (de) | Herstellungsverfahren für einen porösen Siliziumdioxid-Film | |
EP1706902A2 (de) | Plasmaangeregtes chemisches gasphasenabscheide-verfahren, silizium-sauerstoff-stickstoff-haltiges material und schicht-anordnung | |
DE3346803A1 (de) | Halbleitervorrichtung und verfahren zu dessen herstellung | |
DE60210337T2 (de) | Verfahren zur herstellung eines films aus kohlenstoffdotiertem oxid | |
DE60034979T2 (de) | Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen | |
DE3515135A1 (de) | Verfahren zur abscheidung von borphosphorsilicatglas auf silicium-wafern | |
DE19654096B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE2302148A1 (de) | Verfahren zur herstellung eines phosphosilikatglasschichtmusters auf einem substrat und mit einem durch dieses verfahren hergestellten schichtmuster versehene anordnung | |
DE2224515A1 (de) | Verfahren zum Verdichten von Silikatgläsern | |
DE10085212B4 (de) | Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |