DE3346803A1 - Halbleitervorrichtung und verfahren zu dessen herstellung - Google Patents

Halbleitervorrichtung und verfahren zu dessen herstellung

Info

Publication number
DE3346803A1
DE3346803A1 DE19833346803 DE3346803A DE3346803A1 DE 3346803 A1 DE3346803 A1 DE 3346803A1 DE 19833346803 DE19833346803 DE 19833346803 DE 3346803 A DE3346803 A DE 3346803A DE 3346803 A1 DE3346803 A1 DE 3346803A1
Authority
DE
Germany
Prior art keywords
protective film
semiconductor device
impurity
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833346803
Other languages
English (en)
Other versions
DE3346803C2 (de
Inventor
Shunichi Hiratsuka Kanagawa Hiraki
Kazuhiro Kawasaki Takimoto
Yoshikazu Chigasaki Kanagawa Usuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3346803A1 publication Critical patent/DE3346803A1/de
Application granted granted Critical
Publication of DE3346803C2 publication Critical patent/DE3346803C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

39 619 q/pc
Tokyo Shibaura Denki K.K., Kawasaki-shi / Japan
Halbleitervorrichtung und Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem verbesserten Schutzfilm und ein Herstellungsverfahren für diese Halbleitervorrichtung. Die vorliegende Erfindung betrifft außerdem ein Verfahren zum Schützen der Halbleitervorrichtung.
Im allgemeinen hängt die Zuverlässigkeit von Halbleiterelementen von der Stabilität ihrer Oberflächen ab. - Um die Elementenoberfläche zu stabilisieren wird normalerweise ein Schutzfilm (Passivierungsfilm) auf das Element gebracht. Das Material des Schutzfilmes kann aus verschiedenen Materialien ausgewählt werden.
In einer Planar-Halbleitervorrichtung wird z. B. ein sauberer Silikonoxidfilm, der im wesentlichen keine Alkaliionen enthält, oder ein Vielschichtfilm, der durch einen Phosphorsilikat-Glasfilm (PSG Film), ein Nitridfilm oder ein Aluminiumfilm auf dem oben erwähnten Silikonoxidfilm als Schutzfilm verwendet. 20
Anorganische Isolierungsfilme, wie ζ. B. der PSG-Film, der Nitridfilm und der Aluminiumfilm weisen eine große Diffusions-Sperr-Kapazität gegen verunreinigende Ionen auf. Wenn jedoch diese Filme durch CVD (chemical vapor deposition bzw. chemische Aufdampfung) oder durch Zerstäuben gebildet werden, treten die folgenden Probleme auf: (a) Es ist schwierig einen defektfreien dicken Film zu schaffen, so daß eine Stehspannung zum Abnehmen neigt; (b) Die Ladungsdichte im Film ist groß, so daß die Stehspannung zum Abnehmen tendiert, einen Kollektor-Leckstrom I_,_,-. zum Zunehmen tendiert und ein Stromverstärkungsverhältnis h„„ zum Abnehmen tendiert.
In einem Halbleiterelement mit"einer hohen Stehspannung müssen die durch die ionische Verunreinigung verursachte Polarisation und der Einfluß eines externen elektrischen Feldes verringert werden. In typischer VJeise wird die dielektrische Stehspannung des Elementes durch eine hohe Ladungsdichte im Schutzfilm verringert, so daß die anorganischen Isolierungsfilme der zuvor beschriebenen Art nicht verwendet werden können. In Anbetracht dieses Problems werden ein polyimider Film, der zur Ausbildung eines dicken Filmes geeignet ist, ein niedrig schmelzender Glasfilm und ein polykristalliner halbisolierender Silikonfilm mit einem großen Abschirmeffekt gegen ein externes elektrisches Feld als Schutzfilme für Elemente verwendet, die eine hohe Stehspannung aufweisen.
Diese Filme haben jedoch die folgenden Nachteile: Polyimide können in einem dicken Film ohne Kristalldefekte ausgebildet werden. Jedoch ist eine inherente Polarisationseigenschaft von organischen Harzen in dem polyimiden Film in bedeutendem Maße gegeben. Daher wird der polyimide Film besonders stark durch ein elektrisches Feld beeinflußt und weist einen niedrigen hygroskopischen Widerstand auf.
Es ist schwierig, einen niedrig schmelzenden Glasfilm auf einer Aluminiumleitungs- oder Beschaltungsschicht auszubilden. Der thermische Expansionskoeffizient eines niedrig schmelzenden Glasfilmes unterscheidet sich in hohem Maße von dem von Silikon. Folglich ist der niedrig schmelzende Glasfilm gegen Riß- oder Spaltbildung anfällig, so daß auf diese Weise die Produktionsausbeute verringert wird.
Ein polykristalliner halbisolierender Silikonfilm kann direkt auf dem Silikonsubstrat gebildet werden, so daß ein hoher Abschirmeffekt gegen ein elektrisches Feld erhalten werden kann. Jedoch weist dieser Film eine hohe Kristallfehlerdichte oder Haftstellendichte auf, so daß ein hoher entgegengesetzter Strom vom Substrat zu diesem Isolierungsfilm fließen möchte. Da außerdem der Film bei einer Temperatur von 6000C oder mehr gebildet wird, muß er gebildet werden bevor die Aluminiumbeschaltungsschicht ausgebildet wird.
30
Es ist daher Aufgabe der vorliegenden Erfindung, eine besonders zuverlässige Halbleitervorrichtung mit einer hohen Stehspannung zu schaffen, die einen Schutzfilm aufweist, der eine hohe Sperrkapazität oder -wirkung gegen eine verunreinigende Ionendiffusion sowie einen hohen Abschirmeffekt gegen ein elektrisches externes Feld aufweist.
Es ist außerdem Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung der Halbleitervorrichtung zu schaffen.
Des weiteren ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Schützen der Halbleitervorrichtung zu schaffen.
Erfindungsgemäß wird die Oberfläche eines Halbleiterelementes mit einem Schutzfilm von einem amorphen oder polykristallinen Silikonkarbid bedeckt, das als Verunreinigung oder Störstoff mindestens ein aus derjenigen Gruppe ausgewähltes Element enthält, die aus Wasserstoff, Stickstoff, Sauerstoff und einem Halogen besteht.
Die vorliegende Erfindung weist demnach eine Halbleitervorrichtung auf, die ein Halbleitersubstrat mit einer Elementenregion in ihr sowie den zuvor erwähnten Schutzfilm enthält.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Schützen einer Halbleitervorrichtung mit dem Schutzfilm vorgesehen.
Im folgenden werden Ausführungsbeispiele anhand von Figuren beschrieben. Es zeigen:
Fig. 1 eine schematische Schnittansicht einer PIanar-Halbleitervorrichtung der vorliegenden Erfindung;
Fig. 2 eine schematische Schnittansicht einer Mesa-Halbleitervorrichtung der vorliegenden Erfindung;
Fig. 3 eine graphische Darstellung der Größen der Kollektor-Leckströme der Halbleitervorrichtung der vorliegenden Erfindung im Vergleich mit konventionellen Halbleitervorrichtungen in einem Vorspannungstemperaturtest und
Fig. 4 eine graphische Darstellung der Konzentrationsprofile von Na und D in dem Schutzfilm der Halbleitervorrichtung der vorliegenden Erfindung sowie einer konventionellen Halbleitervorrichtung in einem Druckkochertest.
Halbleitervorrichtungen der vorliegenden Erfindung umfassen alle bekannten Halbleitervorrichtungen mit einem Schutzfilmüberzug aus amorphem oder polykristallinem Sililkonkarbid, das als eine Verunreinigung oder Störstoff mindestens ein Element aufweist, welches aus der Gruppe ausgewählt ist, die aus Wasserstoff, Stickstoff, Sauerstoff und einem Halogen besteht .
Im folgenden wird nun anhand von Fig. 1 als typisches Beispiel eine planare Halbleitervorrichtung der erfindungsgemäßen Art beschrieben.
Es wird ein Silikonsubstrat 11 mit einer N~-Typ-Silikonregion auf einer N -Typ-Silikonregion vorbe- · reitet. Eine Basisregion 12 sowie eine Schutzringregion 13 werden in einem bekannten Verfahren in dem Silikonsubstrat 11 gleichzeitig geschaffen. Danach wird eine Emitterregion 14 sowie eine Kanalschnittregion 15 gebildet.
Danach wird eine Aluminium-Elektroden-Beschaltungsschicht 17 gebildet, um die entsprechenden Regionen durch Kontaktlöcher zu kontaktieren, die in einem Silikonoxidfilm 16 auf dem Silikonsubstrat 11 gebildet sind.
Der zuvor beschriebene Prozeß ist bekannt zur Herstellung einer Planar-Halbleitervorrichtung. In der folgenden Beschreibung wird dieser Prozeß bzw. die Herstellung der Planar-Halbleitervorrichtung nicht weiter beschrieben, da dies im weiteren nicht erforderlich ist.
Die Oberfläche die Planar-Halbleitervorrichtung der zuvor beschriebenen Art wird mit einem Schutzfilm 18 von einem amorphen oder polykristallinen Silikonkarbid überzogen bzw. bedeckt, das eine Verunreinigung oder Störstoff von mindestens einem Element enthält, das aus der Gruppe ausgewählt ist, die aus Wasserstoff, Stickstoff, Sauerstoff und einem Halogen besteht. Der Schutzfilm 18 eines amorphen Silikonkarbid kann durch Plasma-CVD gebildet werden unter Verwendung von SiH X (wobei X ein Halogen, m und η jeweils eine gerade Zahl zwischen 0 und 4, und
• · # + ft *
- 11 - '
m + η = 4 ist) von Propan und einer geringen Menge Stickstoffmonoxid. Das Plasma-CVD ist als einer der Bearbeitungs- bzw. Prozeßtechniken für eine Halbleitervorrichtung bekannt. Aufgrunddessen wird diese Technik nicht im einzelnen beschrieben. Der Schutzfilm 18 kann z. B. gebildet werden bei einer Entladungsfrequenz von ungefähr 13,56 MHz, einem Druck innerhalb eines Bereiches zwischen 0,1 und 1,0 Torr, einer Temperatur innerhalb eines Bereiches zwischen 35O0C und 6000C und bei einer Ausgangsleistung innerhalb eines Bereiches zwischen 150 und 500 W. Der Schutzfilm 18 hat bevorzugt eine Dicke von 0,5 /um oder mehr. In diesem Fall beträgt das Verhältnis von
SiH X zu C0H0 zu N0O ungefähr
mn ob λ J
40 : 1.200 : 15 (cc/min.).
Der Schutzfilm kann auch bei reduzierter Druck-CVD-Technik hergestellt werden. In diesem Fall können SiH. und Metan oder Siliziumwasserstoff (Silan) und Propan als Quelle einer Gasmischung verwendet werden. NH3 kann als Stickstoffquelle verwendet werden. N3O kann als Sauerstoffquelle benutzt werden. SiCl4 oder SiF4 kann als Halogenquelle verwendet werden. In diesem Falle ist die Reaktionstemperatur ungefähr 8000C oder mehr. Ein Verhältnis von Siliziumwasserstoff zu Metan oder Propan ist z. B. 1 : 10. Jeder beliebige andere Verunreinigungsinhalt kann in geeigneter Weise bestimmt werden. In einem polykristallinen Silikonkarbidfilm bleibt im wesentlichen kein Wasserstoff zurück.
Die Inhalte der Verunreinigungen in dem amorphen oder polykristallinen Silikonkarbidfilm sind bevorzugt geringer als l/lO der stöchiometrisehen Zusammensetzung zwischen dem Verunreinigungselement und dem Silikon gebildeten Mischung. Wenn z. B. Chlor als Verunreinigung enthalten ist, ist die Mischung bzw. Zusammensetzung von Chlor und Silizium gegeben durch SiCl4, was bedeutet, daß diese Mischung 4 Chloratome für 1 Siliziumatom enthält, so daß der Inhalt von Chlor in Bezug auf 1 mol Silizium, bevorzugt 0,4 mol oder weniger ist.
Auf diese Weise kann die Halbleitervorrichtung mit dem Schutzfilm 18 der zuvor beschriebenen Art erhalten werden. Wenn die Halbleitervorrichtung eine PIanar-Halbleitervorrichtung ist, wird eine Isolierungsschicht 19 mit einer dielektrischen Konstanten von 7 oder mehr auf dem Schutzfilm 18 ausgebildet. Auf diese Weise kann die dielektrische Stehspannung der Halbleitervorrichtung weiter vergrößert werden. Ein Material wie z. B. Al3O3, Si3N4, Nb3O3, HfO2, Ta3O3, TiO3 und ein niedrig schmelzendes Glas (ζ. B. ZnO- oder PbO-Basis) kann als Material für den Isolierungsfilm 19 verwendet werden.
Es wird nun eine Ausführungsform beschrieben, in der ein Mesa-Transistor gemäßt Fig. 2 verwendet wird. Eine Basisschicht 21 und eine Emitterregion 22 in ihr, werden auf einem Silikonsubstrat 20 geschaffen, das eine N -Typ-Region auf einem N -Typ-Silikonregion aufweist. Danach wird eine Mesa-Nut- oder -Rinne 25 gebildet. Ein Schutzfilm 26 aus amorphem
- 13 -
oder polykristallinen! Silikonkarbid mit mindestens einem als Verunreinigung aus der Gruppe Wasserstoff, Stickstoff, Sauerstoff und einem Halogen ausgewählten Element wird durch denselben Prozeß, wie zuvor beschrieben, auf der Oberfläche der Mesa-Rinne 25 gebildet. Eine Elektrodenbeschaltungsschicht 24 wird durch Kontaktlöcher, die in einem Silikonoxidfilm ausgebildet sind, gebildet, wodurch die Ausbildung des Halbleiterelementes komplettiert wird. Danach wird ein anorganischer oder organischer dicker Isolierungsfilm 26, wie z. B. ein Epoxidharzfilm in die Mesa-Rinne 25 aufgebracht, um auf diese Weise eine Entladung zu verhindern.
Beispiel 1
Planar-npn-Transistoren wurden durch ein bekanntes Verfahren hergestellt. Eine amorphe Silikonkarbidschicht wurde auf der Oberfläche jedes Transistors als Schutzfilm durch Plasma-CVD aufgebracht, um die gesamte Oberfläche in einer Dicke von ungefähr 1,0 /um zu bedecken. Der Schutzfilm enthielt als Verunreinigung oder Beimengung Wasserstoff, Stickstoff, Sauerstoff und ein Halogen. Die Zusammensetzung der Gasmischung war derart, daß das Verhältnis von SiH-Cl» : C_H_ : N„0 gleich 40 : 1.200 : 15 (cc/min.) betrug. In diesem Falle betrug die Entladungsfrequenz 13,56 MHz, der Druck 0,5 Torr, die Reaktionstemperatur 3500C und die Ausgangsleistung 400 W.
Andererseits wurden konventionelle Planar-npn-Halbleitervorrichtungen vorbereitet bzw. geschaffen, von denen jede als Schutzfilm einen konventionellen PSG-Filiii, einen konventionellen Si3N4-FiIm oder einen konventionellen Polyimidfilm aufwiest.
Die Halbleitervorrichtung der erfindungsgemäßen Art wurde mit der konventionellen Halbleitervorrichtung bei Anwendung einer Basis-Kollektor-Spannung VCß von 600 V bei einer Temperatur von 1500C in einem BT-Test (BT = bias temperature = Vorspannungstemperatur) von 500 Stunden verglichen, um auf diese Weise den Kollektor-Leckstrom zu messen. Die Ergebnisse sind in Fig. 3 dargestellt. Als Musteranzahl· wurden 200 erfindungsgemäße Halbleitervorrichtungen und 200 konventionelle Halbleitervorrichtungen verwendet. In Fig. 3 bezeichnen das Bezugszeichen A die erfindungsgemäßen Halbleitervorrichtungen und das Bezugszeichen B die konventionellen Halbleitervorrichtungen.
Wie aus Fig. 3 ersichtlich ist, wird im wesentlichen keine Zunahme im Basis-Kollektor-Leckstrom ICB0 bei den Halbleitervorrichtungen der erfindungsgemäßen Art in einem BT-Test festgestellt.
Ein ähnlicher BT-Test wurde für die erfindungsgemäßen Halbleitervorrichtungen ausgeführt, mit jeweils einem polykristallinen Silikonkarbidfilm als Schutzfilm im Vergleich mit den konventionellen Halbleitervorrichtungen. Es wurden im wesentlichen die gleichen Ergebnisse wie in Fig. 3 erzielt.
- 15 -
Beispiel 2
Die Halbleitervorrichtung der vorliegenden Erfindung wurde in derselben Weise wie beim Beispiel 1 hergestellt und vorbereitet. Andererseits wurden konventionelle Halbleitervorrichtungen verwendet, von denen jede als Schutzfilm einen PSG-FiIm oder Silikondioxidfilm aufwies. In jedem Falle betrug die Dicke des Schutzfilmes ungefähr 250 nm.
Ein PCT (pressure cooker test = Druckkochertest) wurde in Wasser ausgeführt, enthaltend schweres Wasser D2O- und Na-Ionen. Die Konzentrationsverteilung von Na und D wurde längs der Tiefe des Schutzfilmes geprüft. Die Ergebnisse sind in Fig. 4 dargestellt. In Bezug auf Fig. 4 zeigen die Kurven A, A1, B and C jeweils die Natriumverteilung im amorphen Silikonkarbidfilm, die schwere Wasserstoffverteilung in dem PSG-FiIm und die Natriumverteilung im Silikondioxidfilm. Wie aus Fig. 4 ersichtlich ist, können in der erfindungsgemäßen Halbleitervorrichtung Na und D bis zu einer Tiefe von nur 30 nm von der Oberfläche des Schutzfilmes durch- bzw. eindringen.

Claims (11)

  1. 39 619 q/pc
    Tokyo Shibaura Denki K.K., Kawasaki-shi / Japan
    Halbleitervorrichtung und Verfahren zu dessen Herstellung
    Patentansprüche
    Iy Halbleitervorrichtung mit einem Halbleitersubstrat, in dem eine Element-Region gebildet wird, und mit einem Schutzfilm auf dem Halbleitersubstrat, dadurch gekennzeichnet , daß der Schutzfilm (18) im wesentlichen aus amorphem oder polykristallinem Silikonkarbid besteht, das als Verunreinigung bzw. Störstoff mindestens ein aus der Gruppe bestehend aus Wasserstoff, Stickstoff, Sauerstoff und ein Halogen ausgewähltes Element aufweist.
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der Störstoff- bzw.
    Verunreinigungsgehalt ungefähr l/lO einer stöchiometrischen Zusammensetzung einer zwischen der Verunreinigung und Silizium gebildeten Verbindung ist.
  3. 3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß eine Elektrode und · eine Beschaltungsschicht vorgesehen sind, die auf dem Halbleitersubstrat aufgebracht sind und daß der Schutzfilm (18) auf der Elektrode und der Beschaltungsschicht vorgesehen sind.
  4. 4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der Schutzfilm (18) direkt auf dem Halbleitersubstrat aufgebracht ist.
  5. 5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß ein Isolierungsfilm (19) vorgesehen ist, der auf dem Schutzfilm (18) aufgebracht ist.
  6. 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet , daß die Halbleitervorrichtung eine Planar-Halbleitervorrichtung ist und daß der Isolierungsfilm (19) eine dielektrische Konstante von mindestens 7 aufweist.
  7. 7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Halbleitervorrich- tung eine Mesa-Halbleitervorrichtung ist und daß der Schutzfilm auf der inneren Oberfläche einer Mesa-Nut oder -Rinne aufgebracht ist.
  8. 8. Verfahren zum Schützen einer Halbleitervorrichtung durch Bildung eines Schutzfilms auf einer Oberfläche der Halbleitervorrichtung, dadurch gekennzeichnet , daß der Schutzfilm (18) im
    wesentlichen aus amorphem oder polykristallinem SiIikonkarbid besteht, welches als Verunreinigung oder Störstoff mindestens ein aus der Gruppe, bestehend aus Wasserstoff, Stickstoff, Sauerstoff und ein HaIogen ausgewähltes Element aufweist.
  9. 9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch die folgenden Schritte: 10
    Herstellung eines Halbleitersubstrates und
    Bildung des Schutzfilms (18) auf dem Halbleitersubstrat durch plasmachemische Aufdampfung unter Verwendung einer Gasmischung von SiH X , Propan und Stickstoffmonoxid, wobei X ein Halogen, m und η jeweils eine gerade Zahl zwischen 0 und 4 und m + η = 4 ist.
  10. 10. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch die folgenden Schritte:
    Herstellung des Halbleitersubstrates und 25
    Bildung des Schutzfilms (18) durch chemische Aufdampfung mit reduziertem Druck unter Verwendung einer Gasmischung von Silizium, Propan und Stickstoffmonoxid.
    ■30
  11. 11. Schutzfilm einer Halbleitervorrichtung, dadurch gekennzeichnet , daß der Schutzfilm im wesentlichen aus einem amorphen oder polykristallinen Silikonkarbid besteht, da als Verunreinigung oder Störstoff mindestens ein aus der Gruppe enthaltend Wasserstoff, Stickstoff, Sauerstoff und ein Halogen ausgewähltes Element aufweist.
DE19833346803 1982-12-24 1983-12-23 Halbleitervorrichtung und verfahren zu dessen herstellung Granted DE3346803A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57232953A JPS59119733A (ja) 1982-12-24 1982-12-24 半導体装置

Publications (2)

Publication Number Publication Date
DE3346803A1 true DE3346803A1 (de) 1984-07-05
DE3346803C2 DE3346803C2 (de) 1991-08-29

Family

ID=16947446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833346803 Granted DE3346803A1 (de) 1982-12-24 1983-12-23 Halbleitervorrichtung und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US4647472A (de)
JP (1) JPS59119733A (de)
DE (1) DE3346803A1 (de)
GB (1) GB2132817B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0671765A1 (de) * 1994-03-11 1995-09-13 Ramtron International Corporation Passivierungsverfahren und Struktur für eine ferroelektrisch integrierte Schaltung, die harte keramische oder andere Materialien benutzt
DE4428524A1 (de) * 1994-08-11 1997-12-04 Eupec Gmbh & Co Kg Halbleiterbauelement mit Passivierungsschicht
DE102017103620A1 (de) 2017-02-22 2018-08-23 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
US4842888A (en) * 1988-04-07 1989-06-27 Dow Corning Corporation Ceramic coatings from the pyrolysis in ammonia of mixtures of silicate esters and other metal oxide precursors
JPH01283838A (ja) * 1988-05-10 1989-11-15 Toshiba Corp 半導体装置
US4981071A (en) * 1988-11-03 1991-01-01 Leybold Aktiengesellschaft Machine element with coating
US5011706A (en) * 1989-04-12 1991-04-30 Dow Corning Corporation Method of forming coatings containing amorphous silicon carbide
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
US5010355A (en) * 1989-12-26 1991-04-23 Xerox Corporation Ink jet printhead having ionic passivation of electrical circuitry
US5313094A (en) * 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
DE19507130C2 (de) * 1995-03-01 1997-08-21 Daimler Benz Ag Passivierung von SiC-Bauelementen
US5530581A (en) * 1995-05-31 1996-06-25 Eic Laboratories, Inc. Protective overlayer material and electro-optical coating using same
US5755759A (en) * 1996-03-14 1998-05-26 Eic Laboratories, Inc. Biomedical device with a protective overlayer
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
GB0129567D0 (en) * 2001-12-11 2002-01-30 Trikon Technologies Ltd Diffusion barrier
AU2002304066A1 (en) * 2002-05-24 2003-12-12 National Institute Of Advanced Industrial Science And Technology Electric signal transmission line
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3485666A (en) * 1964-05-08 1969-12-23 Int Standard Electric Corp Method of forming a silicon nitride coating
DE1589866A1 (de) * 1966-12-01 1971-03-04 Gen Electric Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
DE3000802A1 (de) * 1980-01-11 1981-07-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung vn silizium
DE3208494A1 (de) * 1981-03-09 1982-09-30 Canon K.K., Tokyo Verfahren zur herstellung eines fotoleitfaehigen elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1566072A (en) * 1977-03-28 1980-04-30 Tokyo Shibaura Electric Co Semiconductor device
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
FR2449333A1 (fr) * 1979-02-14 1980-09-12 Radiotechnique Compelec Perfectionnement aux dispositifs semi-conducteurs de type darlington
JPS55115386A (en) * 1979-02-26 1980-09-05 Hitachi Ltd Semiconductor laser unit
JPS5840831A (ja) * 1982-08-13 1983-03-09 Hitachi Ltd 半導体装置
US4544423A (en) * 1984-02-10 1985-10-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Amorphous silicon semiconductor and process for same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3485666A (en) * 1964-05-08 1969-12-23 Int Standard Electric Corp Method of forming a silicon nitride coating
DE1589866A1 (de) * 1966-12-01 1971-03-04 Gen Electric Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
DE3000802A1 (de) * 1980-01-11 1981-07-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung vn silizium
DE3208494A1 (de) * 1981-03-09 1982-09-30 Canon K.K., Tokyo Verfahren zur herstellung eines fotoleitfaehigen elements

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM-Technical Disclosure Bulletin, Bd. 13, No. 12, Mai 1971, S. 3658 *
IBM-Technical Disclosure Bulletin, Br. 18, No. 12, Mai 1976, S. 4008 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0671765A1 (de) * 1994-03-11 1995-09-13 Ramtron International Corporation Passivierungsverfahren und Struktur für eine ferroelektrisch integrierte Schaltung, die harte keramische oder andere Materialien benutzt
US5578867A (en) * 1994-03-11 1996-11-26 Ramtron International Corporation Passivation method and structure using hard ceramic materials or the like
DE4428524A1 (de) * 1994-08-11 1997-12-04 Eupec Gmbh & Co Kg Halbleiterbauelement mit Passivierungsschicht
DE102017103620A1 (de) 2017-02-22 2018-08-23 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung
US10858246B2 (en) 2017-02-22 2020-12-08 Infineon Technologies Ag Semiconductor device, microphone and methods for forming a semiconductor device
DE102017103620B4 (de) 2017-02-22 2022-01-05 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung
US11352253B2 (en) 2017-02-22 2022-06-07 Infineon Technologies Ag Semiconductor device, microphone and methods for forming a semiconductor device

Also Published As

Publication number Publication date
GB2132817B (en) 1987-04-29
DE3346803C2 (de) 1991-08-29
GB8333893D0 (en) 1984-02-01
JPS59119733A (ja) 1984-07-11
US4647472A (en) 1987-03-03
JPH0416938B2 (de) 1992-03-25
GB2132817A (en) 1984-07-11

Similar Documents

Publication Publication Date Title
DE3346803A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE2513459A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2931032A1 (de) Halbleiteranordnung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2547304A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE2617398A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE3329065A1 (de) Polymerschichten fuer elektronische schaltungen
DE3013563C2 (de)
DE2527621B2 (de) Feldeffekt-Halbleiterbauelement
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE4128211A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE1923035A1 (de) Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm
DE2460682A1 (de) Halbleitervorrichtung
DE2422970A1 (de) Verfahren zum chemischen niederschlagen von silicium-dioxyd-filmen aus der dampfphase
DE2937547A1 (de) Verfahren zur verbesserung der physikalischen eigenschaften von polyimid- silicon-copolymeren u.a. polymeren substanzen
EP0075892A2 (de) Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht
DE2148120B2 (de) Verfahren zum Niederschlagen von Glasfilmen
DE2747474A1 (de) Halbleiterbauelement
AT347503B (de) Verfahren zur erzeugung einer glasschutzschicht auf der oberflaeche von halbleiterbauelementen
DE2705902A1 (de) Germanium enthaltender siliciumnitridfilm

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee