DE3346803C2 - - Google Patents

Info

Publication number
DE3346803C2
DE3346803C2 DE3346803A DE3346803A DE3346803C2 DE 3346803 C2 DE3346803 C2 DE 3346803C2 DE 3346803 A DE3346803 A DE 3346803A DE 3346803 A DE3346803 A DE 3346803A DE 3346803 C2 DE3346803 C2 DE 3346803C2
Authority
DE
Germany
Prior art keywords
protective film
semiconductor device
silicon
film
halogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3346803A
Other languages
English (en)
Other versions
DE3346803A1 (de
Inventor
Shunichi Hiratsuka Kanagawa Jp Hiraki
Yoshikazu Chigasaki Kanagawa Jp Usuki
Kazuhiro Kawasaki Jp Takimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3346803A1 publication Critical patent/DE3346803A1/de
Application granted granted Critical
Publication of DE3346803C2 publication Critical patent/DE3346803C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, wonach zunächst ein Halbleitersubstrat, gegebenenfalls mit spezifischen Halbleiterzonen, hergestellt und dann auf das Halbleitersubstrat ein Schutzfilm aufgebracht wird, der eine Schicht im wesentlichen aus amorphem oder polykristallinem Siliziumkarbid aufweist, das als Verunreinigung mindestens ein aus der Gruppe bestehend aus Wasserstoff, Stickstoff, Sauerstoff und einem Halogen ausgewähltes Element aufweist.
Ein Verfahren dieser Gattung ist aus der US-PS 41 61 743 bekannt. Dort wird bei einer Halbleitervorrichtung beim Aufbringen einer Siliziumkarbidschicht durch Ionenimplantation oder durch ein CVD-Verfahren auch das verunreinigende Element eingebracht, wobei sich jedoch die Sperrwirkung dieser Schicht nicht exakt auf gewünschte Werte einstellen läßt.
Aus der US-PS 34 85 666 ist ein Verfahren zum Auftragen einer kohärenten Siliziumnitridschicht auf die Oberfläche eines Substrats bekannt, wobei eine Gasatmosphäre zur Anwendung gelangt, die aus einer Mischung eines Hydrids von Stickstoff und eines Hydrids von Silizium besteht. Darüber hinaus kann dort auch eine weitere Schicht aus Siliziumkarbid aufgebracht werden, wobei von einem Silan sowie von Methan oder Äthan ausgegangen wird.
Aus der Druckschrift "Technical Disclosure Bulletin" von IMB, Band 13, Mr. 12, Mai 1987, Seite 3658, geht hervor, daß Siliziumkarbid durch ein Aufdampfverfahren als Überzug auf einem Halbleitersubstrat hergestellt werden kann, wobei auch ungesättigte Kohlenwasserstoffe wie Äthylen und Acethylen zur Anwendung gelangen.
Aus der DE-OS 32 08 494 ist ein Verfahren zur Herstellung eines fotoleitenden Elementes bekannt, bei dem für die Bildung einer fotoleitfähigen Schicht auf einem Träger eine Schicht aus einem amorphen Material mit einer Matrix von Siliziumatomen und Kohlenstoffatomen, Stickstoffatomen oder Sauerstoffatomen aufgetragen wird, die ggf. Wasserstoffatome oder Halogenatome enthält, wobei in einem durch Glimmentladung erzeugten Plasma u. a. aus Silanen, gesättigten Kohlenwasserstoffen und Stickstoffmonoxid eine entsprechende Schicht abgeschieden wird.
Schließlich ist aus der DE-OS 30 00 802 ein Verfahren zur Herstellung von Silizium bekannt, bei dem in einem mit einer Siliziumverbindung wie z. B. SiH₄, SiCl₄, SiHCl₃ oder SiH₂Cl₂ beladenen Gasstrom ein Plasma erzeugt und in diesem Plasma die Siliziumverbindung zu Silizium zerlegt oder reduziert wird. Gemäß dieser Druckschrift wird auch eine Siliziumkarbid­ schicht entsprechend hergestellt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleitervorrichtung der eingangs genannten Gattung zu schaffen, welches die Möglichkeit bietet, die Menge der in den Schutzfilm einzubringenden verunreinigenden Ionen sehr genau zu steuern.
Erfindungsgemäß wird diese Aufgabe mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den dem Patentanspruch 1 nachgeordneten Patentansprüchen.
Im folgenden werden Ausführungsbeispiele an Hand von Figuren beschrieben. Es zeigt
Fig. 1 eine schematische Schnittansicht einer Pla­ nar-Halbleitervorrichtung der vorliegenden Erfindung;
Fig. 2 eine schematische Schnittansicht einer Me­ sa-Halbleitervorrichtung der vorliegenden Erfindung;
Fig. 3 eine graphische Darstellung der Größen der Kollektor-Leckströme der Halbleitervorrichtung der vorliegenden Erfindung im Vergleich mit konventionel­ len Halbleitervorrichtungen in einem Vorspannungstem­ peraturtest und
Fig. 4 eine graphische Darstellung der Konzentra­ tionsprofile von Na und D in dem Schutzfilm der Halb­ leitervorrichtung der vorliegenden Erfindung sowie einer konventionellen Halbleitervorrichtung in einem Druckkochertest.
Halbleitervorrichtungen der vorliegenden Erfindung umfassen alle bekannten Halbleitervorrichtungen mit einem Schutzfilmüberzug aus amorphem oder polykri­ stallinem Siliziumkarbid, das als eine Verunreinigung oder Störstoff mindestens ein Element aufweist, wel­ ches aus der Gruppe ausgewählt ist, die aus Wasser­ stoff, Stickstoff, Sauerstoff und einem Halogen be­ steht.
Im folgenden wird nun an Hand von Fig. 1 als typisches Beispiel eine planare Halbleitervorrichtung der er­ findungsgemäßen Art beschrieben.
Es wird ein Siliziumsubstrat 11 mit einer N--Typ-Si­ liziumregion auf einer N⁺-Typ-Siliziumregion vorbe­ reitet. Eine Basisregion 12 sowie eine Schutzringre­ gion 13 werden in einem bekannten Verfahren in dem Siliziumsubstrat 11 gleichzeitig geschaffen. Danach wird eine Emitterregion 14 sowie eine Kanalschnittre­ gion 15 gebildet.
Danach wird eine Aluminium-Elektroden-Beschaltungs­ schicht 17 gebildet, um die entsprechenden Regionen durch Kontaktlöcher zu kontaktieren, die in einem Si­ liziumoxidfilm 16 auf dem Silikonsubstrat 11 gebildet sind.
Der zuvor beschriebene Prozeß ist bekannt zur Her­ stellung einer Planar-Halbleitervorrichtung. In der folgenden Beschreibung wird dieser Prozeß bzw. die Herstellung der Planar-Halbleitervorrichtung nicht weiter beschrieben, da dies im weiteren nicht erfor­ derlich ist.
Die Oberfläche der Planar-Halbleitervorrichtung der zuvor beschriebenen Art wird mit einem Schutzfilm 18 von einem amorphen oder polykristallinen Siliziumkar­ bid überzogen bzw. bedeckt, das eine Verunreinigung oder Störstoff von mindestens einem Element enthält, das aus der Gruppe ausgewählt ist, die aus Wasser­ stoff, Stickstoff, Sauerstoff und einem Halogen be­ steht. Der Schutzfilm 18 aus amorphem Siliziumkarbid kann durch Plasma-CVD gebildet werden unter Verwen­ dung von SiHmXn (wobei X ein Halogen, m und n je­ weils eine gerade Zahl von 0 bis 4, und m + n = 4 ist) von Propan und einer geringen Menge Stickstoffmonoxid. Das Plasma-CVD ist als einer der Bearbeitungs- bzw. Prozeßtechniken für eine Halblei­ tervorrichtung bekannt. Auf Grund dessen wird diese Technik nicht im einzelnen beschrieben. Der Schutz­ film 18 kann z. B. gebildet werden bei einer Entla­ dungsfrequenz von ungefähr 13,56 MHz, einem Druck in­ nerhalb eines Bereiches zwischen 0,133 mbar und 1,33 mbar, einer Temperatur innerhalb eines Bereiches zwischen 350°C und 600°C und bei einer Ausgangsleistung inner­ halb eines Bereiches zwischen 150 und 500 W. Der Schutzfilm 18 hat bevorzugt eine Dicke von 0,5 µm oder mehr. In diesem Fall beträgt das Verhältnis von SiHmXn zu C₃H₈ zu N₂O ungefähr 40 : 1200 : 15 (cm³/min.).
Die Anteile der Verunreinigungen in dem amorphen oder polykristallinen Siliziumkarbidfilm sind bevorzugt ge­ ringer als 1/10 der stöchiometrischen Zusammensetzung der zwischen dem Verunreinigungselement und dem Silizium gebildeten Mischung. Wenn z. B. Chlor als Verunreinigung enthalten ist, ist die Mischung bzw. Zusammen­ setzung von Chlor und Silizium gegeben durch SiCl₄, was bedeutet, daß diese Mischung 4 Chloratome für 1 Siliziumatom enthält, so daß der Inhalt von Chlor in Bezug auf 1 Mol Silizium, bevorzugt 0,4 Mol oder we­ niger ist.
Auf diese Weise kann die Halbleitervorrichtung mit dem Schutzfilm 18 der zuvor beschriebenen Art erhal­ ten werden. Wenn die Halbleitervorrichtung eine Pla­ nar-Halbleitervorrichtung ist, wird eine Isolierungs­ schicht 19 mit einer dielektrischen Konstanten von 7 oder mehr auf dem Schutzfilm 18 ausgebildet. Auf diese Weise kann die dielektrische Sperrspannung der Halbleitervorrichtung weiter vergrößert werden. Ein Material wie z. B. Al₂O₃, Si₃N₄, Nb₂O₃, HfO₂, Ta₂O₃, TiO₃ und ein niedrig schmelzendes Glas (z. B. ZnO- oder PbO-Basis) kann als Mate­ rial für den Isolierungsfilm 19 verwendet werden.
Es wird nun eine Ausführungsform beschrieben, in der ein Mesa-Transistor gemäß Fig. 2 verwendet wird. Eine Basisschicht 21 und eine Emitterregion 22 in ihr, werden auf einem Siliziumsubstrat 20 geschaffen, das eine N--Typ-Region auf einer N⁺-Typ-Silizium­ region aufweist. Danach wird eine Mesa-Nut- oder -Rinne 25 gebildet. Ein Schutzfilm 26 aus amorphem oder polykristallinem Siliziumkarbid mit mindestens einer Verunreinigung aus der Gruppe Wasserstoff, Stickstoff, Sauerstoff und Haloge wird durch denselben Prozeß, wie zuvor be­ schrieben, auf der Oberfläche der Mesa-Rinne 25 ge­ bildet. Eine Elektrodenbeschaltungsschicht 24 wird durch Kontaktlöcher, die in einem Siliziumoxidfilm 23 ausgebildet sind, gebildet, wodurch die Ausbildung des Halbleiterelementes komplettiert wird. Danach wird ein Anorganischer oder organischer dicker Iso­ lierungsfilm 27, wie z. B. ein Epoxidharzfilm in die Mesa-Rinne 25 aufgebracht, um auf diese Weise eine Entladung zu verhindern.
Beispiel 1
Planar-npn-Transistoren wurden durch ein bekanntes Verfahren hergestellt. Eine amorphe Siliziumkarbid­ schicht wurde auf der Oberfläche jedes Transistors als Schutzfilm durch Plasma-CVD aufgebracht, um die gesamte Oberfläche in einer Dicke von ungefähr 1,0 µm zu bedecken. Der Schutzfilm enthielt als Verunreinigung oder Beimengung Wasserstoff, Stick­ stoff, Sauerstoff und ein Halogen. Die Zusammen­ setzung der Gasmischung war derart, daß das Verhält­ nis von SiH₂Cl₂ : C₃H₈ : N₂O gleich 40 : 1200 : 15 (cm³/min.) betrug. In diesem Falle be­ trug die Entladungsfrequenz 13,56 MHz, der Druck 0,7 mbar, die Reaktionstemperatur 350°C und die Aus­ gangsleistung 400 W.
Andererseits wurden konventionelle Planar-npn-Halb­ leitervorrichtungen vorbereitet bzw. geschaffen, von denen jede als Schutzfilm einen konventionellen PSG- Film, einen konventionellen Si₃N₄-Film oder einen konventionellen Polyimidfilm aufwies.
Die Halbleitervorrichtung der erfindungsgemäßen Art wurde mit der konventionellen Halbleitervorrichtung bei Anwendung einer Basis-Kollektor-Spannung VCBvon 600 V bei einer Temperatur von 150°C in einem BT-Test (BT = bias temperature = Vorspannungstempera­ tur) von 500 Stunden verglichen, um auf diese Weise den Kollektor-Leckstrom zu messen. Die Ergebnisse sind in Fig. 3 dargestellt. Als Musteranzahl wurden 200 erfindungsgemäße Halbleitervorrichtungen und 200 konventionelle Halbleitervorrichtungen verwendet. In Fig. 3 bezeichnen das Bezugszeichen A die erfindungs­ gemäßen Halbleitervorrichtungen und das Bezugszeichen B die konventionellen Halbleitervorrichtungen.
Wie aus Fig. 3 ersichtlich ist, wird im wesentlichen keine Zunahme im Basis-Kollektor-Leckstrom ICBO bei den Halbleitervorrichtungen der erfindungsgemäßen Art in einem BT-Test festgestellt.
Ein ähnlicher BT-Test wurde für die erfindungsgemäßen Halbleitervorrichtungen ausgeführt, mit jeweils einem polykristallinen Siliziumkarbidfilm als Schutzfilm im Vergleich mit den konventionellen Halbleitervorrich­ tungen. Es wurden im wesentlichen die gleichen Ergeb­ nisse wie in Fig. 3 erzielt.
Beispiel 2
Die Halbleitervorrichtung der vorliegenden Erfindung wurde in derselben Weise wie beim Beispiel 1 herge­ stellt und vorbereitet. Andererseits wurden konven­ tionelle Halbleitervorrichtungen verwendet, von denen jede als Schutzfilm einen PSG-Film oder Siliziumdi­ oxidfilm aufwies. In jedem Falle betrug die Dicke des Schutzfilmes ungefähr 250 nm.
Ein PCT (pressure cooker test = Druckkochertest) wurde in Wasser ausgeführt, enthaltend schweres Wasser D₂O- und Na-Ionen. Die Konzentrationsverteilung von Na und D wurde längs der Tiefe des Schutzfilmes ge­ prüft. Die Ergebnisse sind in Fig. 4 dargestellt. In Bezug auf Fig. 4 zeigen die Kurven A, A′, B und C je­ weils die Natriumverteilung im amorphen Siliziumkar­ bidfilm, die schwere Wasserstoffverteilung in dem PSG-Film und die Natriumverteilung im Siliziumdioxid­ film. Wie aus Fig. 4 ersichtlich ist, können in der erfindungsgemäßen Halbleitervorrichtung Na und D bis zu einer Tiefe von nur 30 nm von der Oberfläche des Schutzfilmes durch- bzw. eindringen.

Claims (3)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, wonach zunächst ein Halbleitersubstrat, gegebenenfalls mit spezifischen Halbleiterzonen, hergestellt und dann auf das Halbleitersubstrat ein Schutzfilm aufgebracht wird, der eine Schicht im wesentlichen aus amorphem oder polykristallinem Siliciumkarbid aufweist, das als Verunreinigung mindestens ein aus der Gruppe bestehend aus Wasserstoff, Stickstoff, Sauerstoff und einem Halogen ausgewähltes Element aufweist, dadurch gekennzeichnet, daß der Schutzfilm (18) auf dem Halbleitersubstrat durch plasmachemische Aufdampfung unter Verwendung einer Gasmischung aus SiHmXn, worin X ein Halogen, m und n jeweils eine gerade Zahl von 0 bis 4 und m + n = 4 sind, sowie aus Propan und Stickstoffmonoxid ausgebildet wird und daß das Verhältnis von SiHmXn zu Propan zu Stickstoffmonoxid in der Gasmischung ca. 40 : 1200 : 15 (cm³/min) beträgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Temperatur während der Herstellung des Schutzfilms in einem Bereich von ca. 350°C bis 600°C liegt und der Druck im Bereich von ca. 0,133 mbar bis 1,33 mbar liegt.
3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß auf den Schutzfilm (18) eine isolierende Schicht (19, 27) aufgebracht wird.
DE19833346803 1982-12-24 1983-12-23 Halbleitervorrichtung und verfahren zu dessen herstellung Granted DE3346803A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57232953A JPS59119733A (ja) 1982-12-24 1982-12-24 半導体装置

Publications (2)

Publication Number Publication Date
DE3346803A1 DE3346803A1 (de) 1984-07-05
DE3346803C2 true DE3346803C2 (de) 1991-08-29

Family

ID=16947446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833346803 Granted DE3346803A1 (de) 1982-12-24 1983-12-23 Halbleitervorrichtung und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US4647472A (de)
JP (1) JPS59119733A (de)
DE (1) DE3346803A1 (de)
GB (1) GB2132817B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19507130A1 (de) * 1995-03-01 1996-10-10 Daimler Benz Ag Passivierung von SiC-Bauelementen

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
US4842888A (en) * 1988-04-07 1989-06-27 Dow Corning Corporation Ceramic coatings from the pyrolysis in ammonia of mixtures of silicate esters and other metal oxide precursors
JPH01283838A (ja) * 1988-05-10 1989-11-15 Toshiba Corp 半導体装置
US4981071A (en) * 1988-11-03 1991-01-01 Leybold Aktiengesellschaft Machine element with coating
US5011706A (en) * 1989-04-12 1991-04-30 Dow Corning Corporation Method of forming coatings containing amorphous silicon carbide
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
US5010355A (en) * 1989-12-26 1991-04-23 Xerox Corporation Ink jet printhead having ionic passivation of electrical circuitry
US5313094A (en) * 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
DE4428524A1 (de) * 1994-08-11 1997-12-04 Eupec Gmbh & Co Kg Halbleiterbauelement mit Passivierungsschicht
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
US5530581A (en) * 1995-05-31 1996-06-25 Eic Laboratories, Inc. Protective overlayer material and electro-optical coating using same
US5755759A (en) * 1996-03-14 1998-05-26 Eic Laboratories, Inc. Biomedical device with a protective overlayer
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
GB0129567D0 (en) * 2001-12-11 2002-01-30 Trikon Technologies Ltd Diffusion barrier
WO2003100861A1 (fr) * 2002-05-24 2003-12-04 National Institute Of Advanced Industrial Science And Technology Ligne de transmission de signaux electriques
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
DE102017103620B4 (de) 2017-02-22 2022-01-05 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1104935A (en) * 1964-05-08 1968-03-06 Standard Telephones Cables Ltd Improvements in or relating to a method of forming a layer of an inorganic compound
GB1211354A (en) * 1966-12-01 1970-11-04 Gen Electric Improvements relating to passivated semiconductor devices
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
GB1566072A (en) * 1977-03-28 1980-04-30 Tokyo Shibaura Electric Co Semiconductor device
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
FR2449333A1 (fr) * 1979-02-14 1980-09-12 Radiotechnique Compelec Perfectionnement aux dispositifs semi-conducteurs de type darlington
JPS55115386A (en) * 1979-02-26 1980-09-05 Hitachi Ltd Semiconductor laser unit
DE3000802A1 (de) * 1980-01-11 1981-07-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung vn silizium
DE3208494C2 (de) * 1981-03-09 1993-09-30 Canon Kk Verfahren zur Herstellung eines fotoleitfähigen Elements
JPS5840831A (ja) * 1982-08-13 1983-03-09 Hitachi Ltd 半導体装置
US4544423A (en) * 1984-02-10 1985-10-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Amorphous silicon semiconductor and process for same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19507130A1 (de) * 1995-03-01 1996-10-10 Daimler Benz Ag Passivierung von SiC-Bauelementen

Also Published As

Publication number Publication date
JPS59119733A (ja) 1984-07-11
GB8333893D0 (en) 1984-02-01
JPH0416938B2 (de) 1992-03-25
GB2132817A (en) 1984-07-11
US4647472A (en) 1987-03-03
GB2132817B (en) 1987-04-29
DE3346803A1 (de) 1984-07-05

Similar Documents

Publication Publication Date Title
DE3346803C2 (de)
DE69226814T2 (de) CVD-Methode zur Bildung eines Siliziumoxydfilms
DE69330851T2 (de) Verfahren zum Auftragen von Silizium-Oxid-Schichten mit verbesserten Eigenschaften
DE69534699T2 (de) Verfahren zur Ablagerung von Fluorsilikatglas
DE69022667T2 (de) Anisotropische Ablagerung von Siliziumdioxyd.
DE68909774T2 (de) Abscheidung von Siliziumdioxid-Filmen, ausgehend von flüssigen Alkylsilanen.
DE60005874T2 (de) Herstellungsverfahren für einen porösen Siliziumoxid-Film
DE19612450A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE69026059T2 (de) Verfahren zur Herstellung eines SiO2 Films mit einer Polysiloxan/Ozonreaktion
DE19711267A1 (de) Vorrichtung zur chemischen Dampfabscheidung mit induktiv gekoppeltem Plasma
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE69105404T2 (de) Verfahren zum Erzeugen einer Siliziumdioxid-Schicht auf einem Substrat mittels chemischer Dampfphasenabscheidung bei niedrigem Druck(LPCVD).
EP0080652A2 (de) Fototransistor in MOS-Dünnschichttechnik, Verfahren zu seiner Herstellung und Verfahren zu seinem Betrieb
DE19844102A1 (de) Herstellverfahren für eine Halbleiterstruktur
DE2557079C2 (de) Verfahren zum Herstellen einer Maskierungsschicht
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE2658448A1 (de) Verfahren zum selektiven gasaetzen einer siliciumnitridschicht
DE3329065A1 (de) Polymerschichten fuer elektronische schaltungen
DE69108837T2 (de) Erzeugungsmethode einer CVD-Silizium-Oxynitridschicht.
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE2547304A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1544287A1 (de) Verfahren zum Herstellen einer Schutzschicht aus einer Silizium-oder Germaniumstickstoff-Verbindung an der Oberflaeche eines Halbleiterkristalls
EP0381110B1 (de) Schutzschicht für elektroaktive Passivierschichten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee