DE3125136A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE3125136A1
DE3125136A1 DE19813125136 DE3125136A DE3125136A1 DE 3125136 A1 DE3125136 A1 DE 3125136A1 DE 19813125136 DE19813125136 DE 19813125136 DE 3125136 A DE3125136 A DE 3125136A DE 3125136 A1 DE3125136 A1 DE 3125136A1
Authority
DE
Germany
Prior art keywords
gas mixture
layer
plasma
vol
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813125136
Other languages
English (en)
Other versions
DE3125136C2 (de
Inventor
Jan Dieleman
Franciscus Hubertus Marie Sanders
Jozef Alphons Marie 5621 Eindhoven Sanders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3125136A1 publication Critical patent/DE3125136A1/de
Application granted granted Critical
Publication of DE3125136C2 publication Critical patent/DE3125136C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

N.V. Philips'Gloeüampenfabriekenr'EnAhoven ::·- "--* ":
9792 y x 5.2.1981
Verfahren zur Herstellung einer Halbleiteranordnung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine auf einem Substrat vorhandene Schicht, die stellenweise mit einer organischen Lackschicht bedeckt ist, durch Kontaktierung der Schicht mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas geätzt wird, welche Gasmischung eine Halogen- und eine Sauerstoffverbindung enthält. Hierbei kann die Schicht, wie beispielsweise in üblichen Tunnelreaktoren, mit elektrisch ungeladenen Bestandteilen des Plasmas allein, aber auch, wie beispielsweise in üblichen Pianarreaktoren, mit einer Mischung elektrisch geladener und ungeladener Bestandteile des Plasmas in Kontakt gebracht werden.
Ein derartiges Verfahren ist beispielsweise zur Herstellung von Halbleiteranordnungen besonders geeignet, bei dem zum Anbringen elektrischer Leitbahnen auf einem Substrat das ganze Substrat mit einer Leitschicht aus Metall oder Poly-Silicium (Poly-Si) bedeckt wird, deren Teile mit einer organischen Lackschicht bedeckt werden.
Unbedeckte Teile können danach in dem eingangs erwähnten Verfahren entfernt werden, wonach die restlichen Teile der Leitschicht die gewünschten Leitbahnen bilden. Zur Verwirklichung eines feinen Musters von Leitbahnen in der Praxis ist es u.a. äusserst wichtig, dass die Leitschicht gemessen über das Substrat gleichmässig abgeätzt und dabei die organische Lackschicht nicht zu stark angegriffen wird.
Aus der JAP-PS KOKAI 53-14571 ist ein Verfahren der eingangs erwähnten Art bekannt, bei dem die auf einem Substrat vorhandene Schicht, die stellenweise mit einer organischen Lackschicht bedeckt ist, durch Kontaktierung der Schicht mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas geätzt wird, welche Gasmischung CF. als
PHN 9792 XJ 5.2.1981
Halogenverbindung und CO2 als Sauerstoffverbindung enthält.
Ein Nachteil des bekannten Verfahrens ist, dass zum ausreichend gleichmässigen Abätzen einer Leitschicht aus Metall oder PoIy-Si von einem Substrat, die.CF^/COp-Gasmischung, in der das Plasma gebildet wird, verhältnismässig viel C0? enthalten muss. Demzufolge wird jedoch eine organische Lackschicht, die die Leitschicht stellenweise bedeckt, von den Bestandteilen des Plasmas verhältnismässig stark angegriffen. Deswegen muss mit einer verhält-
1" nismässig dicken Lackschicht und dadurch mit einem verhältnismässig groben Muster von Leitbahnen gearbeitet werden.
Der Erfindung liegt u,n, die Aufgabe zugrunde,
diese Nachteile zu beseitigen, und diese Aufgabe wird erfindungsgemäss mit einem Verfahren eingangs erwähnter Art
^ dadurch gelöst, dass der Gasmischung 1 bis I5 VoI„$ an CO zugesetzt wird. Durch Zusätze einer nur geringen CO-Menge zur Gasmischung, in der das Plasma gebildet wird, werden Geschwindigkeit.und Gleichmässigkeit, mit der die Leitschicht durch die Bestandteile des Plasmas entfernt wird, " nicht nachteilig beeinflusst, während die Atzgeschwindigkeit j mit der der organische Lack entfernt wird,, um ungefähr den Faktor zehn kleiner wird. Hierdurch kann die organische Lackschicht verhältnismässig dünn sein und damit kann mit einem verhältnismässig feinen Muster von Leitbahnen gearbeitet werden.
In einer bevorzugten Ausführungsform des erfindungsgemässen Verfahrens enthält die Gasmischung, in der das Plasma gebildet wird, neben dem CO-Zusatz als Halogenverbindung CFr und als Sauerstoffverbindung eine
^ Verbindung aus der Gruppe Op, C0„ und NO. PoIy-Si kann dabei etwa fünfzigmal schneller als organischer Lack entfernt werden, während über ein Substrat von etwa 100 cm2 gemessen dabei keine grösseren Unterschiede in der Atzgeschwindigkeit als etwa 10$ der grössten an dieser Ober-
fläche gemessenen Atzgeschwindigkeit auftreten. NO-Zusatz als Sauerstoffverbindung bietet ausserdem den Vorteil, dass Luftzusatz bis etwa 2,5 Vol„$ sich in den Unterschieden in der Atzgeschwindigkeit nicht nachteilig weiter auswirkt,
PHN 9792
die gemessen über die Substratoberfläche auftreten können, wie es der Fall ist mit Plasmen, die in Mischungen gebildet, werden, - denen C0_ als Sauerstoffverbindung zugesetzt wird. Hierdurch kann mit dieser Mischung verhältnismässig leicht gearbeitet werden, sogar mit Geräten, die nicht völlig leckfrei sind.
Die Erfindung wird nächstehend als Beispiel an Hand der Zeichnung und einiger Ausführungsbeispiele näher erläutert. Es zeigen
Fig. 1 bis 5 schematisch im Querschnitt aufeinanderfolgende Herstellungsstufen eines Teiles einer Halbleiteranordnung, wobei das erfindungsgemässe Verfahren angewandt wird,
Fig. 6 Atzgeschwindigkeiten von PoIy-Si, Fig. 7 über das Substrat gemessene Unterschiede in Atzgeschwindigkeiten von PoIy-Si, und
Fig. 8 Verhältnisse in Atzgeschwindigkeiten von Poly—Si und Fotolack, wie sie beim Atzen mit Bestandteilen von Plasma erreicht werden, die in CF./Og-» CFr/NO·^ und
2" vergleichsweise in CFr/COp-Mischungen mit variablen Op-, NO- bzw. COp-Mengen gebildet sind.
In Fig. 1 bis 5 sind schematisch aufeinanderfolgende Herstellungsstufen eines Feldeffekttransistors dargestellt, wobei von einem N-Typ Si-Substrat 1 ausgegangen wird, das auf übliche Weise mit SiOp-Gebieten 2 mit einer Dicke von etwa 1000 nm, auch Feldoxid genannt, in gegenseitig isolierten Feldern verteilt ist (Fig. 1). Der Deutlichkeit halber ist nur ein derartiges Feld dargestellt, aber in der Praxis wird ein Si-Substrat sehr viele derartiger Felder enthalten.
Nach dem Anbringen des Feldoxids 2 wird das
Si-Substrat 1 mit einer dünnen sogenannten Gate-Oxidschicht3 mit einer Dicke von etwa 10 nm versehen und die Gesamt-' hei.t zum Anbringen einer als Gate-Elektrode dienenden Leitbahn auf übliche Weise mit einer Metall- oder PoIy-Si-Schicht h und einer organischen Lackschicht 5 bedeckt. Die Lackschicht 5 dient dabei auch zur Definierung der der Gate des Feldeffekttransistors (Fig. 2).
PHN 9792 y &' 5.2.1981
Anschliessend werden die nicht von der Lackschicht 5 bedeckten Teile der Poly-Si-Schicht k in einem nachstehend zu beschreibenden Verfahren entfernt. Nachdem die jetzt frei gewordenen Teile der SiOp-Schicht 3 auf übliche Weise ebenfalls entfernt sind, werden in den so frei gemachten Teilen des Si-Substrats 1 auf übliche Weise durch eine B-Ionenimplantation P-Typ Si-Gebiete 6 und 7 gebildet, die später als Source und Drain des Transistors dienen (Fig. 3).
Nachdem auch die Lackschicht 5 entfernt ist, wird die Gesamtheit auf übliche Weise mit einer SiO2 Isolierschicht 8 bedeckt, in der auf übliche Weise mit Hilfe einer Fotolackmaskierungsschicht 9 Fenster 10 für die Kontaktierung der P-Typ Si-Gebiete 6 und 7 angebracht werden (Fig. k) .
Nachdem die Fenster 10 angebracht sind, wird auf übliche Weise die Maskierungsschicht 9 entfernt und die Gesamtheit zum Anbringen als Source- und Drain-Elektroden dienender Leitbahnen wiederum mit einer Metall- oder Poly-Si-Leitschicht 11 vollständig bedeckt. Davon werden auf übliche Weise Teile mit einer "organischen Lackschicht 12 abgedeckt, wonach die unbedeckten Teile ebenfalls im näher zu beschreibenden Verfahren abgetragen werden.
Zum Anbringen der elektrischen Leitbahnen werden die auf dem Si-Substrat 1 vorhandenen Leitschichten h und 11, die stellenweise mit einer organischen Lackschicht 5 und bedeckt sind, durch Kontaktierung dieser Schichten k und mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas abgeätzt, welche Gasmischung eine Halogen- und eine Sauerstoffverbindung enthält. Erfindungsgemäss wird der Gasmischung noch 1 bis 15 Vol.$ an CO zugesetzt. Durch diesen Zusatz werden die Geschwindigkeit und die Gleichmässigkeit, mit denen die Leitschicht k oder 11 entfernt wird, kaum beeinflusst, während die Geschwindigkeit, mit der die organische Lackschicht 5 oder 12 entfernt wird, etwa um den Faktor zehn kleiner wird. Hierdurch kann die Lackschicht 5 oder 12 verhältnismässig dünn sein und
PHN 9792 7 ί> 5.2.1981
dadurch kann mit einem verhältnismässig feinen Muster von Leitbahnen gearbeitet werden.
Bei den nachstehend zu beschreibenden Ausführungs beispielen wurden in einem Plasma-Atzreaktor Si-Scheiben mit einem Durchmesser von etwa 100 mm geätzt, die mit auf einer SiOp-Unterschicht angebrachten Mo- oder PoIy-Si-Schichten mit einer Schichtdicke von 250 bis 500 nm bedeckt waren. Nicht zu ätzende Teile waren mit einer organischen Lackschicht mit einer Dicke von 1000 bis I5OO nm abgeschirmt. Die so bearbeiteten Scheiben wurden bei einer Substrattemperatur von etwa 125°C mit einem Atzplasma in Kontakt gebracht, das im Reaktor bei einer Frequenz von 13156 MHz, einer Leistung von etwa I50 Watt und einem Gasstrom von 100 bis 300 cm3 bei Normalbedingungen pro Minute erzeugt.
BEISPIEL I
In Fig. 6 ist die Atzgeschwindigkeit R in nm/min dargestellt, mit der PoIy-Si mit ungeladenen Bestandteilen eines Plasmas abgeätzt wird, das in Gasmischungen von CF. und Op, von CF. und NO mit einem Gesamtdruck von etwa 50 Pa und vergleichsweise in Gasmischungen von CF. und C0? mit einem Gesamtdruck von etwa 50 Pa als Funktion der Op- NO- bzw. COp-Menge in Vol. fo gebildet wird, die der Gasmischung zugesetzt wird. Die Versuche wurden in der sogenannten Nachglimmphase der erwähnten Plasmas in einem Tunnelreaktor durchgeführt.
In Fig. 7 sind die maximalen Unterschiede in der
Atzgeschwindigkeit dargestellt, die über die Si-Scheibe, ausgedrückt in Prozent der maximalen auf der Si-Scheibe gemessenen Atzgeschwindigkeit gemessen werden, die sogenannte "Inhomogenität" I beim Atzen mit ungeladenen Bestandteilen von Plasma, das in Gasmischungen von CF. und O2, von CFr und NO und vergleichsweise in Gasmischungen von CFr und COp als Funktion der O2-, NO- bzw. COp-Menge in
Vol.$ gebildet wird, die der Gesmischung zugesetzt wird.
In Fig. 8 ist das Verhältnis in Atzgeschwindigkeiten von PoIy-Si und organischem Lack, der sogenannten "Selektivität" S, beim Atzen mit ungeladenen Bestandteilen
PHN 9792 $r J, 5.2.1981
von Plasmas dargestellt, die in Gasmischungen von CF. und O2, von CF. und NO und vergleichsweise in Gasmischungen von CF^ und CO^ als Funktion der O2-, NO- bzw. COp-Menge in Vol.% gebildet wird, die der Gasmischung zugesetzt wird.
Um in der Praxis mit diesen Gasmischungen arbeiten zu können ist es erwünscht, dass die Inhomogenität I kleiner als etwa 10$ ist, d.h. vorzugsweise wird mit Gasmischungen gearbeitet, denen zumindest 20 Vol.% an 0„ oder zumindest 25 Vol.$ an CO2 oder NO zugesetzt ist. In diesen Fällen
^ ist, insbesondere wenn 0„ der Gasmischung zugesetzt wird, die Selektivität S klein, d.h. der Angriff auf den organischen Lack ist verhältnismässig gross. Durch den Zusatz einer geringen CO-Menge zur Gasmischung ändern sich die Fig. 6 und 7 kaum, während die Skalenwerte entlang der vertikalen Achse der Fig. 8 um den Faktor zehn verkleinert werden müssen. Denn der Angriff auf den Fotolack ist zehnmal kleiner geworden. In einer Mischung von 65 VoI ο % an CF, und 35 Vol.$ an CO2 beträgt die Atzgeschwindigkeit von PoIy-Si kO nm/min und die des Fotolacks 60 nm/niino In einer Mischung von 62 Vol.<fo an CF2+, 33 Vol.$ an CO2 und 5 Vol.$ an CO beträgt die Atzgeschwindigkeit von PoIy-Si kO nm/uiin und die des Fotolacks nur noch 6 nm/min. ¥ird in diesen Gasmischungen C0? durch NO ersetzt, beträgt in beiden Fällen die Atzgeschwindjgkext von PoIy-Si 80 nm/min und die des Fotolacks 70 nm/min bzw» 7 nm/min. Ein zusätzlicher Vorteil von CF./NO-Mischungen besteht darin, dass bei Luftzusatz bis etwa 2,5 Vol.^, zur Gasmischung das in der Gasmischung gebildete Plasma homogen bleibt, was beispielsweise bei CFr/CO2-Mischungen nicht der Fall ist. Hierdurch ist die Arbeit mit CF,/NO-Mischungen in der Praxis verhältnismässig leicht, weil ein geringes Lufteinlecken in den Atzreaktor keinen Einfluss auf den Atzvorgang ausübt.
BEISPIEL II
Mit Bestandteilen eines Plasmas, das in einer Gasmischung von CFr, NO und CO gebildet wird, die etwa 25 Vol.'fo an NO und etwa 5 Vol.# an CO enthält, kann Mo mit einer Geschwindigkeit von 1,75 /um/min entfernt werden,
PHN 9792 y.[* 5.2.1981
während dabei organischer Lack mit einer Geschwindigkeit von 10 nm/min abgeätzt wird.
BEISPIEL III
Mit Bestandteilen eines Plasmas, das in einer Gasmischung SF^, NO und CO gebildet wird, die etwa 35 Vol.^o NO und 5 Vol.$ an CO enthält, kann PoIy-Si mit einer Geschwindigkeit von 100 nm/min entfernt werden, während dabei ein Angriff organischen Lacks nicht festgestellt werden kann.
BEISPIEL IV
Mit Bestandteilen eines Plasmas, das in einer Gasmischung von CF_CL, NO und CO gebildet wird, die etwa h5 Vol.$ an NO und etwa 5 Vol.$ an CO enthält, kann PoIy-Si mit einer Geschwindigkeit von 50 nm/min entfernt werden,
^ wälirend dabei ein Angriff organischen Lacks nicht festgestellt werden kann.
Leerseite

Claims (3)

  1. PHN 9792 ρ 5.2.1981
    PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine auf einem Substrat vorhandene Schicht, die stellenweise mit einer organischen Lackschicht bedeckt ist, durch Kontaktierung der Schicht mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas geätzt wird, welche Gasmischung eine Halogen- und eine Sauerstoffverbindung enthält, dadurch gekennzeichnet, dass der Gasmischung 1 bis 15 Vol.$ an CO zugesetzt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Gasmischung, in der das Plasma gebildet wird, als Halogenverbindung CF. und als Sauerstoffverbindung eine Verbindung aus der Gruppe Op, CO3 und NO enthält.
  3. 3. ■ Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Gasmischung, in der das Plasma gebildet wird, als Halogenverbindung SFg und als Sauerstoffverbindung eine Verbindung aus der Gruppe O2, CO2 und NO enthält.
DE19813125136 1980-07-11 1981-06-26 Verfahren zur herstellung einer halbleiteranordnung Granted DE3125136A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8004007A NL8004007A (nl) 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting.

Publications (2)

Publication Number Publication Date
DE3125136A1 true DE3125136A1 (de) 1982-03-04
DE3125136C2 DE3125136C2 (de) 1990-06-07

Family

ID=19835610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813125136 Granted DE3125136A1 (de) 1980-07-11 1981-06-26 Verfahren zur herstellung einer halbleiteranordnung

Country Status (8)

Country Link
US (1) US4381967A (de)
JP (2) JPS5749236A (de)
CA (1) CA1165903A (de)
DE (1) DE3125136A1 (de)
FR (1) FR2486715B1 (de)
GB (1) GB2081160B (de)
IE (1) IE52047B1 (de)
NL (1) NL8004007A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8004008A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
GB2121198A (en) * 1982-05-26 1983-12-14 Philips Electronic Associated Plasma-etch resistant mask formation
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
JPH07118474B2 (ja) * 1984-12-17 1995-12-18 ソニー株式会社 エツチングガス及びこれを用いたエツチング方法
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
JPS63244848A (ja) * 1987-03-31 1988-10-12 Toshiba Corp ドライエツチング方法
US4836886A (en) * 1987-11-23 1989-06-06 International Business Machines Corporation Binary chlorofluorocarbon chemistry for plasma etching
DE19819428C1 (de) * 1998-04-30 1999-11-18 Daimler Chrysler Ag Anzündelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160690A (en) * 1977-03-31 1979-07-10 Tokyo Shibaura Electric Co., Ltd. Gas etching method and apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE138850C (de) *
JPS5122637A (en) * 1974-08-20 1976-02-23 Fujitsu Ltd Kinzokuhimakuno etsuchinguhoho
JPS5289540A (en) * 1976-01-21 1977-07-27 Mitsubishi Electric Corp Etching gaseous mixture
JPS6019139B2 (ja) * 1976-07-26 1985-05-14 三菱電機株式会社 エツチング方法およびプラズマエツチング用混合物ガス
JPS53112065A (en) * 1977-03-11 1978-09-30 Toshiba Corp Removing method of high molecular compound
US4260649A (en) * 1979-05-07 1981-04-07 The Perkin-Elmer Corporation Laser induced dissociative chemical gas phase processing of workpieces
US4243476A (en) * 1979-06-29 1981-01-06 International Business Machines Corporation Modification of etch rates by solid masking materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160690A (en) * 1977-03-31 1979-07-10 Tokyo Shibaura Electric Co., Ltd. Gas etching method and apparatus

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Abstract zur JP-PS 53-14571 *
Coburn, J.W. und Kay, E.: "Abstract: Some chemical aspects of the fluorcarbon plasme etching of silicon and its compounds". In: J. Vac. Sci. Technol., 16(2), März/April 1979, S. 407 *
Flamm, D.L.: Measurements and Mechanisms of Etchant Production During the Plasma Oxidation of CF ¶4¶ and C¶2¶F¶6¶. In: Solid-State Technology, April 1979, S. 109-116 *
Perry, P.D. und Rodde, A.F.: Anisotropic Plasma Etching of Semiconductor Materials. In: Solid State Technology, April 1979, S. 125-132 *

Also Published As

Publication number Publication date
IE52047B1 (en) 1987-05-27
DE3125136C2 (de) 1990-06-07
US4381967A (en) 1983-05-03
FR2486715B1 (fr) 1986-01-24
NL8004007A (nl) 1982-02-01
JPH0237090B2 (de) 1990-08-22
GB2081160B (en) 1984-08-08
CA1165903A (en) 1984-04-17
FR2486715A1 (fr) 1982-01-15
JPS5749236A (en) 1982-03-23
JPH02290020A (ja) 1990-11-29
GB2081160A (en) 1982-02-17
JPH0359574B2 (de) 1991-09-11
IE811532L (en) 1982-01-11

Similar Documents

Publication Publication Date Title
DE3125054C2 (de)
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE1621390B2 (de) Verfahren zum abscheiden isolierender duennschichten
DE2414982B2 (de)
DE3125136A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE2161055A1 (de) Verfahren zum Niederschlagen eines hitzebeständigen Metalls
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2930360A1 (de) Verfahren zum plasmaaetzen von aluminium
DE3140890A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3925070A1 (de) Verfahren zum erhalt einer sauberen siliziumoberflaeche
DE3125052A1 (de) &#34;verfahren zur herstellung einer halbleiteranordnung&#34;
DE2727788C2 (de) Verfahren zum Herstellen eines Musters in einer Oberflächenschicht eines scheibenförmigen Körpers
DE2740384A1 (de) Verfahren zur oberflaechenbehandlung der substrate von fluessigkristall-anzeigezellen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3030814C2 (de) Verfahren zum Plasmaätzen eines Werkstücks
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE3219284C2 (de)
DE2826376A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1521601A1 (de) Vorrichtung zum epitaktischen Abscheiden von Silizium

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee