DE2534158A1 - Halbleiteraufbau und verfahren zu seiner herstellung - Google Patents

Halbleiteraufbau und verfahren zu seiner herstellung

Info

Publication number
DE2534158A1
DE2534158A1 DE19752534158 DE2534158A DE2534158A1 DE 2534158 A1 DE2534158 A1 DE 2534158A1 DE 19752534158 DE19752534158 DE 19752534158 DE 2534158 A DE2534158 A DE 2534158A DE 2534158 A1 DE2534158 A1 DE 2534158A1
Authority
DE
Germany
Prior art keywords
semiconductor
substrate
islands
radiation
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752534158
Other languages
English (en)
Inventor
Doris Winifred Flatley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2534158A1 publication Critical patent/DE2534158A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

Dipl.-lng. H. Sauerland · Dn.-lng. R. König · Dipl.-lng. K. Bergen
Patentanwälte · 4qdo Düaseldorf 30 · Cecilienallee 7b · Telefon 432733
29. Juii 1975 2534158
30 152 B
RCA Corporation, 30 Rockefeiler Plaza, New York. N.Y. 10020 (V.St.A.)
"Halbleiteraufbau und Verfahren zu seiner Herstellung"
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiteraufbaus mit mindestens einer Halbleiterinsel auf einem Substrate
Bei der Ausbildung von n-MOS-, p-MOS- und Komplementär-MOS-Bauelementen in Silizium-auf-Saphir-, Spinell- oder anderen isolierenden Substraten, werden die Halbleiterinseln aus Silizium vor der Fremdstoff-Diffusion in gewünschter Form begrenzt bzw. maskiert. Es werden gewöhnlich verschiedene Typen von aktiven Halbleiterbauelemente^ wie die genannten, mit einer Vielzahl elektrisch isolierter Halbleiterinseln auf einem Einzelsubstrat gebildet. Die gesamte obere Oberfläche des Substrats mit den darauf befindlichen Halbleiterinseln wird mit einem Maskieroxid beschichtet, z.Bβ Siliziumdioxid, und es werden durch Ätzen Fenster zum Diffundieren von Fremdstoffen in den Halbleiter gebildet. Diese Fenster erstrecken sich gewöhnlich, bei den meisten Prozessen, über und unter die Kante und Seiten der Halbleiterinseln. Dies wird deshalb getan, damit der Diffusionsbereich vergrößert wird. Eine Vergrößerung des Diffusionsbereichs durch Vergrößern der Fensteröffnungen vergrößert den Übergangsbereich, wodurch die Übergangskapazität verringert wird. Der Nachteil ist, daß diese großen Fenster die Kanten und einen Teil der Seiten der
fu
Halbleiterinsel und die anschließenden, benachbarten " Substratbereiche während einer Fremdstoffdiffusion in die Halbleiterinsel ungeschützt lasseno Verschiedene Fehlerarten zeigen sich bei der Herstellung von Bauelementen, wenn die Grenzfläche zwischen der Halbleiterinsel und dem Substrat und die Oberkante der Halbleiterinsel der Diffusion ausgesetzt werden.
Ein Problem, das während der Diffusion auftreten kann, ist die Erosion der ungeschützten Grenzfläche zwischen der Kante der Halbleiterinsel und dem Substrat. Das Ergebnis ist die Bildung von Ungleichmäßigkeiten in leitenden Filmen, die später in die Inselkante kreuzender Weise aufgebracht werden. In einigen Fällen führen diese Ungleichmäßigkeiten zu Fehlstellen, durch die Öffnungen in den den jeweiligen Film einbauenden Leitungswegen hervorgerufen werden.
Diese Unregelmäßigkeiten werden auch durch das Aufwachsen des Gate-Oxids für ein Bauelement bei Temperaturen unterhalb 100O0C auf einer Halbleiterinsel aus Silizium, die stark mit Phosphor dotiert ist, hervorgerufene Unter diesen Bedingungen findet das Oxidwachstum mit beschleunigter Geschwindigkeit statt. Das beschleunigte Wachstum in der Oxiddicke, verbunden mit der Erosion des Saphirsubstrats, führt zu einem Hinter schneiden der Kante der Siliziuminsel„ Wenn das Oxid an der Grenzfläche zwischen der Siliziumkante und dem Saphir substrat entfernt wird, entsteht eine Unregelmäßigkeit oder ein Spalt,,
Um den Film in der gewünscht guten Weise auf eine auf einem Substrat befindliche Halbleiterinsel aufzubringen, ist es erforderlich, daß die Neigung bzw. Flanke der Inselkante gleichmäßig in das Substrat übergeht. Es sind keine abrupten Änderungen in der Schräge bzw. Neigung zulässig»
509887/083G
Insbesondere bei Silizium-auf-Saphir-Bauelementen kann ein Phosphor-Dotierstoff mit dem Saphirsubstrat reagieren. Diese Reaktion führt zu einem Erodieren des Saphirs an der anstoßenden bzwo anliegenden Kante der Siliziuminsel o Bei Silizium-auf-Spinell-Bauelementen kann Bor mit Spinell reagieren, was zum Erodieren des Spinells an der Kante der Siliziuminsel führt. Ein Verfahren zum Verhindern dieser Erosionsart und Deformation der Grenzfläche zwischen der Kante einer Halbleiterinsel und dem Substrat besteht darin, auf der Oberseite des Substrats und an der Grenzfläche einen Schutz vorzusehen. Diese schützende Barriere ist gewöhnlich eine Siliziumdioxidschicht, die sich vom Substrat aus bis auf die Seiten der Halbleiterinsel erstreckt. Ein Verfahren zur Herstellung solch einer Siliziumdioxidschutzschicht ist eingehend in der US-Patentschrift 3 740 280 beschrieben« Diese Druckschrift offenbart ein Verfahren, durch das eine schützende Siliziumdioxidschicht nur auf der Oberfläche des Substrats und den Seiten der Halbleiterinsel gebildet wird. Bei diesem Vorschlag wird eine auf der Oberseite der Halbleiterinsel gebildete, entfernbare Metallschicht benutzt, um Strahlung von unterhalb des Substrats abzublocken.
Ein anderes Problem das auftreten kann, wenn Diffusion durch ein Fenster durchgeführt wird, das eine Seite der Halbleiterinsel umfaßt, ist die Bildung eines zusätzlichen Transistorbauelements auf dieser Seite der Halbleiterinsel ο Dieses zusätzliche Bauelement wird elektrisch mit dem auf der Oberseite der Insel gebildeten Bauelement verbunden und ist von der Oberseite durch die Oberkante der Insel getrennt. Wenn jede Seite und jede zugeordnete Oberkante einer Insel dem Einfluß von Dotierstoffen während der Source- und Drain-Diffusion entzogen würden, könnte dieses Problem gelöst und könnten die elektrischen
Betriebseigenschaften eines aus einem derartigen Bauteil hergestellten Bauelements erheblich verbessert werden. Aufgabe der Erfindung ist es, einen Schutz der Seiten und Kanten derartiger Inseln vorzuschlagen, mit dessen Herstellung die vorerwähnten Nachteile nicht verbunden sind.
Die Lösung dieser Aufgabe basiert auf dem Gedanken, die Dicke der Halbleiterinseln und Dauer sowie Intensität der für die Fotoresistmaskenbehandlung eingesetzten Bestrahlung aufeinander abzustimmen. Eine Möglichkeit, jede Seite und Oberkante dem Dotieren zu entziehen, besteht darin, eine Schicht aus Schutzstoff, wie beispielsweise Siliziumdioxid, auf jeder Seite anzubringen und sie sich bis über die zugeordnete Oberkante der Insel hinaus erstrecken zu lassen,, Es ist wichtig, daß sich das Siliziumdioxid nur wenig über die Kante hinaus erstreckt, damit die Übergangskapazität minimisiert werden kann.
Anhand der Zeichnungen, in denen bevorzugte Ausführungsbeispiele dargestellt sind, wird die Erfindung nachfolgend näher erläuterte Es zeigen:
Fig. 1 bis 4 stufenweise Herstellung von Halbleiterinseln auf einem Substrat, im Querschnitt;
Figo 5 bis 9 Verfahrensschritte zur Herstellung einer Form eines erfindungsgemäßen Halbleiteraufbaus, jeweils im Querschnitt;
Fig. 10 eine Möglichkeit der Bildung von Source und Drain in dem erfindungsgemäßen Halbleiteraufbau durch Fest-Fest-Diffusion, im Querschnitt;
Fig. 11 eine Möglichkeit zur Bildung von Source und Drain in einem erfindungsgemäßen Halbleiteraufbau durch Gasdiffusion, im Querschnitt;
SO98Ö7/083G
Fig. 12 ein Verfahren mit dotiertem, festem Siliziumdioxid zur Bildung von Source und Drain in einem erfindungsgemäßen Halbleiteraufbau mit polykristallinem Siliziumgate, im Querschnitt;
Fig. 13 ein Verfahren zum Bilden von Source und Drain durch durch Gasdiffusion bei einem Halbleiteraufbau gemäß Fig. 12, im Querschnitt; und
Figo 14 ein Verfahren mit dotiertem Oxid zur Bildung von Source und Drain in einem erfindungsgemäßen Halbleiteraufbau mit einer undotierten Siliziumdioxidmaske für den Kanal.
Der Ausgangsaufbau zur Herstellung mehrerer MOS-Transistoren auf einem Einzelsubstrat ist in Fig. 1 dargestellt. Er besteht aus einer Halbleiterschicht 10 auf einem Substrat 11. Die Schicht 10 stellt Ausgangsmaterial dar, aus dem Halbleiterinseln gebildet werden, wobei eine gewöhnliche KOH- oder ähnliche Ätzlösung verwendet wird. Die Schicht 10 kann aus irgendeinem bekannten Halbleitermaterial bestehen, wie Silizium, Germanium oder einer Halbleiterverbindung der Gruppe Hl-V, das geeignete Leitfähigkeitsmodifizierer oder Dotiermittel enthält. Das Substrat 11 kann aus irgendeinem isolierenden Stoff bestehen, auf dem die jeweilige Halbleiterschicht 10 epitaktisch aufgebracht werden kann. Zu den geeigneten Materialien für das Substrat 11 gehören Saphir, Spinell oder dasselbe Halbleitermaterial, aus dem auch die Schicht 10 besteht. Die Verwendung desselben Halbleitermaterials sowohl für die Schicht 10 als auch das Substrat 11 ist nur dann zulässig, wenn das Halbleitersubstrat 11 so dotiert ist, daß es einen hohen Widerstand besitzt. Wesentlich für die Erfindung ist das zusätzliche Erfordernis, daß das
B 0 9 8 8 ■? / Ö 8 3 6
Substrat 11 für Bestrahlung durchlässig ist, die von der Halbleiterschicht 10 stark absorbiert wird.
Bei einem Ausführungsbeispiel der Erfindung besteht die Schicht 10 aus epitaktisch auf einem Saphirsubstrat 11 aufgewachsenem Silizium«, Die Schicht 10 wird mit einer Siliziumdioxidschicht 12 (Figo 2) überzogen, die mit einem Muster 13 eines mit Öffnungen 14, 15 und 16 zum selektiven Ätzen der Schicht 12 versehenen Fotoresists maskiert isto Die Schicht 12 wird sodann mit irgendeinem bekannten Ätzmittel geätzt, z.B. mit Fluß säure lösungen,, Der durch das Ätzen gebildete Aufbau ist in Fig. 3 dargestellte Wie daraus hervorgeht, ist die Fotoresistmaske 13, die in Fig. 2 gezeigt ist, entfernt worden,, In der Schicht 12 befinden sich nunmehr Öffnungen 17, 18 und 19 (vgl. Fig. 3), die es ermöglichen, daß an ihrem Grund das Silizium mit Hilfe eines dieses angreifenden Ätzmittels, wie Kaliumhydroxid oder ein äquivalentes bekanntes Mittel, entfernt wird, während die verbleibenden Siliziumdioxidteilbereiche
20 ausgewählte Bereiche der Siliziumschicht 10 schützen.
Figo 4 zeigt den sich durch das zuvor beschriebene Ätzen und Maskieren ergebenden Aufbau, nämlich Siliziuminseln
21 und 22, wobei die Bereiche 20 (vgle Fig. 3) entfernt sind.
Jede der in Fig. 4 dargestellten Inseln 21 und 22 kann dazu verwendet werden, um einen MOS-Transistor herzustellen; es können aber auch beide dazu verwendet werden, eine Komplementär gruppe zu fertigen. Die Inseln 21 und
22 haben horizontale obere Flächen 23 bzw. 24 und dem Substrat 11 benachbarte Seitenflächen 25 bzw» 26. Der Aufbau aus den zuvor erläuterten Teilen stellt die für die Durchführung der Erfindung notwendige Basisstruktur dar.
S09887/0Ö3P
Wie aus Fig. 5 hervorgeht, "besteht der erste Schritt des erfindungsgemäßen Verfahrens darin, die gesamte Oberfläche des Aufbaus mit einem Siliziumdioxidüberzug 28 zu versehen ο Der Überzug 28 kann durch bekannte Verfahren zum Beschichten des Substrats 11 mit Siliziumdioxid angebracht werden. Zum Beispiel kann Siliziumdioxid, Siliziumnitrid oder Aluminiumoxid durch pyrolytische Reaktion einer Gasmischung in der gewünschten Weise aufgebracht werden, die die Elemente dieser Schutzstoffe enthält, um den Überzug zu bilden, der auf dem Substrat 11 niedergeschlagen wird0 Siliziumdioxid kann aus einer Mischung aus Silan und entweder Sauerstoff oder Wasserdampf niedergeschlagen werden; Siliziumnitrid aus Silan in einem Ammoniakgas; und Aluminiumoxid aus Aluminiumchlorid, Kohlenstoffdioxid und Wasserstoffe
Wie aus Figo 6 hervorgeht, wird auf der Oberfläche des Überzugs 28 ein weiterer Überzug 29 gebildet, der aus einer auf Strahlung bzw. Bestrahlung reagierenden Substanz besteht, Z0B0 einem polymerisierenden Fotoresist. Der Überzug 28 ist hinreichend dünn, um einen Strahlendurchlaß zu erlauben, auf den der Fotoresistüberzug reagieren kanno Außerdem werden die Absorptionskoeffizienten des Substrats und der Halbleiterinseln 21 und 22 so gewählt, daß die angewandte Strahlung durch das Substrat 11 gelangen kann, jedoch durch die Inseln 21 und 22 abgeblockt oder zumindest ausreichend geschwächt wird«, Dies wird durch Einstellen der Strahlungsdichte bzw. -stärke einer Quelle 30 erreicht, so daß durch den dicksten Teil der Halbleiterinseln 21 und 22 keine Strahlung hindurchtritt. Da jedoch die Seitenflächen 25 und 26 der Halbleiterinseln nicht senkrecht zu den Oberflächen 23 und 24 sondern geneigt unter einem Winkel entweder von 45° oder 55° gegen eine Senkrechte auf der Oberfläche
$09887/0836
des Substrats 11 verlaufen, dringt Strahlung, die auf die Unterseiten der Halbleiterinseln unterhalb der geneigten Seitenflächen 25 und 26 der Inseln trifft, durch einen weniger dicken Teil an Halbleitermaterial als Strahlung, die durch die unterhalb der Oberflächen 23 und 24 liegenden Bereiche der Halbleiterinseln verläuft,, Demzufolge tritt für den dickeren Teil der Halbleiterinseln eine größere Schwächung auf, während eine geringere Schwächung für die Strahlung eintritt, die durch die dünneren Bereiche der Halbleiterinsel tritt,,· Das Ergebnis ist, daß der Überzug 29 aus negativ reagierendem Fotoresist auf den Oberflächen 23 und 24 nicht belichtet wird, während die Fotoresistbereiche der Schicht 29 auf anderen Teilen der Schicht
28 bestrahlt bzw. belichtet werden,, Es werden somit nach dem Entwickeln des Fotoresists Teile der Schicht 29 verbleiben, die als eine Ätzmaske dienen, wie dies in den Fig„ 7a und 7b dargestellt ist„
Eine in Fig. 6 dargestellte Strahlenquelle 30, gewöhnlich eine Ultraviolett-Lampe, wird verwendet, um die Schicht
29 aus negativ reagierendem Fotoresist zu bestrahlen,, Die relative Dicke des Substrats 11 und der Siliziuminseln 21 und 22 ist nicht wichtig, sofern der Absorptionskoeffizient der Inseln mindestens 1000 mal größer als der des Substrats für eine bestimmte Frequenz der Strahlung ist.
Wie aus Fig. 7a hervorgeht, werden, sobald das Fotoresistmuster aus der Schicht 29 entwickelt ist, die freiliegenden Teile der Siliziumdioxidschicht 28 mit Hilfe einer Ätzquelle 31 weggeätzt. Die sich daraus ergebende Ausbildung, die durch ein entsprechend dem Muster in der Schicht 29 erfolgendes Ätzen des Aufbaus gemäß Fig. 7a entsteht, ist in den Fig. 8a und 8b dargestellt.
809807/0836
Fig. 7a zeigt den erfindungsgemäß hergestellten Aufbau, wobei die durch die Fotoresistschicht 29 gebildete Maske durch eine Bestrahlung hergestellt wird, die nur ausreicht, um den Fotoresist bis zu den Oberkanten 32 und 33 der Halbleiterinseln 21 bzw. 22 zu polymerisieren. Wenn der belichtete Teil des Schutzüberzuges 28 weggeätzt ist, werden nur die unteren Grundkanten 34 und 35 durch den Überzug 28 geschützt. In Fig. 7b ist die durch die Fotoresistschicht 29 gebildete Maske als sich sowohl über die Oberkanten 32 und 33 als auch über die Bodenkanten 34 und 35 der Halbleiterinseln 21 bzw«, 22 erstreckend dargestellt. Der Teil des Fotoresists, der polymerisiert, kann dadurch als sich gemäß Figo 7b über die Oberkanten der Halbleiterinseln erstreckend hergestellt werden, daß die Belichtungsdauer um ungefähr 50% gegenüber der erhöht wird, die erforderlich ist, um das Fotoresistmuster gemäß Fig„ 7a zu erzeugen. Die Verlängerung der Belichtungsdauer ruft eine Diffusion der Strahlung in den Teilen des Fotoresists und dem Überzug 28 über den oberen Flächen 23 bzw. 24 der Halbleiterinseln 21 und 22 hervor. Dieses Phänomen führt zu einer leichten Ausdehnung des Fotoresistmusters der Schicht 29 über die Oberkante 32 und 33 der Halbleiterinseln hinaus„ Fig. 8a zeigt somit den sich ergebenden Aufbau nach der Erfindung, wobei der Schutzüberzug 28 sich nur über die Seiten 36 und 37 der Halbleiterinseln 21 bzwo 22 erstreckt. Die aus der Schicht 29 gebildete Fotoresistmaske ist in beiden Fig. 8a und 8b als auf dem Überzug 28 liegend dargestellte Bei dem Aufbau gemäß Fig. 8b erstrecken sich sowohl die Fotoresistmaske als auch die durch das Ätzen der freiliegenden Bereiche des Schutzüberzuges 28 gebildete Maske über die Oberkanten der Halbleiterinselno Das Fotoresistmuster in der Schicht 29 wird durch eine für diesen Zweck bekannte Lösung entfernt; die sich danach für die Gegen-
809887/0836
stände der Fig. 8a und 8b ergebenden Halbleiteranordnungen sind in den Fig. 9a bzw0 9b gezeigt. Beim Aufbau gemäß Fig. 9a bedeckt der Schutzüberzug 28 aus Siliziumdioxid nur die Seiten 36 und 37 der Siliziuminseln 21 bzw. 22o Beim Aufbau gemäß Fig«, 9b besitzen die auf dem Substrat 11 angeordneten Halbleiterinseln 21 und 22 einen Schutzüberzug 28 aus Siliziumdioxid, der sich über die Oberkanten 32 und 33 der Halbleiterinseln 21 bzw. 22 hinaus erstreckto
Anhand der nachfolgenden Beispiele werden einige Parameter und Behandlungsarten zur weiteren Erläuterung der Erfindung wiedergegeben, die dem Fachmann die vorteilhaften Anwendungsmöglichkeiten der Erfindung verdeutlichen,,
Beispiel I;
Zur Herstellung des Halbleiteraufbaus 38 gemäß Fig. 9a wurde ein Saphirsubstrat mit einer Dicke von 10 Um verwendet« Für eine Siliziuminseldicke von 0,6 Am, die epitaktisch auf das Saphirsubstrat aufgebracht wurde, mit einer 6000 Ä Siliziumdioxidschicht als Schutzschicht, wurde eins 5000 & Schicht aus negativ reagierendem Fotoresist mit einer 2 Sekunden dauernden Gegen- oder Unterbzw. Hintergrundbestrahlung (ultraviolettes Licht) belichtet. Als Fotoresist wurde ein kommerziell erhältlicher negativer Fotoresist mit einer Viskosität von 28 cp verwendet. Die Bestrahlung wurde in einem Scheibchenausrichtgerät unter Verwendung einer 200 Watt Quecksilberdampflampe durchgeführt. Der Absorptionskoeffizient für die Siliziuminseli betrug zwischen 10 und 10 cm"1 0 Der Absorptionskoeffizient für das Saphirsubstrat war ungefähr Null. Der Fotoresist ist empfindlich für Strahlung im Bereich von 3000 bis 4000 A0
500807/0036
Beispiel II:
Unter Verwendung der Einrichtungen und Materialien, wie sie im Beispiel I "beschrieben wurden, wurde eine Vielzahl von 1,0 ,Om dicken Siliziuminseln benutzt, um den in Fig. 9a dargestellten Aufbau 38 herzustellen; die Bestrahlung dauerte 2,5 Sekunden«,
Beispiel III:
Wiederum wurden Einrichtung und Parameter gemäß Beispiel
I verwendet und ein Aufbau 39 gemäß Fig. 9b für 1,0 {Am dicke Siliziuminseln mit einer Bestrahlungsdauer von 3,75 Sekunden hergestellt.
Sowohl der Halbleiteraufbau gemäß Fig. 9a als auch der gemäß Fig. 9b kann vorteilhaft bei gasförmiger Oxiddiffusion, dotierter Oxiddiffusion oder bei Kombinationen von dotierter Oxid- und Gasdiffusion angewendet werden für die Herstellung von p-MOS-, n-MOS- und C-MOS-Transistorbauelementen·
In Fig. 10 ist ein Halbleiteraufbau dargestellt, der in seinem Anfangs stadium in Fig. 9b gezeigt ist. Dieser weist eine Muster schicht 14 aus Siliziumdioxid auf, die entweder mit Phosphor oder Bor dotiert ist, und aus der Source- und Drainbereiche hergestellt werden können. Öffnungen 41 und 42 sorgen für neutrale Bereiche für das Gate und für die Bildung der Gate-Kontakte, Jede der Inseln 21 und 22 wird dann weiterbehandelt, und zwar durch bekannte Verfahrensschritte, einschließlich des Eindiffundierens von Leitfähigkeitsmodifizierern in die Inseln 21 und 22 aus der dotierten Siliziumdioxidschicht 40. Die Oberkanten 32 und 33 sowie die mit dem Substrat
II gebildeten Kanten 34 und 35 werden von den nicht ge-
wünschten Einflüssen der Diffusion durch die Siliziumdioxidschicht 28 geschützt, die einen Schutz sowohl für diese Kanten als auch die Bereiche der Substratoberfläche bildet, die nicht von den Inseln und den Seiten 36 und 37 der Inseln bedeckt sind.
Figo 11 zeigt die Verwendung des Halbleiteraufbaus gemäß Fig. 9b mit einer undotierten Siliziumdioxiddiffusionsmaske, die durch Oxidblöcke 43 und 44 gebildet wird. Die nicht dargestellten Source- und Drainbereiche werden bei diesem Verfahren durch Gasdiffusion aus einer Quelle hergestellt. Nach Fertigstellung der Source- und Drainbereiche werden die Oxidblöcke 43 und 44 entfernt und der Aufbau in bekannter Weise weiter bearbeitet„ Auch hierbei werden das Substrat 11 und die Oberkanten 32 und 33 der Halbleiterinseln vor unerwünschten Einflüssen der Diffusionsbehandlung geschützt.
Fig. 12 zeigt die Verwendung eines Aufbaus gemäß Fig. 9b bei der Herstellung von Bauelementen mit einer polykristallinen Silizium-Gate-Elektrode„ Zunächst werden undotierte Siliziurori ioxid-Gate-Isοlatoren 46 und 47 auf den Siliziuminseln 21 und 22 gebildet und die oberen Oberflächen der Isolatoren 46 und 47 durch bekannte Verfahren mit polykristallinen Siliziumkörpern 48 und 49 abgedeckt. Nicht dargestellte Source- und Drainbereiche werden sodann mit Hilfe einer Siliziumdioxidschicht 50 gebildet, die entweder mit Phosphor oder Bor dotiert ist, was davon abhängt, ob η-Kanal- oder p-Kanal-Bauelemente hergestellt werden sollen.
Der Aufbau gemäß Fig. 12 mit lediglich den polykristallinen Siliziumgatekörpem48 und 49 auf den Inseln ist für eine Gasdiffusion mit Quelle 51 geeignet, wie dies
509 8Ö 7 /0836
in Figo 13 dargestellt ist. Durch c .e polykristallinen Siliziumkörper 48 und 49 sowie die Siliziumoxidisolatoren 46 und 47 ergeben sich Öffnungen 52, 53, 54 und 55 für die Diffusion von Leitfähigkeitsmodifizierern in die Inseln 21 bzw. 22.
Fig. 14 verdeutlicht, daß undotierte Siliziumdioxidstrukturen 46 und 47 dazu verwendet werden können, den Kanalbereich abzudecken und Öffnungen für die Bildung von Source- und Drainbereichen in den Inseln 21 und 22 durch Fest-Fest-Diffusion aus einer dotierten Siliziumdioxidschicht 56 zu bilden.
509887/083B

Claims (1)

  1. RCA Corporation, 30 Rockefeller Plaza,
    New York. N0Y. 10020 (V.St.A0)
    Patentansprüche;
    1.^Verfahren zur Herstellung eines Halbleiteraufbaus mit mindestens einer Halbleiterinsel auf einem Substrat, dadurch gekennzeichnet , daß die
    Halbleiterinseln (21, 22) in einer bestimmten, ausgewählten Dicke hergestellt und Oberflächen (23, 24, 25, 26) der Halbleiterinseln mit einem Schutzstoff (28) überzogen werden, der mit einem auf Strahlung reagierenden Überzug (29) versehen wird, und daß der str ahlungs empfindliche
    Überzug (29) mit vorbestimmter Intensität durch das Substrat (11) hindurch bestrahlt wird,
    Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Strahlungsintensität so geregelt wird, daß die Strahlung in den dicksten Teilen der Halbleiterinseln (21, 22) vollständig absorbiert wird.
    3e Verfahren nach Anspruch 1 oder 2, dadurch
    gekennzeichnet , daß belichtete Bereiche des Schutzüberzuges (28) entfernt werden, wobei nur horizontale Oberflächen (23, 24) der Inseln (21, 22) freigelegt und Seitenflächen (25, 26) der Inseln (21, 22)
    mit einem Schutz belegt sind.
    4„ Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß der Absorptionskoeffizient der HalbleiterinseHnmindestens
    5 09887/083«
    2534Ί 58
    1000 mal größer als der des Substrats ist,
    5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß das den Überzug (28) bildende Material Siliziumdioxid ist, und daß das Substrat für ultraviolette Bestrahlung durchlässig ist.
    Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterinseln aus einer auf dem Substrat angebrachten Epitaxialschicht bestehen.
    7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß das Substrat aus Saphir besteht.
    8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß der Halbleiter Silizium ist.
    ο Verfahren nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet , daß die auf die Strahlung reagierende Substanz ein Fotoresist ist, der unter dem Einfluß der Bestrahlung polymerisiert.
    10. Nach einem oder mehreren der Ansprüche 1 bis 9 hergestellter Halbleiteraufbau zur Verwendung für Transistorenfertigung, gekennzeichnet durch ein Substrat, mindestens eine Halbleiterinsel auf dem Substrat, die sowohl horizontale als auch seitliche Oberflächen aufweist, und eine Schutzschicht auf dem Substrat und den Seitenflächen der Insel, die sich nur leicht über die Oberkanten der Insel hinaus erstreckt.
    509807/0836
    11. Aufbau nach Anspruch. 10, dadurch gekennzeichnet , daß das Substrat für eine Strahlung durchlässig ist, die die HallDleiterinsel absorbiert.
    12«, Aufbau nach Anspruch 10 oder 11, dadurch gekennzeichnet , daß das Substrat aus Saphir besteht.
    13. Aufbau nach einem oder mehreren der Ansprüche 10 bis 12, dadurch gekenn zeichnet , daß der Halbleiter aus Silizium besteht.
    14. Aufbau nach einem oder mehreren der Ansprüche 10 bis 13 , dadurch gekennzeichnet , daß die Schutzschicht aus Siliziumdioxid besteht.
    509887/0836
    Leerseite
DE19752534158 1974-08-02 1975-07-31 Halbleiteraufbau und verfahren zu seiner herstellung Pending DE2534158A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/494,179 US4174217A (en) 1974-08-02 1974-08-02 Method for making semiconductor structure

Publications (1)

Publication Number Publication Date
DE2534158A1 true DE2534158A1 (de) 1976-02-12

Family

ID=23963375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752534158 Pending DE2534158A1 (de) 1974-08-02 1975-07-31 Halbleiteraufbau und verfahren zu seiner herstellung

Country Status (7)

Country Link
US (1) US4174217A (de)
JP (1) JPS5140889A (de)
CA (1) CA1040322A (de)
DE (1) DE2534158A1 (de)
FR (1) FR2280979A1 (de)
GB (1) GB1488307A (de)
IT (1) IT1039691B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049464A2 (en) * 1999-02-19 2000-08-24 Agilent Technologies Inc. Photolithography method and apparatus configuration for performing photolithography
US6696223B2 (en) 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
US4368085A (en) * 1979-10-15 1983-01-11 Rockwell International Corporation SOS island edge passivation structure
US4242156A (en) * 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
US4393572A (en) * 1980-05-29 1983-07-19 Rca Corporation Method of making low leakage N-channel SOS transistors utilizing positive photoresist masking techniques
US4277884A (en) * 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
IN158650B (de) * 1981-03-16 1986-12-27 Sohio Commercial Dev Co
DE3279239D1 (en) * 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
JPS5861622A (ja) * 1981-10-09 1983-04-12 Hitachi Ltd 単結晶薄膜の製造方法
JPS58115832A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の製造方法
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
DE3424085A1 (de) * 1983-06-29 1985-01-17 Citizen Watch Co., Ltd., Tokio/Tokyo Verfahren zur herstellung von hoechstminiaturisierten duennschichtdioden
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
FR2566186B1 (fr) * 1984-06-14 1986-08-29 Thomson Csf Procede de fabrication d'au moins un transistor a effet de champ en couche mince et transistor obtenu par ce procede
US4650524A (en) * 1984-06-20 1987-03-17 Sanyo Electric Co., Ltd Method for dividing semiconductor film formed on a substrate into plural regions by backside energy beam irradiation
JPH0616506B2 (ja) * 1984-12-26 1994-03-02 株式会社半導体エネルギー研究所 積層体の側周辺に選択的に被膜を形成する方法
US4751554A (en) * 1985-09-27 1988-06-14 Rca Corporation Silicon-on-sapphire integrated circuit and method of making the same
JPS6280626A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 液晶表示素子
US4758529A (en) * 1985-10-31 1988-07-19 Rca Corporation Method of forming an improved gate dielectric for a MOSFET on an insulating substrate
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
US4735917A (en) * 1986-04-28 1988-04-05 General Electric Company Silicon-on-sapphire integrated circuits
US4658495A (en) * 1986-04-28 1987-04-21 Rca Corporation Method of forming a semiconductor structure
US4755481A (en) * 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US4753895A (en) * 1987-02-24 1988-06-28 Hughes Aircraft Company Method of forming low leakage CMOS device on insulating substrate
GB8812235D0 (en) * 1988-05-24 1988-06-29 Jones B L Manufacturing electronic devices
US5053353A (en) * 1988-11-21 1991-10-01 Harris Corporation Fabricating dielectric isolation of SOI island side wall for reducing leakage current
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US5223083A (en) * 1992-01-23 1993-06-29 Micron Technology, Inc. Process for etching a semiconductor device using an improved protective etching mask
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US5493986A (en) * 1993-05-13 1996-02-27 Augusto; Carlos J. R. P. Method of providing VLSI-quality crystalline semiconductor substrates
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH08153879A (ja) 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4208305B2 (ja) * 1998-09-17 2009-01-14 株式会社東芝 マスクパターンの形成方法
WO2014085787A1 (en) * 2012-11-30 2014-06-05 The Regents Of The University Of California Silicon microsystems for high-throughput analysis of neural circuit activity, method and process for making the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508982A (en) * 1967-01-03 1970-04-28 Itt Method of making an ultra-violet selective template
US3649268A (en) * 1969-02-05 1972-03-14 Du Pont Process for forming images by photohardening and applying a colorant
US3740280A (en) * 1971-05-14 1973-06-19 Rca Corp Method of making semiconductor device
US3743847A (en) * 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049464A2 (en) * 1999-02-19 2000-08-24 Agilent Technologies Inc. Photolithography method and apparatus configuration for performing photolithography
WO2000049464A3 (en) * 1999-02-19 2000-11-23 Agilent Technologies Inc Photolithography method and apparatus configuration for performing photolithography
US6696223B2 (en) 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography

Also Published As

Publication number Publication date
FR2280979A1 (fr) 1976-02-27
JPS5140889A (en) 1976-04-06
CA1040322A (en) 1978-10-10
US4174217A (en) 1979-11-13
IT1039691B (it) 1979-12-10
GB1488307A (en) 1977-10-12

Similar Documents

Publication Publication Date Title
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2615754C2 (de)
DE3131746C2 (de) Verfahren zur dielektrischen Isolation einer Halbleiterschaltungsanordnung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3151915A1 (de) Verfahren zum bilden von mustern oder schablonen
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
EP0028786B1 (de) Ionenimplantationsverfahren
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen

Legal Events

Date Code Title Description
OHN Withdrawal