DE3151915A1 - Verfahren zum bilden von mustern oder schablonen - Google Patents

Verfahren zum bilden von mustern oder schablonen

Info

Publication number
DE3151915A1
DE3151915A1 DE19813151915 DE3151915A DE3151915A1 DE 3151915 A1 DE3151915 A1 DE 3151915A1 DE 19813151915 DE19813151915 DE 19813151915 DE 3151915 A DE3151915 A DE 3151915A DE 3151915 A1 DE3151915 A1 DE 3151915A1
Authority
DE
Germany
Prior art keywords
area
oxidizable
layer
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813151915
Other languages
English (en)
Inventor
Kazuo Hirata
Masatoshi Kodaira Tokyo Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55189024A external-priority patent/JPS57111032A/ja
Priority claimed from JP56065491A external-priority patent/JPS57180136A/ja
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE3151915A1 publication Critical patent/DE3151915A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

üipp©a telegraph a Telephon© Pablie
1-6, öshlsaiwalcho 1-chouse, Chiy©<ta-fcu, Tokyo, Japan
sstra Bilden von Msa©t«ra oder Schablonen
Di® Brfiadtang betrifft ein Verfahren znm Bilden von Mustern oder Schablonen* insbesondere ein Verfahren zxm Bilden eines äußerst fo£a@s s@wie genauen
Eis typisches issfeisssiifce* Verfahren suxa Formen oder Bilden von Mast®»» oder Sehftblonaa ist ®iit lithographisches Verfahren, bei ieffi verschieden» SfcrahliS&gat3.11©n verwendet !«erden. Bei diesem Ver-, Sehreja wird ein« Beeist-* «> Seek- ©der Sch«tsschicht, ssit der ein Substrat feseeliichtet iet# sa2.®ktiv arbeitelichtstrahlen, Blektronen un<3 Röntgenstrahl©!* öuegesetzt, and der solchen Arbeitsa@»g«eat«te @Ser lileht ausgesetzt© f£all wird,- um ein ge-
Ma»tar su erhalten, durch Entwicklung entfernt. Bei die? Verfahren ist jedoch die Genauigkeit des ®rsleiten Musters
?5©neaig.k®it beatiiamtf rait de? die Deckschicht dem aasg@8@txt wird, so daß für die lithographisch® Vor- «in kompliziertes1 Aufbau und eis© hohe Genauigkeit erforsind, ^mansch die losten der ^orrishtusq erhöht werden.
die jliagitr® Entwicklest höchintegriarter Schaltkreietechnik 1st os erforderlich ί ein SaBerst kleines Mv.ater alt hoher Genauig zn bearbeiten xtnd hersustellen. Beiepiela%e®ise werden in den Jahren Bearbeitungsgenauigkeiten in der @r6E®nordnung eines
gefordert. Verasche, solch© genauen und feinen Erzeug- vma Ärbeit»er«f€sbnies© mit einem bekannten Verfahren zu ©rmachen die Vorrlohtvsssgen auSerordeatllch kompliziert und kostenaufwendig.
Herstellung eines ®%&x«m feinen masters rait Hilfe des
Verfahrens 1st es eotwendig, den sur Bildung eines baw. einer Schablone geeigneten Deck·- oder Schutz (Resist)-film dünn attssubllden, wa so die Beugung des Lichtes oder die Di-
spersion eines Elektronenstrahls in der Resistsehicht klein zu halt·», so daß das erzielte Master kein« ausreichende Höhe im Hinblick auf die Breit« aufweisen kann. Wenn «in solches Muster (Schablone) al« Ätzaask« verwendet wird, ist in der Regel die Nützlichkeit der anschließenden Behandlung und des Herstellungsergebnisses beschrankt.
Bei der Herstellung der vorstehend beschriebenen hochintegrierten Schaltungen (LSI) sind in vielen Füllen viel« HochtenperatuzHBehandlungen wie s.S. Hlrroediffusion erforderlieh. Da solche Hochtesaperatur-Behandlungen nicht isner -vorteilhafte Auswirkungen auf die Eigenschaften der Vorrichtung ergeben, ist es wünschenswert, die Sahl solcher Hochteaperatur-öehandlungen so niedrig wie aiöglich su halten.
Ein Beispiel eines Verfahrens sar Vorbereitung eines feinen (genauen) Musters ohne AnwendungTElthographi« 1st z.B. in der DS-PS 4 124 933 beschrieben* Bei diesen Verfahren werden die Seitenwinde eines polykristallinen Sllizlunsnasters durch WSrmedlffusion mit Bor dotiert, und es wird aliein der dotierte Bereich auf dem Substrat belassen, indem der unterschied der Xt«geschwindigkeit«η das dotierten Bereiches und des eicht dotierten Bereiches nutzbar gemacht wird, u» dadurch ein feines (genaues) Muster su bilden. Dieses Verfahren erfordert jedoch eine Hoehteaperatur-fiehandlung als HXraediffusion. Eine solche Hoehteaperatur-Behandlung 1st nicht immer für die Herstellung von LSI's und anderen Vorrichtungen hoher Dichte geeignet. Hochteieperatur-Behandlungen beschränken nicht nur das bei der Herstellung der Vorrichtungen verwendete Material, sondern sie verschlechtern aeon die Eigenschaften der Vorrichtungen»
Der Erfindung liegt deshalb die Aufgabe augrund·, ein Verfahren vorzusehen, mit den ein genaues Muster bei verhältnismäßig niedrigen Temperaturen gebildet werden kann.
Zur Lösung dieser Aufgabe 1st erfindungsgenSfi ein Verfahren zur Bildung eines Musters vorgesehen, das die Schritte des Bildens
— 3 —
ai&es oxydierbar«© so#©i©hö« ©iaese vorbestimmten Musters auf ©isea Substrat u»& Sos Qcsyiliejreas des ©xyd£©2rfo©r@n Bereiches as©r Bildung eiaee Osidbsr«ich-ie«sters aß !al»ä#»teo8 eincsa ö©r Seiteavräraä© See oxydis-sbanm Bereiches umfa0t.
Das Oxidbisreich-Bfaeter kanu aar Srssessgaiig eines Beugungsgitters, ©Ines Elements einer Halbleitervorrisiatunf, beispielsweise einer Sllisiismlnsel, eines ^orrl®!it-aags~Is©lationsmusters oder einer Halbleitervorrichtung wie eiztee MOS FST's (Metalloxid-Halbleiter-Fsldeffekt-Traneietor) verwendet
mit der Erfindung ersialbarort, Vorteile teestahen vor allem dasis, 4a® «β ait dem Verfahret* siöglish. ist. ein feines, genaues und d&finoe Muatsr iSchabl©a@| kostcugünatlgi schnell und einfach hesrsttstellen. Mit dem V©rfa&i®3i kann iaan ein Master herstellen, 4a» bedeutend feina» usiä genauer als bakaante Muster ist tmd in GröiS@Bordnt5Bg vor 0,S Ms 0*01 fm liegt. Die so herstellbaren
Mastex können «ine ausreicheM große Höhe im Verhältnis zur Breite aufweisen. Auch 1st es ^BgIiGh.. @ln star Brseugang einer Halbleiterv©:ar!eht«ag varweswSbares S^sfeer, fesi relativ niedriger Temperatur hesrzustellen.
der Erfindung ^erSea te fsl^enä©^ aslianö der SaichnaageE sllser erläutert. Es zeigen
11k bis 11 aufelsaat&tarfolgende Sfcwfea einer forro des erfindungsgetnSßen Verfahrens,
ein® eharakt@rästi0oho Eu^ve, aim aas Verhältnis zwischen der Wassss-'tempes-atar and einer Variation in der Stärke eines O&iS&ereiche Sarstellt; äer durch die OKidafeionsbehandlung in amr in Fig» 10 gezeigten Stufe «gebildet ist,
Flg. 3 Sen Sueasraenhasg avisches der ItKaerc ions zeit eines
iß Minuten wka i@r Stärkenvariation,
Fig. 4λ bis 4F ein Beispiel aufeinanderfolgender Stufen bei
der Herstellung eine* Kurzkanal-MOS fet nach dem er* findungsgenäsen Verfahren,
Fig. SA und 5B, Fig. 6A bis 6F und Fig. 7A bis 7F aufeinanderfolgende Stufen anderer Ausführung«formen nach der Erfindung»
Fig. 8 eine perspektivische Ansicht eines typischen Musters eines Oxidbereiches, gebildet nach entsprechenden AusfOhrungsaogliehkeiten, und
Fig. SA bis 9E aufeinanderfolgende Stufen einer weiteren Ausführungsform der Brindung.
Bei einer bevorzugten Aueführungsform der Erfindung, die in Flg. 1A bis IZ gezeigt ist, wird zunächst ein (100} Siliziuasubetrat 10 mit einer beispielsweise 400 am betragenden Dicke (Starke) bereitet. Darauf wird das Substrat in einer Sauerstoff-(O2)-Atomo-Sphäre bei einer Temperatur von 1050 C 8Θ Minuten lang erhitzt, um eine Isolierschicht 11 eines Siliciumdioxid-(SlO2)-Films mit einer Stärke von ungefähr 1000 % zu bilden. Dieses Stadium ist in Flg. IA gezeigt.
Darauf wird auf die Oxidschicht 11 ein oxydierbares Material, beispielsweise Aluminium, mit einer Stärke von mehreren Tausend A,
vorzugsweise ungefähr SOOO A, bei einer Aufdampfungsgeschwindig-
kelt von 22 A/Sek. und ungefähr vier Minuten lang im Vakuum aufgebracht, wodurch eine oxydierbare Schicht 12 gebildet wird. Dieses Stadium ist in Fig. IB gezeigt.
Darauf wird ein positiver Photolaek(-resist), beispielsweise AZ 13S0 (Warenzeichen der Shipley Co·/ Inc.) auf die oxydierbare Schicht 12 alt einer Stärke von SQOO A mittels eines Spin-(Schleuder-) Überzugs Verfahrens (Spin eoatisg aethod) aufgebracht. Das Ganze wird dann in einer Nj-AtmosphSre bei einer Temperatur von 90 0C 30 Minuten lang vorgetroeik^at(vor-wärmebehandelt), um eine Photolack (Photoresist)-Schicht 13 zu bilden. Dieses Stadium ist in Fig. 1C gezeigt.
Wie in Fig. ID geseilt, wird dann die Ästolaok-Schicht 13 Licht 14 belichtet« beispielsweise OTf-Starahle®, Indem ein vorbe-Muster *»rwead©t «rlsd« Sie Belichtung kann mittels Kon- oder der Projc&tloaedroefcteeh&ik (projection print-
oder andere© bekannten Beliehtangaverfahren erfolgen. Anschließend an die Belichtung wird die Einheit entwickelt, ma die des» Lieht ausgesetzten (belichteten) Teile der Photolack-Ssfeisht 13 ans entfernen, «ad denn ©ine KÄCh-Wämebehandlung (Nachtrecteung) in einer N2-At»oss>hSr© bei einer Temperatur von 12Ο °c 2O Minuten lang untersogen, wodurch eis in Pig« 11 gezeigter Photo-
16 gebildet «ird. Wie waiter «ston beschrieben, wird dieser Bereich 16 als Maste fir dl© oxydierbare Schicht 12 ver~
Im einzelnen wird in eine» CCl^-Gas-Plaass fe®l einem Druck von OjrJS Torr eine' Parallel-sa@kS3POders-Plaaoa--ätifoehandluag Cparallel plate' plasma etching troatmsatj durohgefüiirt, indem der Bereich 16-als eis« Hacke verwendet vird« Xn diesem Fall wird beisniels- «®ts® &tn Stxom von 3h alt öiaer Fseguens von 330 K3z hlndurchg@lalt©t. Das Ergebnis dieses Flascsa-Itaea» 1st, <3aS der dem Plasma aiasgesetsfee f@£l dar ®5£y«äierbar©n Schicht 12 entfernt e@ daß nur derj®aige f@il des oxydierbarem Eareiches 17ä, mieh »ater dem Ph©tolE.i5k->Ber«ieh 16 fee£iad©tf ausatmen mit Fbetolaok-Seraluh 16 erhalten bleibt. Dieses Stadium ist in . 1F geseift. Ze diese» !©itptsnkt werden die Seitenwände des Sero ich® s 17Ä vertikal gebildet»
Desaiaf wird der ©xyöierfeasei Ber@icfe 17A ©%ySi©rt, ms die ausgeeot«t@n bsv. fesllehteten i©it@Bwänd@ desselben ^u oxydieren und ©i.S3®& oxydiertes Bereich 1@ nu bilden, der den Bereich 17A umgibt, ^i@ dies in Fig. IG f@üelft 1st. Uisse ©station kann mittels der i^üite-Methoö© ©der der Ptosma-teyilatloss-MütMciS© erfolgen. Die i©aite-Methode wird weites unt&n imter ¥©rwendußg von Aluailnltm als ©sydierbarem Material beschriebst. Die vorstehend beschriebene Bäa&eit wird 25 Minuten l&ng In waraee Wasser bei einer Temperatur 60 C eingetaucht; um eine Oxidschicht 1® z-a bilden, die eine ongefShr 0,2 em In den Seit@aw£ndem das Bereiches 17A
atafwsist.
Im einzelnen 1st, wenn Aluminium 10 Minuten lang in das warme Wasser eingetaucht wird, die Relation zwischen der Wassertemperatur und der Stärke D der Oxidschicht die in Fig. 2 gezeigte, bei der Wassertemperatur T von CO 0C die Relation zwischen der Eintauchzeit und der Stärke D der Oxidschicht die in Fig. 3 gezeigte ist. Diese Kurven »eigen, dafi die Stärke D der su bildenden Oxidschicht durch geeignete Wahl der Wassertemperatur und der Eintauchzeit bestimmt werden kann.
Wenn die Plasma-Oxydation verwendet wird, kann die Oxidschicht 18 entsprechend einem Verfahren gebildet werden, das in einem Artikel "Plasma Anodized Aluminium Oxide Plins" von George J. Tibol et al im Journal of the Electrochemical Society, December, 1964, S. 1368 bis 1372 offenbart ist.
Darauf wird die Deckschicht te in einem Sauerstoff-Plasma bei einem Druck von 1 Torr mittels eines trommel- oder tonnenartigen Plasma-Reaktionsgefässes (Keaktors) entfernt, indem eine Hochfrequenz-Leistung von ungefähr 200 W und 13,56 MHs eingesetzt wird. Wahlweise kann die in Verbindung mit Flg. 1 beschriebene Parallel-Elektroden-Plasm»-Ätztechnik angewendet werden. Der Zustand nach Entfernung des Abdeckbereiches 1st in Pig. IH gezeigt. Danach wird der oxydierbare Bereich 17A mittels Parallel-Elektroden-Plasma-Xtztechnik unter Verwendung von CCl^ in der gleichen Weise wie gemäß Fig. IF entfernt, um einen Oxidbereich 18 zu erhalten, der ein vorbestiraetes, in Fig. II gezeigtes Muster hat.
Gextäfi dem vorstehend beschriebenen Verfahren kann die Stärke oder Breite des resultierenden Oxidbereiehes IS durch die Parameter bestimmt werden, die zur Oxydation der oxydierbaren Schicht verwendet werden. Dementsprechend wird im unterschied su dem Verfahren nach dem Stand der Technik die Breite des resultierenden Musters nicht durch die Genauigkeit der Maske beeinflußt, und darüber hinaus kann das Muster ohne weiteres gebildet werden, indem lediglich die oxydierbare Schicht oxydiert wird. Weiterhin ist die Verfahrensstufe zur Erzielung des Oxidbereichos relativ einfach und erfordert keine hohe Arbeltsgenauigkeit, wie dieses bei dem Verfahren nach dem Stand der Technik der Fall ist. Nach dem
erfindungsgemSeen Verfahren ist ββ als© möglich, bei geringen Kosten einfach und sehneil ein gewünschtes Muster au erzielen. Darüber hinaus ist es möglichf bei hoher Genauigkeit die Breite des Mastars kleiner als 1 m auszubilden, d.h. la der Größenordnung eines Submikrons, was mittels der Verfahren nach dem Stand dar Technik außerordentlich schwierig ist. Die Höhe des Musters ist durch die Stärke der anfänglich auf dea Substrat gebildeten oxydierbaren Schicht 17 bestirnt. Zn diesem Beispiel hat das Muster eine Höhe von O4S bib und eine Breite von 0,2 ytra; diese Abmessungen sind bedeutend geringer als bei einen nach den Stand dar Technik hergestellten Muster.
Obwohl in des vorbeschriebeaen Ausführungsbeiapial AZ 1350 als Beekmaterlal verwendet wurde, ist es ebensogut möglich, Polymethylaethaerylat einzusetzen; in diesem fall wird eine Mischung von Methylisobutylketon und Xsopxopylalkohol als Entwicklerldsung verwendet. Sfann Polyiaethylmethaurylat sun Einsatz gelangt, wird anstelle der Photo-Lithographie Elektronenstrahl-Lithographie eingesetzt. Oa de» Fachmaraa die Elektronenatrahl-Lithographie w@fal bekannt ist, braucht dieselbe hier nicht näher erläutert und beschrieben asu werden.
Das so erhaltene Küster kann als Maske stur Erzeugung eines ein feines Huster erforderndes Gitters, eines Geräte- oder Vorrichtosg-Xsolationsbereiches oder einer Gatter-Elektrode eines Sills&aa-Gatter-MQS FET verwendet werden. Weiterhin ist es möglich, das feine Muster, das aus einem Oxid zusammengesetzt ist, so zu lassen, wie es 1st, um es als Beugungsgitter zu verwenden.
4A bis 4P zeigen eine Abwandlung des erfindungsgeraSßen Verfahrens. Hie in Fig* 4A geneigt, werden auf elnea P-Typ-Siliziumsubstrat 21 ein Gatter-Oxidfilm 22 und el» dicker bzw. starker üEs&äbereich 23 zur Isolation gebildet, und darauf wird eine polykristalline Schicht 24 ausgebildet. Dieser Aufbau ist mittels bekannten Methode einfach erzielbar. Darauf wird, wie in
4S gezeigt, eine Dampf-Beschichtung einer Alumlniumschlcht 25 - d.h. eines der oxydierbaren Materialien - auf der polykristal-
linen Siliaiumschicht 24 vorgenommen, und ein vorbestimmten Photolack-Muster 26 wird auf der AluMiniuaschicht 25 gebildet. .
Wie in Fig. 4C gezeigt, wird dann die Aluminiaaschicht 25 weg~ geätat, indem das Photolack-Muster 26 «is Maske entsprechend dem in Verbindung xalt den vergehenden Auaführungsbeispiel beschrieb benen Verfahren verwendet wird, und die verbleibende Aliaainiuraschicht wird oxydiert. Sodann werden das PhotolaeJc-Moater 26 und die verbleibende Aiuainiumschielrt entfernt, »ad man erhält ein äußerst feines AltsBiniuBOxid~Mustar 28, das in Flg. 4C gezeigt 1st*
Darauf wird la einer CCl^-GasataosphSre bei eines Druck von 0,1 Torr das Alueiniuaoxid-Moster 28 als Maske verwendet, um den freiliegenden bzw, belichtetes polykristallinen SiliziuB-bereioh alt dem Parallel-Slektroden-Flasma-Xtzprozee zu entfernen, so das eine JCoabiaation polykristalliner Siliziustbereiehe 29, die eine extrea kleine Breite auf des Gatter-Oxidfllia 22 haben, und Altt»iniuB»xid-Huster 28, die ebenfalls eine extrea schmale Breite haben und auf den Bereiches 29 abgelagert sind, wie dies in Fig. 40 gezeigt ist, verbleibt.
Darauf wird das Saase in eine Phosphorsäure und Salpetersäure enthaltende Lösung eingetaucht, mm das Aluminiuaoxlcl-Huster 28 zu entfernen und nur den polykristallinen Sillzluabereich 29 zu belassen. Dieses Studium ist in Flg. 4E gezeigt. Da die sehe des letzteren ausreichend gxofl sein kann, agiert nuimehr dieser Bereich 29 während des folgendes Xonea-Xinplantationsprozesses wirksam als Sperrglied*
Darauf werden Ionen einer n-fyp-Verunreiniguag, beispielsweise As, implantiert, um auf der Haupt flache des Halbleitersubstrate 21 benachbarte Source-(Quell-) und Drain-(Senk-)beroiche 31 bzw. 32 zu bilden. Da diese Bereiche unter Verwendung des polykristallinen Bereiches 29 als Maske gebildet werden, wird zwischen des Quellbereich 31 und den Senkbereich 32 ein Kurskanal ausgebildet, der anfanglich durch die Breite des polykristallinen Silisiuabe-
reiches 29 bestiroat ist. Weiterhin kann eine Ionenimplantation ausgeführt werden, bevor das Aluminiumoxid mittels SäurelBsung * entfernt wird.
Fig. Sa und SB zeigen eine weitere Ausführungsform des Verfahrens zur Ausbildung eines Masters nach der Erfindung, wobei das gleiche Substrat wie in Fig. IA bis IE verwendet wird. Fig. SA zeigt ein Stadium, in dem die Photolack-Schicht 16 vor der in Fig. IG gezeigten Oxydatioaaetufe entfernt wird; danach wird die Oxydationsstufe durchgeführt. Zn diese» Fall wird der oxydierbare Bereich 17A oxydiert, und zwar nicht nur an den Seitenwänden, sondern ebenfalls an seiner oberen Fläche, so das der oxydierbare Bereich 17A von einer Oxidschicht 18 und 19 umgeben ist, die jeweils eine Stärke von beispielsweise 0,02 bis 0,4 um haben.
Barauf wird der Oxidbereich 19 auf de« oxydierbaren Bereich 17A mittels des Parallal-Elektroden-PlasiBa-Ätiprozesses unter Verwendung einer Mischung von CCl.-Gae und H2-Gas bei eine» Druck von 0,25 Torr entfernt, wobei ein hochfrequenter Strom von 3 A und 390 KSx hicdurchgeschickt wird. Xa diesem Fall wird der zu dem Substrat 10 parallele Teil mit einer Geschwindigkeit von ungefähr 280 A/Min, abgeätzt, während die vertikalen Seitenwandteile nicht abgeätzt werdea, jedenfalls nicht in bemerkenswertem Ausmaß. Als Ergebnis der Verwendung des Unterschiedes in den Ktzgesehwindigkelten werden, wie in Flg. SB gezeigt, nur die auf den Seitenwinden des oxydierbaren Bereiches 17A gebildeten Oxidbereiche 10 belassen. Selbst wenn aan kein B2-SaS verwendet, wird ein unterschied in ä»n Ätzgeschwin&igkeiten zwischen den Teilen parallel zu den Substrat und anderen Teilen erzeugt, so daß man ein ähnliches Ergebnis erhält.
öister Einsatz der Sehritte ähnlichen denen, die in Fig. 1 gezeigt sind, erreicht nan die 1» Fig. 11 gezeigte Stufe.
Fig. 6A bis SF zeigen aufeinanderfolgende Stufen einer weiteren Äusfuhrungaform der Erfindung, wobei polykristallines Silizium x als oxydierbares Material verwendet wird. Der Schritt der Bildung
* - 10 -
eines Siliziua-Dioxid-Films 11 auf einem Slliziumaubstrat 10 i«t der gleiche wie in Fig. IA. Danach wird eine polykristallin« SiIiziumschlcht 31 mit einer Stärke von ungefähr 5000 A auf dem Oxidfilm gebildet. Darauf wird eine Photolack»Schicht 13/ die eine Stärke von 5000 A hat/ auf der polykristallinen Siliziumschicht 31 gebildet. Dann wird die Einheit entsprechend einen vorbestimmten Muster, wie in Fig. 6A gezeigt, belichtet, und die belichteten Teile werden durch entwickeln entfernt. Dieser Zustand 1st in Fig. 6B gezeigt.
Darauf wird der verbleibende Photolack-Bereich 16 als Maske verwendet, und das Substrat wird dem Parallel-Xlektroden-Plasma-Xtzprozefl in einer CCl-F2-Atmosphäre bei einem Druck von 0,1 Torr und Anwendung einer Hochfrequenz-Leistung von 400 ff und 13,65 MHz ausgesetzt, um den polykristallinen Siliziumbereich 31A unterhalb des Photolack-Bereiches 16 zu behalten, die anderen Teile des Bereiches jedoch, wie in Flg. 6C gezeigt, zu entfernen.
Danach wird der Photolack-Bereich 16 in Sauerstoff-Plasma mit einem Trommeltyp-Plasma-Reaktor-verfahren entfernt, und man erhält die in Fig. 6D gezeigte Struktur.
Anschließend wird die Struktur 240 Miauten lang in einer aus einer
Mischung von H-- und O2-GaS bestehenden Atmosphäre bei einer Tempe ratur von 900 C gehalten, um eine Oxidschicht zu bilden, die eine Stärke von 0,2 pt an der Oberfläche de· polykristallinen Sili ziumbereiches 31A hat. Natürlich wird auch eine Oxidfllm-Schlcht mit einer Stärke von ungefähr 0,01 yarn auf den anderen Teilen der Hauptfläche gebildet, d.h. auf dem Oxidfilm 11. Die Oxidschicht umfafit Oxidbereiche 32, die die im wesentlichen vertikalen Seltenwände des polykristallinen Siliziumbereiches bedecken, und einen Oxidbereich 33, der über der oberen Fläche des Bereiches 31A liegt. Dieses Stadium 1st in Fig. 6S gezeigt.
Darauf wird die Einheit einem reaktiven lonen-Ätzprozeß in einem Plasma unterworfen, das eine Mischung CF.- und H2-GaS umfaßt, um die in Fig. 6F gezeigte Struktur su erzielen. AnschlieBend wird der Siliziumbereich 31A abgeätzt, und zwar mittels des ParalIeI-
- 11 -
£lektrodan~Plasna~Prosesses lhnlleh tie», der Iß 3er Stufe der FJLf» 6C verwendet wird, «as In CCljFj-Gas geschieht, ma ein· Struktur Ihnllch der In FIf. 1Σ geseiften »u erhalten.
Fig. ?A fels ?F seifen aufeinanderfolgende Stufen einer weiteren Auifahrungsfor» des «rfinduagsgenäiSien Verfahrene, wobei poly kristallines Silicium ele oxydierbare« Material und Siliciumnitrid al« eine oxldationsverhisdernde Maske verwendet werden. Zu-
wird ein» SiliiluK-OJtid-Schicht 11 alt ei&er Starke von 1000 A auf eine» ähnlichen Substrat 10 «it einer (ICO} K*u?t~ flache gebildet. Dann wird das auf 6SO 0C erhitite Substrat angeflbr «Ο Kioutea lang in einer gaafareigea AtasoephSre aas SiM4 <Siliiiuiwa*aer*teff} und Ue-One sowie bei einem Druck von 0,6 Torr eater Verwendung einer Niederdruck-CVD(Chemical Vapour Deposition)»Methode gehalten, wodurch mat der Ob©rfliehe des Substrata Io eine polykrietalliae Sliislumsehieht »it einer Dicke von ungefähr O1SiH gebildet wird. Darauf wird das auf 800 °c erhitite Substrat ungefähr «0 Minuten lang in einer au· einer Kischuag von He, SiK4 und HHj iseatehenden Ät«o*phare bei einem Druck von 0,7 Torr unter Verveadung einer Ähnlichen NlederdrucJc-CV0-H«thode gehalten, es eine Siliziua-Hitrid-echlcht 35 tu bilden, die eine Stark« von ungeflhr 0,1 μ* hat.
Dann wird auf der Sllieiua-Hitrid-Schicht 35 ein« Photoresist-ScMcht 13 gebildet, die ultravioletten Strahlen 14 «Ines vorbestisaitea Mueter« auegeeetit wird.
Der belichtet* Photoresist ίPhoto!ack) wird entwickelt unü entfernt, Qm ei»« in Fig. ?B geseilte Struktur anxursahasen. Die in Fig. 7A «ed 7B fesei^tea Stufen sind denen in Fig* 10 und IE gleich. Darauf werden die SUUlum-Hltria-Schicht 3S and die polykrietalline Silisiunechioht 31 unter Verwendung des Parallel-Slektroden-Plasaa-Ätzverfaferesns ia einer CCljPj-^s-Atwoephiire bei ©inen craok von 0/1 Torr und unter Verwendung des verbleibesoEen Photoreaiet-Bereiches 1$ als Haske entfernt« wobei eine hochfreqoentAge Leistung τοη 400 W und 13,6S mit verwendet wird, sieh ergebende zustand 1st in Flg. 7b geseigt.
- 12 -
Darauf wird der Photoresiat-Bereich 16 mit einem Gxygen-Plasma-Ätzverfahren entfernt, um eine Struktur zu erbalten, wie sie in Fig. IF gezeigt i*t. Dieser Sehritt entspricht den in Fig. 1F gezeigten.
Darauf wird die Struktur ungefähr 240 Minuten lang in einer feuchten Sauer stoffgas -AtaoaphSre bei einer gewünschten Temperatur, beispielsweise 900 °Cr gehalten, u» Oxid-Bereiche 32 auszubilden, die eine Starke von ungefähr 0,2 pm auf den freiliegenden (belichteten) , in wesentlichen vertikalen Wanden des polykristallinen Sillziumbereiehes 31A su bilden. Dieses Stadium ist in Fig. 7E geaeigt.
Darauf werden der Siliziuu-Nitrid-Bereich 35A und der polykristalline Silizium-Bereich 31λ nacheinander entfernt, indem der Troraael-Typ-Plaama-Reaktor verwendet wird, und swar in einen Gas-Plasita, das eine Misahung CF, und O2 bei einem Druck von ungefähr 0,4 Torr enthält. Damit erzielt man ein luSerst feines Muster, wie dies in Fig· 7F geseigt ist.
Bei der in Fig. 7K gezeigten Stufe ist es ebenfalls möglich, eine von eines Oxldbereleh begrenzte SlliziuEtissel dadurch zu bilden, das der Silizium-Nitrid-Bereich 35A entfernt und dann der freiliegende (belichtete) polykristalline Silizlumbereloh 31A Lasergeglüht wird.
Bm sei darauf hingewiesen, dafl bei dieser Aosführungefona amorphes Siliziua anstelle polykristallinen Siliziums als oxydierbares Material verwendet werden kann.
Da der nach den verschiedenen oben beschriebenen Verfahren gebildete Oxidbereich usj die Seitenwinde des oxydierbaren Bereiches herum gebildet wird, ergibt sich tatsächlich ein rahmenfSriRiges Muster, wie dies in Fig. 8 geseigt ist. Wenn dieses Muster verwendet wird, um eine Gatter-Elektrode eines MOS FET, wie er in Verbindung alt Fig. 4 beschrieben ist, zu bilden, ist es deshalb
- 13 -
notwendig, parallele Muster tu bilden; in diesem Fall wird ein Paar gegenüberliegender Seiten mittels eines bekannten Verfahrene entfernt* Entsprechend der Art der Verwendung des Masters al* Maske können ein Teil oder diagonal gegenüberliegende Ecken des rahraenförjBigen Musters entfernt, d.h. weggeschnitten werden. Fig. 9A bis 9E zeigen eine weitere Ausführung*form nach der Erfindung/ wobei parallele Oxidbereiche anstelle des rahtnenförmigen Oxidbereiches nach Fig. 8h gebildet werden.
Diese AusfOhrungsform ist in Analogie su den in Verbindung mit Fig. 1 beschriebenen and verwendeten und dort bis zur Fig. IF geseiften Schritten beschrieben. Ia Fig. 9A 1st eine perspektivische Ansicht einer nach der Stufe der Fig. 1F gebildeten Struktur geseift. Zn einseinen wird ein rechteckiger oxydlerbarer Bereich 17A auf der Oxidschicht 11 unter Verwendung eines rechteckiges Photolack-Bereichs 16 als Maske gebildet. Zu diesem Zeitpunkt werden sweite Photoresist-Bereiehe 41 und 42 gebildet, u» die längsgsrichteten Sudes beider Bereiche 16 und 17A, die zentrale Oberflache und die Seitenwände su belichten. Die Längs- und Querschnlttausbildungen beider Bereiche sind in diese» Stadien in Flg. 9C und to gezeigt. Die folgende Oxydationsbehandlung ist daan nor for die freiliegenden (belichteten) Seitenwände des oxydierbaren Bereiches 17A wirksam, öle Oxydationsbehandlung kann die gleiche sein, wie sie in Verbindung mit Fig. IG beschrieben ist.
Fig. 9E zeigt eine Draufsicht, woraus hervorgeht, daß parallele Oxidbereiche 44 und 45 auf beiden Selten des oxydierbaren Bereiche« 17a gebildet sind, nachdem der Photoresist-Bereich 16 entfernt ist. Die folgenden Stufen entsprechen denen der Flg. 1B und IZ.
Sofern es gewünscht ist, jeweils einen der parallelen Oxidbereiche auszubilden, werden Teile des «weiten Photoresists auf einer oder beiden Selten der Bereiche 16 und 17A entfernt.
- 14 -
Es versteht *Ioh, daB die Erfindung nicht auf die sfsesiellen, vorstehend beschriebenen Ausfahrt««?«forstet* beschränkt ist, und daft de» Fachmann sahireiche änderungen und Abwandlungen ohne Verlassen des Grundgedankens der Xrfindan? naheliegen.
Beispielsweise ist es »Solion, anstelle von Aluminium und/oder polykristallinen Siliziu» irgendein oxydierbare« Materiel wie s.B. Ta, Ti« Mo* Sb ete. su verwenden, Ss ist jedoch festzuhalten, da« für die verschiedenen oxydierbaren Materialien jeweils eine geeignete Oxydationsbehandluag gewählt werden sollte. Beispielsweise ist i* Falle von Tm, Ti und Kb «in Anoaeieranf·- oder Piasjfta-OxidatlGß*verfaiu:en e^el^net^ wohla^egen für Mo eine Wftr»eo3eydations9ethode geeignet ist.
In den in Fig. SA and 7A geseilten Aas führung* foruwtn wird »it öV-Strahlen bestrahlt, jedoch kann aach, wie in Falle der Fig« 1# ein Elektronenstrahl verwendet werden. HatGrlleh sollte in «ine« solchen Fall Material wie FolysÄthyleethaerylat, da«.Mt ISlektronenatrahl-Sestrahlun? geeignet ist, verwendet werden·
weiterhin wurde in den vorangehende» Ansfäaruagsfernen ein positiver Sehutslaek oder Resist al* Photoresist (Photolaek) sad als Elektronenstrahl-Kesist verwendet, der jedoch auch durch einen bekannten negativen Resistr sofera erforderlieli, erae&st werden kann.
NatSrlloh ist es auch möglich, *ur Bildung einee Re*iet-«usfcer* HSntgenstrahlen anstelle von Slektroaenstrahlen zu
Aneerde» wurde in den dargestellten Ausführan-geformen ta» Xweoke des versehene einer oxydierbaren Schicht »it eine» Master ein Plasma-Ät«-Pro*efi unter Verwendeng voa Hoehfrecruena-Glähentladtutg verwendet! es 1st jedoch ebenfalls aSglteh» ein reaktiv«« lonenstrahl-Xtsverfahren o&sx andere Tsocken-Jltiverfahrea O'ier Feuoht-Xt*verfanren unter Verwendung eines flüssigen Ätamlttsla elnsttsetsen«

Claims (14)

Nippon Telegraph * Telephone Public corporation 1-6, Uchlsaiwaicho 1-chorae, Chiyoda-ku, Tokyo, Japan Verfahren zum Bilden von Mustern oder Schablonen Patentansprüche ;
1. Verfahren zum Bilden von Mustern oder Schahionen, g e k e η η zeichnet durch die Verfahrensstufen,
daß ein oxydierbarer Bereich eines vorbestimmten Musters auf einen Substrat gebildet und
daft dieser oxydierbare Bereich zur Bildung eines Oxid bereich-Musters an wenigstens einea Teil der Seitenwinde des oxydierbaren Bereiches oxydiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , dafi das Oxidberelch-Muster in einer folgenden Stufe der Herstellung eines Elements einer Halbleiter- ^ vorrichtung oder eines Halbleiterelement verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß die folgende Stufe einen Schritt zur Entfernung des oxydierbaren Bereiches umfaßt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet , dafi der oxydierbare Bereich aus eines; aus der Gruppe Aluminium, Silizium, Ta, Ti, Mo und Nb be stehenden Material ausgewählt wird.
5« Verfahren nach Anspruch 2, dadurch gekennzeichnet , dafi der oxydierbare Bereich aus Silizium susaiamengeeetzt 1st und daft die folgende Stufe den Schritt der Umwandlung des Siliziums in eine Einkristall-Siliziumstruktur umfaSt, um eine durch den Oxidbereich begrenzte Siliziumineel „ zu bilden. '
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet , das der auf dem Substrat gebildete oxy dlerbare Bereich des vorbestimmten Musters gebildet wird durch die Stufen des Südens der oxydierbaren Schicht auf de» Substrat, des Südens einer Resistschicht (Abdeckmittelschicht} auf der oxydierbaren Schicht, des Forngebens der Resistschicht zu eine» Abdeckbereich eines vorbestimmten Musters und des Xtzens der oxydierbaren Schicht unter Verwendung des Abdeckbereiches als Maske, um den oxydierbaren Bereich zu einem vorbestimmten Muster zu formen.
7. Verfahren nach Anspruch 6, gekennzeichnet durch die weiteren Stufen des Südens eines Oxidbereiches auf wenigstens einea Teil einer offenen (belichteten) Seitenwand des oxydierbaren Bereiches und des darauffolgenden Entfernens des Abdeckbereiches.
8. Verfahren nach Anspruch 7, gekennzeichnet durch die weitere stufe des Entfernens eines Teils des durch den Oxidbereich begrenzten oxydierbaren Bereich».
9. Verfahren nach Anspruch &, gekennzeichnet durch Entfernen des Abdeckbereiches, Oxydieren einer Oberfläche und offenen (belichteten) Seitenwand des oxydierbaren Bereiches zur Bildung von Oxidbereichen und des Wegätzens des Oxidbereiches an der oberen Flache des oxydierbaren Bereiches.
10. Verfahren nach Anspruch 7 oder 9, dadurch gekennzeichnet , daß der oxydierbare Bereich aus Silizium zusammengesetzt ist und das durch den Oxidbereich begrenzte Siliziun in eine Sinkristall-Sillζiumstruktur umgewandelt wird.
11. Verfahren nach Anspruch 1 oder 7, gekennzeichnet durch eine Bildung einer Isolierschicht auf dem Substrat vor der Bildung dea oxydierbaren Bereiches des vorbestiasBten Musters.
12. Verfahren nach Ansprach 1, gekennzeichnet durch Bildung einer Siliziurosehicht auf dem Substrat, Bildung einer Silizium-Wttridechicht auf der Silisiuisschicht, Bildung eine· Resist(Abdeckung»)bereiches eines vorbestimmten Mustern auf der Silizium-Nitridschicht, selektives Ätzen der Siliaium-Nitridschicht und der Siliziumachicht unter Ver~ wandung dee Resistbereiches als Maske, em den Siliziumbereicb und die Siliziumschicht unter dem Resistbereich au belassen, Effitfernen des Resistbereiehes, Oxidieren der Seitenwände einer offenen (belichteten Siliziueischlcht zur Bildung eines oxydierten Bereiches und Entfernen des SilisivmNitridbereiches.
13. Verfahren nach Anspruch 12« dadurch gekenn-* zeichnet , <t&i des Oxidbereich άί& Form eines rechteckigen Rahmens aufweist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet , daß ein Teil des reohteckfdrsiigen Oxidrahnens entfernt, insbesondere abgeschnitten, wird.
ti. Verfahren nach Anspruch 13, dadurch gekennzeichnet , daS mindestens eine Ecke des rechteckfdmigeu Oxidrahmeas estfcrnt, insbesondere abgeschnitten, wird.
%§. Verfahren sur Herstellung eines MOS FE? {Metalloxid-Halbleiter Feldeffekt-Transistor), gekennzeichnet durch die folgenden Schritte:
a) Bildung eines Gatter-Oitidfilras und eines Isolation-Oxid bereiches auf einen Si.lizivuasubstr®t einer Leitfähigkeits-
type,
h) Bildung einer poiykristallinsn Siliziumschicht auf dein
Gatter-Oxidfilm und den Zsolation-Oxidbereich, c) Bildung einer oxydierbaren Schicht auf der polykristallinen Siliziumschicht j
d) Bildung eines AbdecM Resist) musters vorbestiimter Form auf der oxydierbaren Schicht,
e) selektives Atzen der oxydierbaren Schicht unter Verwendung des Abdeckmustere als Maske,
f) Oxidieren der verbleibenden oxydierbaren Schicht,
g) Entfernen des Abdeckiaustere und der verbleibenden oxydierbaren Schicht, UiB so ein enges bzw. schmales Oxidssuster der oxydierbaren Schicht au bilden,
h) Wegätzen der offenen (belichtetet! polykristallinen Siliziumschicht unter Verwendung des schmalen Oxidmusters als Maske, UK so eine den Gatter-Oxidfilm, den Xsolation-Oxidbereich. einen schsalen polykristallinen Siliziaabereich darauf und ein schmales Oxidsmster der oxydierbaren Schicht umfassende Struktur zu bilden,
i) Eintauchen dieser Struktur in einer Säurelösung zur Entfernung des schmalen Qxidsusters,
h) Isplantieren einer Verunreinigung der anderen Leitfähigkeitstype in das Substrat, um einen eng benachbarten Source(Quell)- und Drain(Senken)bereich unter Verwendung des schaalen polykristallinen Siliziumbereiches als Maske zu bilden.
DE19813151915 1980-12-26 1981-12-23 Verfahren zum bilden von mustern oder schablonen Ceased DE3151915A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP55189024A JPS57111032A (en) 1980-12-26 1980-12-26 Forming method for pattern
JP56065491A JPS57180136A (en) 1981-04-30 1981-04-30 Pattern formation

Publications (1)

Publication Number Publication Date
DE3151915A1 true DE3151915A1 (de) 1982-08-12

Family

ID=26406636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813151915 Ceased DE3151915A1 (de) 1980-12-26 1981-12-23 Verfahren zum bilden von mustern oder schablonen

Country Status (6)

Country Link
US (1) US4460413A (de)
CA (1) CA1186600A (de)
DE (1) DE3151915A1 (de)
FR (1) FR2497403B1 (de)
GB (1) GB2092373B (de)
NL (1) NL188432C (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201846A (nl) * 1982-05-06 1983-12-01 Philips Nv Sensor met een magneetveldgevoelig element en werkwijze voor het vervaardigen daarvan.
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
US4619894A (en) * 1985-04-12 1986-10-28 Massachusetts Institute Of Technology Solid-transformation thermal resist
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
EP0661733A2 (de) * 1993-12-21 1995-07-05 International Business Machines Corporation Eindimensionale Silizium-Quantumdrahtelementen und Verfahren zur Herstellung
US5950091A (en) * 1996-12-06 1999-09-07 Advanced Micro Devices, Inc. Method of making a polysilicon gate conductor of an integrated circuit formed as a sidewall spacer on a sacrificial material
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6124174A (en) * 1997-05-16 2000-09-26 Advanced Micro Devices, Inc. Spacer structure as transistor gate
US5866934A (en) 1997-06-20 1999-02-02 Advanced Micro Devices, Inc. Parallel and series-coupled transistors having gate conductors formed on sidewall surfaces of a sacrificial structure
US6169006B1 (en) * 1998-07-29 2001-01-02 Advanced Micro Devices, Inc. Semiconductor device having grown oxide spacers and method of manufacture thereof
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
PL204687B1 (pl) * 2003-04-24 2010-02-26 Inst Tech Elektronowej Sposób wytwarzania nano-ścieżek
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US8808562B2 (en) * 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
US9570571B1 (en) * 2015-11-18 2017-02-14 International Business Machines Corporation Gate stack integrated metal resistors

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
JPS4939873B1 (de) * 1969-10-15 1974-10-29
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
JPS5928992B2 (ja) * 1975-02-14 1984-07-17 日本電信電話株式会社 Ｍｏｓトランジスタおよびその製造方法
US3976512A (en) * 1975-09-22 1976-08-24 Signetics Corporation Method for reducing the defect density of an integrated circuit utilizing ion implantation
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
JPS55153343A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique

Also Published As

Publication number Publication date
GB2092373A (en) 1982-08-11
NL8105661A (nl) 1982-07-16
FR2497403A1 (fr) 1982-07-02
US4460413A (en) 1984-07-17
NL188432C (nl) 1992-06-16
NL188432B (nl) 1992-01-16
GB2092373B (en) 1985-07-10
CA1186600A (en) 1985-05-07
FR2497403B1 (fr) 1987-04-24

Similar Documents

Publication Publication Date Title
DE3151915A1 (de) Verfahren zum bilden von mustern oder schablonen
DE69111731T2 (de) Verfahren zur Herstellung von Markierungen zum Alignieren von Marken.
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2819698C2 (de) Verfahren zum Herstellen eines Festkörpermikrobauelementes und Vorrichtung zur Anwendung bei diesem Verfahren
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE69125260T2 (de) Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2922416A1 (de) Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
EP0111086A2 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE3490007T1 (de) Verfahren zur Herstellung von Solarzellen
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2738384A1 (de) Verfahren zur herstellung eines halbleiters
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3032608A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE3030660C2 (de) Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE3943356A1 (de) Verfahren zur bildung einer maske fuer roentgenlithographie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection