DE69111731T2 - Verfahren zur Herstellung von Markierungen zum Alignieren von Marken. - Google Patents

Verfahren zur Herstellung von Markierungen zum Alignieren von Marken.

Info

Publication number
DE69111731T2
DE69111731T2 DE69111731T DE69111731T DE69111731T2 DE 69111731 T2 DE69111731 T2 DE 69111731T2 DE 69111731 T DE69111731 T DE 69111731T DE 69111731 T DE69111731 T DE 69111731T DE 69111731 T2 DE69111731 T2 DE 69111731T2
Authority
DE
Germany
Prior art keywords
layer
impressions
mask
alignment
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69111731T
Other languages
English (en)
Other versions
DE69111731D1 (de
Inventor
Herbert Lifka
Der Plas Paulus Van
Robertus Verhaar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of DE69111731D1 publication Critical patent/DE69111731D1/de
Application granted granted Critical
Publication of DE69111731T2 publication Critical patent/DE69111731T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

  • Verfahren zur Herstellung von Markierungen zum Justieren von Masken.
  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Markierungen zum Justieren von Masken auf einer aktiven Oberfläche eines Halbleitersubstrats, wobei zunächst mindestens eine Schicht aus einem oxidationsbeständigen Material auf der genannten aktiven Oberfläche gebildet wird, wonach durch örtliches Ätzen dieser Schicht Zonen für Isolation durch ein dickes Oxid, bezeichnet als Feldoxid, gleichzeitig mit den Justiermarkierungen definiert werden und wobei während eines nachfolgenden Verfahrensschrittes die Zonen für die Isolierung durch Feldoxid und die auf diese Weise definierten genannten Justiermarkierungen eines thermischen Oxidation ausgesetzt werden, wobei der restliche Teil der aktiven Oberfläche durch einen restlichen Teil der Schicht aus Antioxidationsmaterial vor Oxidation geschützt wird, und wobei während eines letzten Schrittes in den Gebieten, welche die Justiermarkierungen enthalten, wobei diese Gebiete Justierfenster genannt werden, in der Oberfläche des Substrats Nivellierungen einer bestimmten Tiefe vorgesehen werden.
  • Ein derartiges Verfahren ist aus dem Dokument JP Abstract 61-100928, 157 E 439 bekannt.
  • Nach dem bekannten Verfahren werden die Justiermarkierungen gleichzeitig mit den Isolierzonen durch Feldoxid definiert. Auf diese Weise wird eine relative Lage dieser Elemente erhalten, die der Lage des verwendeten Gerätes entspricht und ist deswegen in dieser Fertigungsstufe frei von etwaigen Ausrichtfehlern. Bei der Herstellung einer Mikroschaltung vom Typ mit MOS-Transistoren handelt es sich im wesentlichen um den ersten Vorgang beim Definieren eines Struktur auf der Oberfläche des Substrats. Die nachfolgenden Maskierungsvorgänge erfordern eine möglichst genaue Ausrichtung der Masken in bezug auf die vorgeformten Justierungsmarkierungen. Mit der Erwartung der Submikrontechnologien wird es notwendig, die Ausrichtfehler der Masken in bezug auf die Justierungsmarkierungen auf dem Substrat möglichst zu verringern und dazu werden durchaus ausgearbeitete optische Verfahren angewandt, die eine automatische Justierung mit einer Toleranz von 0,2um mittels Servomechanismen hoher Genauigkeit schaffen.
  • Aber derartige Maskenjustierungsverfahren erfordern unbedingterweise, daß die Justierungsmarkierungen in einer geometrischen Form vorhanden sind und auf einer optimalen Tiefe in bezug auf ihren Gebrauch bei einem optischen Verfahren auf Basis der Bildung von Interferenzfiguren.
  • Das bekannte Verfahren basiert auf der Erzeugung von Unebenheiten durch Ätzung der Justierungsmarkierungen unter Verwendung dazu vorgesehener Feldoxidteile als Maske.
  • Dies führt dazu, daß die Justierungsmarkierungen dann aus eingeprägten Teilen bestehen, wobei das Substrat freigelegt wird und andere Teile, die mit Feldoxid bedeckt sind, was zu Schwierigkeiten führt zur Bildung der Interferenzfiguren mit einem hohen Kontrast. Dagegen wäre es erwünscht, Justierungsmarkierungen zu erhalten, die durch eine Oxidschicht geschützt sind, vorzugsweise mit einer einheitlichen Dicke, während eine minimale Anzahl Bearbeitungsschritte beibehalten wird.
  • Andererseits wird in dem Dokument US-A-4 338 620 ein Verfahren beschrieben zum Verwirklichen von Justierungsmarkierungen und von Isoliergebieten durch Oxid wobei dieses Verfahren die nachfolgenden Verfahrensschritte umfaßt, die Bildung einer Antioxidationsmaske, die Bildung von Einprägungen an Steilen der genannten Markierungen und Gebiete, das Niederschlagen von polykristallinem Silizium in den Einprägungen und das oberflächige Oxidieren dieses polykristallinen Siliziums zur Bildung einer Oxidschicht mit einer Dicke, die der der genannten Markierungen und Gebiete entspricht. Auf jeden Fall umfaßt dieses Verfahren spezifische Bearbeitungsschritte, wie das Niederschlagen von polykristallinem Silizium, was eine Vergrößerung der Komplexität des Verfahrens bedeutet ebenso wie eine Steigerung des Gestehungspreises der nach diesem Verfahren erhaltenen Halbleiteranordnungen.
  • Aufgabe der Erfindung ist es ein Verfahren zu schaffen zum Verwirklichen von Justierungsmarkierungen in einer beschrankten Anzahl Verfahrensschritte, wobei die obengenannten Nachteile nicht auftreten und wobei die Dauer der Behandlungen bei hoher Temperatur auf ein Minimum beschränkt sind, erforderlich zum Verwirklichen des Oxidfeldes.
  • Diese Aufgabe wird nach der Erfindung erfüllt durch ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.
  • Dieses Verfahren bietet den Vorteil, das Justierungsmarkierungen geschaffen werden, die durch eine Oxidschicht bedeckt sind mit einer einheitlichen Dicke. Andererseits werden die übrigen Teile der Antioxidationsschicht geschont (außerhalb der Justierungsfenster) und sie können beibehalten werden, wenn dies während der weiteren Verarbeitung der Anordnung als nützlich betrachtet wird. Die Genauigkeit der Positionierung der Justierungsmarkierungen in bezug auf die Feldoxidzonen ist optimal, weil es hervorgeht aus Öffnungen, die gleichzeitig in der Antioxidationsschicht vorgesehen sind.
  • Nach einer ersten Ausführungsform der Erfindung weist das Verfahren das Kennzeichen auf, daß die genannten Einprägungen durch einen spezifischen thermischen Oxidationsschritt gebildet sind unter solchen Bedingungen, daß dies zu einer Umwandlung in Oxid des Halbleiters über eine Tiefe entsprechend der genannten bestimmten Tiefe führt und daß nach der Freilegung der Oberfläche des Halbleiters innerhalb des genannten Justierungsfensters der genannte Oxidationsschritt zum Bilden des Feldoxids durchgeführt wird, was zu dem spezifischen Oxidationsschritt hinzukommt.
  • Bei dieser Ausführungsform haben die Einprägungen an der Oberfläche des Halbeiters eine Tiefe, die mit einer sehr hohen Genauigkeit geprüft werden kann, typisch ± 10 nm. Die genannte spezifische thermische Oxidationsbehandlung bildet dann einen ersten Schritt bei der Bildung des Feldoxids, was nur einen Bruchteil der gewünschten schlußendlichen Dicke bildet. Nachdem die Halbleiteroberfläche in den genannten Justierungsfenstern freigelegt worden ist, bildet der obengenannte thermische Oxidationsschritt einen zusätzlichen Oxidationsschritt, was zu einem Feldoxid mit einer gewünschten Dicke in dieser Phase des Herstellungsverfahrens führt, während die Justierungsmarkierungen durch eine Oxidschicht mit einer geringeren allgemeinen Dicke bedeckt sind.
  • Eine zweite Ausführungsform des erfindungsgemäßen Verfahrens weist das Kennzeichen auf, daß die genannten Einprägungen durch selektives Ätzen nur innerhalb der Justierungsfenster gebildet werden, die durch eine Maske aus photoempfindlichen Harz definiert sind und daß danach die restlichen Teile der Antioxidationsschicht in die genannten Fenster und mit derselben Maske zurückgezogen werden, wonach die Maske aus photoempfindlichem Lack entfernt wird und ein einziger thermischer Oxidationsschritt zur Bildung des Feldoxids durchgeführt wird.
  • Nach dieser Ausführungsform des Verfahrens wird der selektive Ätzvorgang, wodurch die Einprägungen erzeugt werden, erhalten durch einen Angriff in einem Plasma oder in einer selektiv angreifenden Lösung, vorzugsweise mit einer geringen Angriffsrate, zum Erhalten der gewünschten Genauigkeit der Tiefe der Einprägungen. Die Maske aus photoempfindlichem Harz erfordert nicht eine außergewöhnliche Genauigkeit der Positionierung, weil es ausreicht, daß die genannten Justierungsfenster
  • die Justierungsmarkierungen einschließen. Die Oxidationsbehandlung wird danach in einem einzigen Verfahrensschritt durchgeführt und führt zu einer Dicke der Oxidschicht, welche dieselbe ist in den Isolationszonen (Feldoxid) sowie auf den Justierungsmarkierungen.
  • Als Abänderung dieser Ausführungsform des Verfahrens ist es auch möglich, die Einprägungen in den Isolierzonen zu bilden. Dieses Verfahren weist das Kennzeichen auf, daß die genannten Einprägungen durch selektives Ätzen gebildet werden, während nur die Antioxidationsschicht als selektive Maske benutzt wird, daß danach die restlichen Teile der Antioxidationsschicht nur innerhalb der Justierungsfenster entfernt werden, die dann durch eine Maske aus photoempfindlichem Harz definiert sind, wonach die Maske aus photoempfindlichem Harz entfernt wird und ein einziger thermischer Oxidationsschritt durchgeführt wird zum Bilden des Feldoxids.
  • In diesem Fall wird das Feldoxid danach in das Substrat eingeprägt und zwar über eine Tiefe entsprechend den Einprägungen, was einen Vorteil für das Verfahren zum Herstellen der Anordnung bieten kann.
  • Auf vorteilhafte Weise liegt die Tiefe der Einprägungen nahe bei 1/4 der Wellenlänge des zum Freilegen der Justierungsmarkierungen benutzten Lichtes; im allgemeinen ist dies zwischen 100 und 150 nm und ist vorzugsweise gleich
  • 125 nm ± 10 nm. Auf diese Weise ist der optische Kontrast, erhalten während der späteren Vorgänge der Maskenjustierung optimal.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 bis 5 einen Schnitt durch verschiedene Verfahrensschritte bei der Herstellung von Maskenjustierungsmarkierungen in eine ersten Ausführungsform der Erfindung,
  • Fig. 6 bis 8 ähnliche Darstellungen einer zweiten Ausführungsform des Verfahrens, und
  • Fig. 9 bis 11 Darstellungen einer dritten Ausführungsform der Erfindung. Es sei erwähnt, daß in den Figuren die Verhältnisse zwischen den jeweiligen Teilen deutlichkeitshalber nicht berücksichtigt worden sind und insbesondere sind die Dicken weitgehend übertrieben. In den jeweiligen Figuren sind entsprechende Elemente jeweils mit denselben Bezugszeichen angegeben.
  • In Fig. 1 ist eine Schicht 13 aus einem oxidationsbeständigen Material auf einer aktiven Oberfläche 11 eines Halbleitersubstrats 12, insbesondere aus monokristallinein Silizium gebildet. Die in den Figuren als homogene Schicht gebildete Schicht 13 ist meistens durch eine Folge einer dünnen Oxidschicht, auf der eine Siliziumnitridschicht niedergeschlagen worden ist gebildet oder sie ist durch eine Siliziumoxinitridschicht gebildet oder durch aufeinanderfolgende Schichten aus diesen Materialien. Das Ganze ist mit einer Maske 14 aus photoempfindlichem Harz bedeckt, wobei sich einerseits Öffnungen 15 entsprechend der Lage der Feldoxidisolierzonen befinden und andererseits eine Anzahl Öffnungen 17, wobei das Ganze eine Maskenjustierungsmarkierung 18 bildet.
  • Diejenigen Teile der Schicht 13 aus Antioxidationsmaterial, die sich in den Öffnungen 15 und 17 befinden, werden durch Ätzen zurückgezogen, vorzugsweise in einem Plasma auf Basis von Fluorionen oder Chlorionen unter Bedingungen, die ein selektives Ätzen in bezug auf das Substrat oder gegebenenfalls in bezug auf eine Unterschicht aus Oxid gewährleisten. Die Antioxidationsschicht kann ebenfalls in einem Bad aus heißer Phosphorsäure selektiv geätzt werden. Wenn die Schicht 13 aus Antioxidationsmaterial eine dünne Unterschicht aus Siliziumoxid aufweist, kann diese Unterschicht in den Öffnungen 15 und 17 gegebenenfalls verringert werden, was keine wichtige Folge hat für die nachfolgenden Verfahrensschritte.
  • Wie in Fig. 2 dargestellt, wird die Maske 14 aus photoempfindlichem Harz entfernt und die Öffnungen 17' und 15' bleiben in der Schicht 13. Das Halbleitersubstrat wird einer thermischen Oxidationsbehandlung in einem Ofen bei etwa 1000ºC, während 40 Minuten in einer Atmosphäre ausgesetzt, die durch ein Gemisch aus Wasserdampf und Sauerstoff besteht. Einerseits wird eine örtliche Oxidschicht gebildet, d.h. eine Teilschicht 19 entsprechend der Stelle der Feldoxidisolierzonen, und weiterhin werden örtliche Elemente 20 aus Oxid gebildet und zwar an der Stelle der Justierungsmarkierungen 18. Die örtlichen Elemente 19 und 20 aus Oxid haben eine Dicke von etwa 280 nm, während der durch die Umwandlung des Halbleiters in Oxid erzeugte Einprägung d etwa 125 nm beträgt. Das erhaltene Ergebnis in dieser Stufe des Verfahrens ist in Fig. 3 dargestellt.
  • Die obengenannte thermische Oxidationsbehandlung entspricht der, die allgemein angewandt wird zum Bilden eines Feldoxids aber im vorliegenden Fall betrifft es einen spezifischen Schritt, der die Justierungsmarkierungen 18 definiert, aber der gleichzeitig einen Bruchteil der für das Feldoxid erwünschte schlußendlichen Dicke bildet.
  • Für die nachfolgenden Verfahrensschritte sei auf Fig. 4 hingewiesen. Das bisher erhaltene Gebilde wird mit einer anderen Maske 22 aus photoempfindlichem Harz bedeckt der mit Fenstern 28 versehen wird, die als "Justierungsfenster" bezeichnet werden, und welche die Positionen der Justierungsmarkierungen 18 einschließen, während der restliche Teil der Oberfläche durch diese Maske 22 geschützt wird. Daraufin wird die Oberfläche des Halbleiters in den genannten Fenstern 28 in bezug auf das Silizium einer selektiven Ätzbehandlung ausgesetzt, beispielsweise mittels eines heißen Phosporsäurebades, mit einem nachfolgenden Bad aus gepufferter Fluorwasserstoffsäure oder durch einen Ätzvorgang in Plasma von Fluorionen oder Chlorionen.
  • Es sei bemerkt, daß das Anbringen der Justierungsfenster 28 nicht unbedingterweise sehr genau sein soll, weil die Einprägungen 23, die durch den Verbrauch des Halbleitermaterials zurückgeblieben sind, dazu gedient haben, die örtlichen Elemente 20 aus Siliziumoxid zu bilden, die genaue Spur der Justierungsmarkierungen bei der Herstellung bilden.
  • Fig. 5 zeigt das während der nachfolgenden Vorgänge erhaltene Ergebnis, was zu der gleichzeitigen Bildung des Feldoxids und der Maskenjustierungsmarkierungen führt. Diese Vorgänge bestehen aus der Entfernung der Maske 22 und der Aussetzung des Halbleitersubstrats an einem zweiten thermischen Oxidationsschritt bei 1000º während 75 Minuten bei feuchtem Sauerstoff, wodurch Feldoxidzonen 19' erhalten werden mit einer Dicke von 500 nm, wie dies für die nachfolgenden Verfahrensschritte bei der Herstellung der integrierten Schaltungsanordnung erwünscht ist, während die Justierungsmarkierungen 18 an der Oberfläche durch dieselbe Behandlung oxidiert werden und folglich mit einer Oxidschicht 24 mit einer Dicke in der Nähe von etwa 410 nm bedeckt werden.
  • Es sei bemerkt, daß die Justierungsmarkierungen 18 einerseits auf der Oberfläche der Oxidschicht 24 durch Einprägungen 25 gebildet werden, deren Form unmittelbar von den Einprägungen 25 abgeleitet wird, die vorher in dem Halbleitermaterial gebildet wurden, und andererseits durch Einprägungen 26 auf der Oberfläche zwischen dem Halbleiter 12 und der örtlichen Oxidschicht 24, die durch Oxidation gebildet wurde und durch Übertragung in bezug auf die Einprägungen 25 erhalten wurden. Während dieser Übertragung wird eine leichte Vergrößerung der Abmessungen der Einprägungen 26 erhalten, die symmetrisch in bezug auf die Mitten der Einprägungen verteilt werden und zwar durch die Tatsache, daß das Oxidationsphänomen als einwandfrei Isotrop zu der Abmessungenskala betrachtet werden kann. Ob die obere Fläche der Oxidschicht 24 (wenn diese nachher metallisiert wurde) oder die Oberfläche des Halbleiters optisch benutzt wird für einen Justierungsvorgang, in allen Fällen wie die Symmetrieachse jeder Justierungsmarkierung einwandfrei eingehalten und die letzten Maskierungsjustierungsvorgähge können in bezug auf die Steigung und auf die mittlere Lage des Gebildes der Elemente der Markierungen äußerst genau sein.
  • Die Figuren 6 bis 8 dienen zur Beschreibung einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens. Bei dieser Ausführungsform sind die Verfahrensschritte denen entsprechend, die an Hand der Figuren 1 und 2 beschrieben wurden.
  • Nach Öffnung der Fenster 17' und 15' in der Antioxidationsschicht 13 und, wie in Fig. 6 angegeben, nachdem das Gebilde mit einer Maske 22 entsprechend der Form und der Art wie die Maske 22, wie diese in Fig. 4 beschrieben wurde, bedeckt worden ist. Deswegen hat die Ausführungsform Justierungsfenster 28, welche die Justierungsmarkierungen 18 enthalten. In den Justierungsfenstern 28 werden dann unmittelbar in dem Halbleiter 12 Einprägungen 23 gebildet, wobei die restlichen Teile 13' der Schicht 13 aus Antioxidationsmaterial in dem genannten Fenster benutzt werden, wobei diese Einprägungen über eine Tiefe von etwa 130 nm vorgesehen werden. Die Einprägungen 23 werden durch selektives Ätzen in bezug auf die Maske 22 aus photoempfindlichem Harz erhalten sowie in bezug auf die Schicht 13' aus Antioxidationsmaterial. Ein Gemisch aus Salpetersäure, Wasserstoffsäure und Essigsäure kann zu diesem Zweck benutzt werden. Es kann ebenfalls ein anisotropes Plasmaätzverfahren benutzt werden, ebenso wie die erhaltene Selektivität, beispielsweise mittels einer Teilschicht aus Oxid unterhalb der Antioxidationsschicht 13.
  • Wie in Fig. 7 angegeben, wird die Maske 22 beibehalten und in den Justierungsfenstern 28 werden die restlichen Teile 13' der Antioxidationsschicht entfernt und die Oberfläche des Halbleitersubstrats 12 wird darin freigelegt.
  • Danach wird die zweite Maske 28 entfernt und das Gebilde wird einer thermischen Oxidationsbehandlung ausgesetzt, was in einem einzigen Verfahrensschritt erfolgt, wobei die erwünschte Oxiddicke für die Feldoxidisolierung erhalten wird.
  • Fig. 8 zeigt das Ergebnis, das erhalten wird in dem folgenden Teil dieses Verfahrensschrittes. Dieses Ergebnis läßt sich vergleichen mit dem, erzielt bei der vorhergehenden Ausführungsform und beschrieben in Fig. 4. Aber die örtliche Oxidschicht 24', die homolog ist zu der Schicht 24 nach Fig. 5, hat hier dieselbe Dicke wie das Feldoxid 19', weil diese Schichten in demselben Oxidationsschicht gebildet werden. Die Justierungsmarkierungen 18, die dabei erhalten werden, haben eine obere Oxidschicht, die Einprägungen 25 aufweist entsprechend den Einprägungen 23, die in dem vorhergehenden Schritt an der Oberfläche des Halbleitersubstrats gebildet sind und Einprägungen 26 auf der Halbleiter/Oxidtrennfläche und die geometrische und optische Eigenschaften aufweisen, die denen der genauen Justierungsfunktion der späteren Maskierungsvorgänge entsprechen.
  • Eine Abwandlung der Ausführungsform des obenstehend beschriebenen Verfahrens ist in Fig. 9 bis 11 dargestellt. Nach dieser Abwandlung werden Einprägungen 23 entsprechend den Justierungsmarkierungen 18 und Einprägungen 29 entsprechend den Feldoxidisolierzonen gebildet und zwar durch einen selektiven Ätzvorgang unter Benutzung nur der Antioxidationsschicht 13 mit den Fenstern 17' und 15' als selektive Maske (siehe Fig. 9). Die Maske 22 aus photoempfindlichem Harz mit den Justierungsfenstern 28 wird danach nur dazu vorgesehen (Fig. 10), daß die restlichen Teile 13' der Antioxidationsschicht nur in den genannten Fenstern 28 entfernt werden.
  • Danach wird die Maske 22 entfernt und in einem einzigen Verfahrensschritt wird die thermische Oxidation durchgeführt zum Bilden des Feldoxids 19' in den entsprechenden Zonen. Während dieses Verfahrensschrittes (Fig. 11) werden die Justierungsmarkierungen 18 ebenfalls durch eine Schicht 24' oxidiert, wobei diese Schicht dieselbe Dicke hat wie das Feldoxid, und, wie in Fig. 8 Einprägungen 25 und 26 aufweist an der oberen Fläche der Oxidschicht 24' bzw. an der Grenzfläche zwischen dieser Schicht und dem Halbleitersubstrat 12.
  • Der einzige Unterschied in dem Ergebnis in bezug auf das anhand der Fig. 8 beschriebene Verfahren ist, daß in diesem Fall die Feldoxidzonen 19' einigermaßen in das Substrat eingeprägt worden sind und zwar über eine Tiefe, die den Einprägungen 29, die vorher durch Oxidation vorgesehen waren, entspricht.

Claims (6)

1. Verfahren zum Herstellen von Markierungen zum Justieren von Masken auf einer aktiven Oberfläche (11) eines Halbleitersubstrats (12), wobei zunächst mindestens eine Schicht (13) aus einem oxidationsbeständigen Material auf der genannten aktiven Oberfläche gebildet wird, wonach durch örtliches Ätzen dieser Schicht Zonen (15') für Isolation durch ein dickes Oxid, bezeichnet als Feldoxid, gleichzeitig mit den Justiermarkierungen (17') definiert werden und wobei während eines nachfolgenden Verfahrensschrittes die Zonen für die Isolierung durch Feldoxid und die auf diese Weise definierten genannten Justiermarkierungen eines thermischen Oxidation ausgesetzt werden, wobei der restliche Teil der aktiven Oberfläche durch einen restlichen Teil der Schicht (13) aus Antioxidationsmaterial vor Oxidation geschützt wird, und wobei während eines letzten Schrittes in den Gebieten, welche die Justiermarkierungen enthalten, wobei diese Gebiete Justierfenster (18) genannt werden, in der Oberfläche des Substrats (12) Einprägungen (23) einer bestimmten Tiefe vorgesehen werden, dadurch gekennzeichnet,
daß nach der örtlichen Ätzung der Antioxidationsschicht (13), wobei sich die restlichen Teile dieser Schicht als selektive Maske verhalten, die genannten Einprägungen (23) verwirklicht werden,
daß die Oberfläche des Substrats danach innerhalb der genannten Justierungsfenster (18) freigelegt werden,
daß danach ein thermischer Oxidationsschritt durchgeführt wird zur wengstens teilweisen Verwirklichung eines Oxidfeldes (19'), um das herum die Justierungsmarkierungen (25, 26) gleichzeitig von Oxid (24), (24') befreit werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannten Einprägungen (23) durch einen spezifischen thermischen Oxidationsschritt gebildet sind unter solchen Bedingungen, daß dies zu einer Umwandlung in Oxid des Halbleiters über eine Tiefe entsprechend der genannten bestimmten Tiefe führt und
daß nach der Freilegung der Oberfläche des Halbleiters innerhalb der genannten Justierungsfenster (18) der genannte Oxidationsschritt zum Bilden des Feldoxids (19') durchgeführt wird, was zu dem spezifischen Oxidationsschritt hinzukommt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannten Einprägungen (23) durch selektives Ätzen nur innerhalb der Justierungsfenster (18) gebildet werden, die durch eine Maske aus photoempfindlichen Harz (22) definiert sind,
daß danach die restlichen Teile der Antioxidationsschicht in die genannten Fenster (18) und mit derselben Maske zurückgezogen werden, und daß danach die Maske aus photoempfindlichem Harz (22) entfernt und ein einziger thermischer Oxidationsschritt zur Bildung des Feldoxids (19') durchgeführt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die genannten Einprägungen (23) durch selektives Ätzen gebildet werden, während nur die Antioxidationsschicht (13) als selektive Maske benutzt wird,
daß danach die restlichen Teile der Antioxidationsschicht nur innerhalb der Justierungsfenster (18) entfernt werden, die dann durch eine Maske aus photoempfindlichem Harz (22) definiert sind, und
daß danach die Maske aus photoempfindlichem Harz (22) entfernt wird und ein einziger thermischer Oxidationsschritt durchgeführt wird zum Bilden des Feldoxids (19').
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die genannte bestimmte Tiefe (d) der Einrpägungen (23) nahe 1/4 der Wellenlänge des verwendeten Lichtes zum Freilegen der Justierungsmarkierungen liegt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die genannte Tiefe (d) der Einrpägungen (23) zwischen 100 und 150 nm liegt und vorzugsweise dem Wert 125 nm ± 10 nm entspricht.
DE69111731T 1990-09-28 1991-09-19 Verfahren zur Herstellung von Markierungen zum Alignieren von Marken. Expired - Fee Related DE69111731T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9011979A FR2667440A1 (fr) 1990-09-28 1990-09-28 Procede pour realiser des motifs d'alignement de masques.

Publications (2)

Publication Number Publication Date
DE69111731D1 DE69111731D1 (de) 1995-09-07
DE69111731T2 true DE69111731T2 (de) 1996-03-21

Family

ID=9400745

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69111731T Expired - Fee Related DE69111731T2 (de) 1990-09-28 1991-09-19 Verfahren zur Herstellung von Markierungen zum Alignieren von Marken.

Country Status (6)

Country Link
US (1) US5316966A (de)
EP (1) EP0478072B1 (de)
JP (1) JPH0744146B2 (de)
KR (1) KR100229560B1 (de)
DE (1) DE69111731T2 (de)
FR (1) FR2667440A1 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503962A (en) * 1994-07-15 1996-04-02 Cypress Semiconductor Corporation Chemical-mechanical alignment mark and method of fabrication
US5795809A (en) * 1995-05-25 1998-08-18 Advanced Micro Devices, Inc. Semiconductor wafer fabrication process including gettering utilizing a combined oxidation technique
KR0155835B1 (ko) * 1995-06-23 1998-12-01 김광호 반도체 장치의 얼라인 키 패턴 형성방법
JP3528350B2 (ja) * 1995-08-25 2004-05-17 ソニー株式会社 半導体装置の製造方法
KR100257167B1 (ko) * 1995-09-29 2000-05-15 김영환 반도체 소자의 제조방법
JP3634505B2 (ja) * 1996-05-29 2005-03-30 株式会社ルネサステクノロジ アライメントマーク配置方法
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
US5858854A (en) * 1996-10-16 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high contrast alignment marks
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
US5936311A (en) * 1996-12-31 1999-08-10 Intel Corporation Integrated circuit alignment marks distributed throughout a surface metal line
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US6306727B1 (en) 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
JP4187808B2 (ja) 1997-08-25 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6440819B1 (en) * 1998-03-03 2002-08-27 Advanced Micro Devices, Inc. Method for differential trenching in conjunction with differential fieldox growth
US5966618A (en) * 1998-03-06 1999-10-12 Advanced Micro Devices, Inc. Method of forming dual field isolation structures
US6249036B1 (en) 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Stepper alignment mark formation with dual field oxide process
US6327513B1 (en) * 1998-04-16 2001-12-04 Vlsi Technology, Inc. Methods and apparatus for calculating alignment of layers during semiconductor processing
US6043133A (en) * 1998-07-24 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of photo alignment for shallow trench isolation chemical-mechanical polishing
US6303458B1 (en) 1998-10-05 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Alignment mark scheme for Sti process to save one mask step
FR2784797B1 (fr) * 1998-10-14 2002-08-23 St Microelectronics Sa Procede de fabrication d'un circuit integre
WO2000024057A1 (en) * 1998-10-20 2000-04-27 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with a grating and an at least partially recessed oxide pattern
US6054361A (en) * 1999-02-11 2000-04-25 Chartered Semiconductor Manufacturing, Ltd. Preserving the zero mark for wafer alignment
US6221737B1 (en) * 1999-09-30 2001-04-24 Philips Electronics North America Corporation Method of making semiconductor devices with graded top oxide and graded drift region
US7057299B2 (en) * 2000-02-03 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment mark configuration
JP3970546B2 (ja) * 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6500725B1 (en) * 2001-09-06 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Microelectronic fabrication method providing alignment mark and isolation trench of identical depth
US6623911B1 (en) 2001-09-17 2003-09-23 Taiwan Semiconductor Manufacturing Company Method to form code marks on mask ROM products
US20030109113A1 (en) * 2001-12-07 2003-06-12 Wen-Ying Wen Method of making identification code of ROM and structure thereof
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
CN101207064B (zh) * 2006-12-22 2010-08-11 中芯国际集成电路制造(上海)有限公司 器件隔离区的形成方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5571283B2 (ja) * 2007-12-25 2014-08-13 ローム株式会社 半導体装置
KR101031288B1 (ko) 2009-09-25 2011-04-29 전자부품연구원 질화물 금속 구조 및 이의 제조 방법
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US9230917B2 (en) * 2013-05-29 2016-01-05 Infineon Technologies Dresden Gmbh Method of processing a carrier with alignment marks
JP6198337B2 (ja) * 2014-06-25 2017-09-20 ローム株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5972724A (ja) * 1982-10-20 1984-04-24 Hitachi Ltd 位置合せ方法
JPS59158519A (ja) * 1983-02-28 1984-09-08 Toshiba Corp 半導体装置の製造方法
JPS6097639A (ja) * 1983-11-01 1985-05-31 Toshiba Corp 半導体装置の製造方法
JPS61100928A (ja) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体基板の位置合せマ−ク形成方法
JPS61222137A (ja) * 1985-03-06 1986-10-02 Sharp Corp チップ識別用凹凸パターン形成方法
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
US5106432A (en) * 1989-05-16 1992-04-21 Oki Electric Industry Co., Ltd. Wafer alignment mark utilizing parallel grooves and process

Also Published As

Publication number Publication date
KR920007141A (ko) 1992-04-28
JPH0744146B2 (ja) 1995-05-15
EP0478072A1 (de) 1992-04-01
US5316966A (en) 1994-05-31
DE69111731D1 (de) 1995-09-07
FR2667440A1 (fr) 1992-04-03
JPH04234108A (ja) 1992-08-21
EP0478072B1 (de) 1995-08-02
KR100229560B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
DE69111731T2 (de) Verfahren zur Herstellung von Markierungen zum Alignieren von Marken.
DE69122436T2 (de) Verfahren zum Herstellen einer Stufe in einer integrierten Schaltung
DE69023289T2 (de) Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE3784758T2 (de) Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum.
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE3000746C2 (de) Verfahren zur Erzeugung von mikroskopischen Bildern
DE3203898C2 (de)
EP0010596A1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE3151915A1 (de) Verfahren zum bilden von mustern oder schablonen
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE3537047A1 (de) Schnabelreduzierendes planox-verfahren fuer die herstellung integrierter elektronischer komponenten
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE3032608A1 (de) Verfahren zur herstellung von halbleitervorrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee