WO1997004319A1 - Verfahren zur herstellung von beschleunigungssensoren - Google Patents

Verfahren zur herstellung von beschleunigungssensoren Download PDF

Info

Publication number
WO1997004319A1
WO1997004319A1 PCT/DE1996/001236 DE9601236W WO9704319A1 WO 1997004319 A1 WO1997004319 A1 WO 1997004319A1 DE 9601236 W DE9601236 W DE 9601236W WO 9704319 A1 WO9704319 A1 WO 9704319A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
polysilicon
photoresist
etching
silicon layer
Prior art date
Application number
PCT/DE1996/001236
Other languages
English (en)
French (fr)
Inventor
Horst MÜNZEL
Michael Offenberg
Klaus Heyers
Bernhard Elsner
Markus Lutz
Helmut Skapa
Heinz-Georg Vossenberg
Nicholas Buchan
Eckhard Graf
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US08/809,945 priority Critical patent/US5937275A/en
Priority to DE19680590T priority patent/DE19680590B4/de
Priority to JP50614497A priority patent/JP3989545B2/ja
Publication of WO1997004319A1 publication Critical patent/WO1997004319A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details

Definitions

  • the invention is based on a method according to the type of the main claim.
  • Manufacture of a micromechanical sensor in which a carrier with a sacrificial layer is used. A silicon layer is deposited on this carrier in an epitaxial system. This silicon layer grows as a polysilicon layer above the sacrificial layer. A single-crystalline silicon wafer is used as the carrier, so that the silicon material grows as single-crystal silicon in the areas in which it is in direct contact with the carrier.
  • the method according to the invention with the characterizing features of the independent claim has the advantage that the polysilicon layer is smoothed.
  • the smoothing allows the structures for the sensors to be inserted into the Insert the polysilicon layer. In this way, high-quality sensor structures can be manufactured with great precision.
  • the measures listed in the dependent claims allow advantageous developments and improvements of the method specified in the independent claim.
  • the structuring of the polysilicon layer takes place particularly precisely by means of a plasma etching process.
  • a polysilicon starting layer can be provided on the sacrificial layer.
  • a particularly simple method for producing sensors is specified.
  • the sensor structures can be anchored particularly well on the surface of the carrier.
  • the use of single-crystal silicon as wafers creates anchored regions which consist of single-crystal silicon. This material has particularly good properties.
  • FIGS. 6 and 7 show the production method known from the prior art (DE 43 18 466), FIG 4 and 5 the etching step according to the invention, FIGS. 6 and 7 the leveling of the polysilicon layer and monocrystalline silicon layer and FIG. 8 the method with the entire sacrificial layer on the carrier.
  • FIG. 1 shows a carrier 1 on which a sacrificial layer 2 is applied.
  • a polysilicon starting layer 3 is applied to the sacrificial layer.
  • the carrier 1 is a single-crystal silicon substrate. In principle, however, all other types of supports made of ceramic materials, glass or metal can also be used.
  • the sacrificial layer shown here is only provided in individual areas of the top of the carrier 1. However, it is equally possible that the sacrificial layer 2 covers the entire surface of the carrier 1.
  • the polysilicon starting layer 3 is applied to the sacrificial layer 2 in order to improve the quality of the subsequent silicon deposition. However, the method can also be carried out without this polysilicon starting layer.
  • the polysilicon starting layer 3 is preferably deposited in an LPCVD (Low Pressure Chemical Vapor Deposition) reactor, since such depositions can take place on any surface at low temperatures.
  • LPCVD Low Pressure Chemical Vapor Deposition
  • the carrier according to FIG. 1 is introduced into an epitaxial system, in which a silicon layer 4 is then deposited.
  • Such epitaxial systems are used in semiconductor technology for the deposition of single-crystalline ones Epitaxial layers commonly used on single-crystal silicon wafers. The layers grow on single-crystalline silicon wafers as single-crystalline silicon layers. If other supports that are not single-crystal silicon materials are used, a silicon layer is deposited that has a polycrystalline structure.
  • a carrier 1 is used, which is partially covered with a sacrificial layer 2.
  • a single-crystal silicon layer 5 grows.
  • a polycrystalline silicon layer 6 grows above the sacrificial layer 2 or the polysilicon starting layer 3. The growth takes place in such a way that the polycrystalline region 6 is still a little on both sides of the sacrificial layer 2 or
  • Polysilicon start layer 2 extends. This is shown in Figure 2.
  • a photoresist layer 7 is applied and structured. This photoresist layer then serves as an etching mask for a subsequent etching step.
  • FIG. 3 shows trench structures 8 that have been etched into the polysilicon layer 6.
  • the trench structures 8 are preferably etched in by means of a plasma etching process, since such processes allow particularly deep and narrow trenches.
  • the sacrificial layer 2 is detached. This is done by a wet chemical or plasma etching process. Vapors, for example hydrofluoric acid vapor, can also be used.
  • the previous process sequence described for FIGS. 1 to 3 is also already known from DE 43 18 466.
  • the surface of the polycrystalline silicon layer 6 is shown in an enlargement in FIG.
  • the surface of the polycrystalline silicon layer 6 has a coarse-grained structure, which is due to the polycrystalline structure of the polysilicon layer 6.
  • the surface roughness of such layers can be of the order of a few micrometers.
  • the photoresist layer 7 known from FIG. 2 is generally structured by optical methods. Due to the surface roughness, the desired structure cannot be mapped to a defined level, and scattered light occurs. In the case of a rough surface, the accuracy of the structuring of the photoresist layer 7 is therefore limited. Since structural widths of a few micrometers are used for sensors, in particular acceleration sensors, which have to be manufactured to an accuracy of a few tenths of a micrometer, the surface roughness should be reduced.
  • FIG. 4 it is shown in FIG. 4 that a further photoresist layer 9 is applied in an intermediate step.
  • a plasma etching step then takes place, the etching parameters for this plasma etching step being selected such that polysilicon 6 and photoresist 9 are etched with the same etching rate.
  • An intermediate step of this etching process is shown in FIG.
  • the smoothing effect of the etching process is based on the fact that the photoresist is first applied as a liquid and thus forms a smooth surface after hardening. Since the etching rate of photoresist and polysilicon is the same, this smooth surface is transferred into the polysilicon itself by the etching process.
  • the smoothing step is carried out on the deposited silicon layer before the photoresist layer 7 for the etching trenches 8 is applied. Due to the smooth surface of the Polysilicon layer 6 can be a particularly precise structuring of the photoresist layer 7 and thus a particularly precise structuring of the etching trenches 8.
  • a gas mixture of SFg and oxygen is possible for the plasma etching.
  • the ratio of the two etching gases to one another allows the etching rates of polysilicon and photoresist to be matched to one another.
  • FIGS. 1 and 2 Another improved one is shown in FIGS.
  • a plasma etching step then takes place, the etching parameters for this plasma etching step being selected such that polysilicon 6 and photoresist 9 are etched with the same etching rate.
  • the resulting polysilicon layer 6 is shown in FIG.
  • the polysilicon layer 6 was significantly smoothed, but a certain residual ripple remained.
  • FIG. 12 shows the polysilicon layer 6 after this etching step has ended.
  • the now smooth surface of the polysilicon layer 6 allows a further improved structuring.
  • the two-step smoothing process offers further optimization options, the viscosity and the surface tension of the photoresist, as well as that
  • the photoresist for the first smoothing step could be chosen to be a little thinner in order to compensate for the greater roughness.
  • polishing devices such as those used in metallurgy for polishing metal cuts, which are optically examined, or also known from semiconductor physics, can be used.
  • This polishing device has a rotating polishing table which is provided with an elastic polishing pad. The polishing pad is soaked with a polishing agent.
  • the polysilicon surface to be processed is on the
  • polishing pad pressed.
  • the polishing agent contains both polishing grains and active chemical additives. To keep the scattered light low, it is advisable to use polishing grains with the smallest possible diameter choose.
  • This chemical-mechanical surface treatment likewise leads to a surface of the polysilicon layer 6, which allows a very fine structuring in a subsequent step.
  • micro-structured components can also be processed.
  • the component has a step which could offer a point of attack for damage during polishing.
  • this is reduced and the polysilicon is smoothed.
  • the surface is then smooth enough to achieve the intended improvement in the optical structuring, at the same time the small step can be used as an alignment mark.
  • FIGS. 6 and 7 A further exemplary embodiment of the method according to the invention is shown in FIGS. 6 and 7.
  • Silicon layer 4 with the single-crystalline silicon layer 5 and the polycrystalline silicon layer 6 again correspond to the layers as are already known from FIGS. 1 to 3.
  • a further masking layer 10 is applied to the surface of the silicon layer 4 and consists of a material which has a particularly low etching rate in the subsequent smoothing etching.
  • this masking layer 10 which can consist of silicon oxide or a thick lacquer layer, for example, leaves the polycrystalline region 6 largely free.
  • a photoresist layer 9 is then applied again. In the subsequent smoothing etching step, in which the photoresist layers 9 are etched at the same etching rate as the polysilicon material 6, the polycrystalline silicon 6 is again smoothed.
  • FIG. 1 Another exemplary embodiment of the method according to the invention is shown in FIG.
  • a sacrificial layer 2 covering the entire surface of the carrier 1 is applied to a carrier 1.
  • a silicon layer 4, which grows on the entire surface as a polycrystalline layer 6, is then applied to the sacrificial layer 2 in an epitaxial reactor.
  • a polycrystalline starting layer 3 can also be applied, as shown in FIG. This is followed by a smoothing step with which the surface roughness of the entire surface of the polycrystalline silicon layer 6 is smoothed.
  • This smoothing step corresponds to the method as described for FIGS. 4 and 5.
  • trench structures 8 are then etched, which extend from the top of the polycrystalline silicon layer 6 to the sacrificial layer 2.
  • the sacrificial layer 2 below the etched structures in the polysilicon layer 6 is then removed.
  • This etching step of the sacrificial layer is carried out by the etched Trench structures 8 an etching solution is brought up to the sacrificial layer 2.
  • This etching solution dissolves the sacrificial layer 2, starting from the trench structures 8 only slowly under-etching under the polycrystalline silicon layer 6.
  • the underetching is then ended as soon as the sacrificial layer 2 is removed below the etched structures, but the other, larger areas of the polycrystalline layer 6 have not yet been undercut. Since the sacrificial layer 2 is not structured in this method, this method is particularly simple.

Abstract

Es wird ein Verfahren zur Herstellung von Beschleunigungssensoren vorgeschlagen, bei dem eine Siliziumschicht genutzt wird, die in einer Epitaxieanlage abgeschieden wird. Oberhalb von auf dem Träger (1) aufgebrachten Opferschichten (2) wächst das Material als Polysiliziumschicht (6) auf, die eine gewisse Oberflächenrauhigkeit aufweist. Durch Aufbringen eines Photolacks und einen Nachätzprozeß wird diese Oberflächenrauhigkeit beseitigt. Alternativ ist eine chemisch-mechanische Glättung vorgesehen.

Description

Verfahren zur Herstellung von Beschleuniσungssensoren
Stand der Technik
Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs.
Aus der DE 43 18 466 ist bereits ein Verfahren zur
Herstellung eines mikromechanischen Sensors bekannt, bei dem ein Träger mit einer Opferschicht verwendet wird. Auf diesem Träger wird in einer Epitaxieanlage eine Siliziumschicht abgeschieden. Über der Opferschicht wächst dabei diese Siliziumschicht als Polysiliziumschicht auf. Als Träger wird ein einkristalliner Siliziumwafer verwendet, so daß das Siliziummaterial in den Bereichen, in denen es einen unmittelbaren Kontakt zum Träger hat, als einkristallines Silizium aufwächst.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des unabhängigen Anspruchs hat demgegenüber den Vorteil, daß eine Glättung der Polysiliziumschicht erzielt wird. Durch die Glättung lassen sich die Strukturen für die Sensoren mit besonders großer Präzision in die Polysiliziumschicht einbringen. Es können so qualitativ hochwertige Sensorstrukturen mit großer Präzision gefertigt werden.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Verfahrens möglich. Besonders präzis erfolgt die Strukturierung der Polysiliziumschicht durch einen Plasmaätzprozeß. Um die Qualität der Polysiliziumschicht von vornherein zu verbessern, kann eine Polysiliziumstartschicht auf der Opferschicht vorgesehen werden. Durch die Verwendung einer Opferschicht, die die gesamte Oberfläche des Trägers bedeckt, wird ein besonders einfaches Verfahren zur Herstellung von Sensoren angegeben. Bei der Verwendung einer strukturierten Opferschicht können die Sensorstrukturen besonders gut auf der Oberfläche des Trägers verankert werden. Durch die Verwendung von einkristallinem Silizium als Wafer entstehen verankerte Bereiche, die aus einkristallinem Silizium bestehen. Dieses Material weist besonders gute Eigenschaften auf. Durch eine Einebnung der polykristallinen Schicht bis diese mit der einkristallinen Schicht eine Ebene bildet, wird eine besonders hochwertige Oberfläche geschaffen, die sich besonders gut für die weitere Bearbeitung eignet. Insbesondere können dann in der einkristallinen Siliziumschicht elektronische Schaltkreise vorgesehen werden, die mit oberflächlichen oder vergrabenen Leiterbahnen mit den SensorStrukturen verbindbar sind.
Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Figur 1 bis 3 das aus dem Stand der Technik (DE 43 18 466) bekannte Herstellungsverfahren, Figur 4 und 5 den erfindungsgemäßen Ätzschritt, Figur 6 und 7 die Einebnung von Polysiliziumschicht und einkristalliner Siliziumschicht und Figur 8 das Verfahren mit ganzflächiger Opferschicht auf dem Träger.
Beschreibung der Ausführungsbeispiele
In der Figur 1 wird ein Träger 1 gezeigt, auf dem eine Opferschicht 2 aufgebracht ist. Auf der Opferschicht ist eine Polysiliziumstartschicht 3 aufgebracht. Im folgenden wird davon ausgegangen, daß es sich bei dem Träger 1 um ein einkristallines Siliziumsubstrat handelt. Es sind jedoch auch prinzipiell alle anderen Arten von Trägern aus keramischen Materialien, Glas oder Metall verwendbar. Die hier gezeigte Opferschicht ist nur in einzelnen Bereichen der Oberseite des Trägers 1 vorgesehen. Ebensogut ist es jedoch auch möglich, daß die Opferschicht 2 die gesamte Oberfläche des Trägers 1 bedeckt. Die Polysiliziumstartschicht 3 ist auf der Opferschicht 2 aufgebracht, um die Qualität der nachfolgenden Abscheidung von Silizium zu verbessern. Das Verfahren ist jedoch auch ohne diese Polysiliziumstartschicht durchführbar.
Als Material für die Opferschicht 2 sind alle Materialien denkbar, die sich selektiv gegen Silizium ätzen lassen, insbesondere Siliziumoxid, Siliziumnitrid, Glas oder Metalle. Die Polysiliziumstartschicht 3 wird vorzugsweise in einem LPCVD- (Low Pressure Chemical Vapor Deposition) Reaktor abgeschieden, da derartige Abscheidungen auf beliebigen Oberflächen bei niedrigen Temperaturen erfolgen können.
Der Träger nach der Figur 1 wird in eine Epitaxieanlage eingebracht, in der dann eine Siliziumschicht 4 abgeschieden wird. Derartige Epitaxieanlagen sind in der Halbleitertechnik zur Abscheidung von einkristallinen Epitaxieschichten auf einkristallinen Siliziumwafern gebräuchlich. Auf einkristallinen Siliziumwafern wachsen die Schichten als einkristalline Siliziumschichten auf. Wenn andere Träger, die keine einkristallinen Siliziummaterialien sind, verwendet werden, so wird eine Siliziumschicht abgeschieden, die eine polykristalline Struktur aufweist. In Figur 1 wird ein Träger 1 verwendet, der teilweise mit einer Opferschicht 2 bedeckt ist. In den Bereichen, in denen die Schicht 4 unmittelbar in Kontakt mit dem einkristallinen Träger 1 steht, wächst eine einkristalline Siliziumschicht 5 auf. Oberhalb der Opferschicht 2 bzw. der Polysiliziumstartschicht 3 wächst eine polykristalline Siliziumschicht 6 auf. Das Wachstum erfolgt dabei derart, daß sich der polykristalline Bereich 6 noch ein wenig zu beiden Seiten der Opferschicht 2 bzw. der
Polysiliziumstartschicht 2 erstreckt. Dies wird in Figur 2 gezeigt.
Nach dem Abscheiden der Siliziumschicht 4 wird eine Photolackschicht 7 aufgebracht und strukturiert. Diese Photolackschicht dient dann als Ätzmaske für einen nachfolgenden Ätzschritt.
In der Figur 3 sind Grabenstrukturen 8 gezeigt, die in die Polysiliziumschicht 6 eingeätzt wurden. Das Einätzen der Grabenstrukturen 8 erfolgt vorzugsweise durch einen Plasmaätzprozeß, da derartige Prozesse besonders tiefe und schmale Gräben erlauben. Nach dem Einätzen der Grabenstrukturen 8 wird die Opferschicht 2 herausgelöst. Dies erfolgt durch einen naßchemischen oder Plasma Ätzprozeß. Weiterhin können Dämpfe, beispielsweise Flußsäuredampf, verwendet werden.
Der bisherige zu den Figuren 1 bis 3 beschriebene Prozeßablauf ist auch bereits aus der DE 43 18 466 bekannt. In der Figur 4 wird die Oberfläche der polykristallinen Siliziumschicht 6 in einer Vergrößerung gezeigt. Wie zu erkennen ist, weist die Oberfläche der polykristallinen Siliziumschicht 6 eine grobkörnige Struktur auf, die durch die polykristalline Struktur der Polysiliziumschicht 6 bedingt ist. Die Oberflächenrauhigkeit derartiger Schichten kann in der Größenordnung von einigen Mikrometern liegen. Die aus der Figur 2 bekannte Photolackschicht 7 wird in der Regel durch optische Verfahren strukturiert. Aufgrund der Oberflächenrauhigkeit läßt sich dabei die gewünschte Struktur nicht auf eine definierte Ebene abbilden, und es kommt zum Auftreten von Streulicht. Bei einer rauhen Oberfläche ist somit die Genauigkeit der Strukturierung der Photolackschicht 7 begrenzt. Da für Sensoren, insbesondere Beschleunigungssensoren, Strukturbreiten von einigen Mikrometern verwendet werden, welche auf wenige Zehntel Mikrometer genau gefertigt sein müssen, sollte die Oberflächenrauhigkeit verringert werden.
Dazu wird in der Figur 4 gezeigt, daß in einem Zwischenschritt eine weitere Photolackschicht 9 aufgebracht wird. Es erfolgt dann ein Plasmaätzschritt, wobei für diesen Plasmaätzschritt die Ätzparameter so gewählt werden, daß Polysilizium 6 und Photolack 9 mit gleicher Ätzrate geätzt werden. In der Figur 5 wird ein Zwischenschritt dieses Ätzverfahrens gezeigt. Die glättende Wirkung des Ätzverfahrens beruht darauf, daß der Photolack zunächst als Flüssigkeit aufgebracht wird und so nach dem Härten eine glatte Oberfläche bildet. Da die Ätzrate von Photolack und Polysilizium gleich ist, wird durch das Ätzverfahren diese glatte Oberfläche in das Polysilizium selbst übertragen. Der Glättungsschritt wird an der abgeschiedenen Siliziumschicht vorgenommen, bevor die Photolackschicht 7 für die Ätzgräben 8 aufgebracht wird. Durch die so geglättete Oberfläche der Polysiliziumschicht 6 kann eine besonders genaue Strukturierung der Photolackschicht 7 und somit eine besonders genaue Strukturierung der Ätzgräben 8 erfolgen.
Für die Plasmaätzung ist beispielsweise ein Gasgemisch aus SFg und Sauerstoff möglich. Durch das Verhältnis der beiden Ätzgase zueinander können die Ätzraten von Polysilizium und Photolack aneinander angepaßt werden.
In Figur 9 bis 12 wird ein weiterer verbesserter
Glattungsprozeß gezeigt. Ausgegangen wird hierbei von einer extrem grobkörnigen polykristallinen Siliziumschicht 6. Auf diese polykristalline Siliziumschicht 6 wird eine Photolackschicht 9 aufgebracht. Wegen der extremen Unregelmäßigkeit der Polysiliziumschicht 6 weist auch die Photolackschicht 9 eine, wenn auch deutlich geringere und abgerundete, Unregelmäßigkeit der Oberfläche auf. Bei sehr groben Oberflächenrauhigkeiten ist eine solche Photolackoberfläche auch bei Auswahl eines besonders dünnflüssigen Photolacks nicht vollständig zu vermeiden. Dies ist in Figur 9 dargestellt.
Es erfolgt dann ein Plasmaätzschritt, wobei für diesen Plasmaätzschritt die Ätzparameter so gewählt werden, daß Polysilizium 6 und Photolack 9 mit gleicher Ätzrate geätzt werden. In der Figur 10 wird die resultierende Polysiliziumschicht 6 gezeigt. Die Polysiliziumschicht 6 wurde deutlich geglättet, jedoch blieb eine gewisse Restwelligkeit bestehen.
Trotz der verbliebenen Restwelligkeit sind nun schon deutlich verbesserte Grabenstrukturen 8 erzielbar. Eine nochmalige Verbesserung wird jedoch erzielt, indem abermals eine Photolackschicht 9 auf die Polysiliziumschicht 6 aufgebracht wird. Da die auszugleichenden Oberflächenunregelmäßigkeiten klein sind, ist nunmehr die Oberfläche der Photolackschicht 9 planar. Dies ist in Figur 11 gezeigt.
Wiederum erfolgt ein Ätzschritt, wobei die Ätzparameter so gewählt werden, daß Polysilizium 6 und Photolack 9 mit gleicher Ätzrate geätzt werden. In Figur 12 ist die Polysiliziumschicht 6 nach Beendigung dieses Ätzschritts gezeigt. Die nunmehr glatte Oberfläche der Polysiliziumschicht 6 erlaubt eine nochmals verbesserte Strukturierung.
Durch den Zweischritt-Glättungsprozess bietet sich noch die weitere Optimierungsmöglichkeit, die Viskosität und die Oberflächenspannung des Photolacks sowie die das
Ätzverfahren an die auszugleichende Rauhigkeit anzupassen. So könnte beipielsweise der Photolack für den ersten Glättungsschritt etwas dünnflüssiger gewählt werden, um die größeren Rauhigkeiten auszugleichen.
Eine weitere Möglichkeit zur Glättung der Oberfläche der Polysiliziumschicht 6 besteht in einem chemisch-mechanischen Polierverfahren. Hierzu können Poliereinrichtungen wie sie beispielsweise aus der Metallurgie zum Polieren von Metallschliffen, welche optisch untersucht werden, oder auch der Halbleiterphysik bekannt sind, benutzt werden. Diese Poliereinrichtung weist einen rotierenden Poliertisch auf, welcher mit einer elastischen Polierauflage versehen ist. Die Polierauflage ist mit einem Poliermittel getränkt. Die zu bearbeitende Polysiliziumoberflache wird auf die
Polierauflage gedrückt. Im Gegensatz zu dem seit langem eingesetzten rein mechanischen Polieren enthält das Poliermittel sowohl Polierkörner als auch aktive chemische Zusätze. Zum Geringhalten des Streulichts empfiehlt es sich, Polierkörner mit einem möglichst kleinen Durchmesser zu wählen. Diese chemisch-mechanische Oberflächenbehandlung führt ebenfalls zu einer Oberfläche der Polysiliziumschicht 6, welche in einem nachfolgenden Schritt eine sehr feine Strukturierung erlaubt.
Überraschend ist hierbei, daß auch mikrostrukturierte Bauteile bearbeitet werden können. Zu Beginn des Polierprozesses weist das Bauteil eine Stufe auf, welche einen Angriffspunkt zur Beschädigung beim Polieren bieten könnte. Im weiteren Polierprozeß wird diese jedoch verringert und das Polysilizium wird geglättet. Es bietet sich an, den Polierprozeß zu beenden, bevor die Stufe vollständig eingeebnet ist. Die Oberfläche ist dann glatt genug um die beabsichtigte Verbesserung der optischen Strukturierung zu erreichen, gleichzeitig kann die kleine Stufe als Justiermarke benutzt werden.
In den Figuren 6 und 7 wird ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens gezeigt. Der Träger 1, die Opferschicht 2, die Polysiliziumstartschicht 3 und die
Siliziumschicht 4 mit der einkristallinen Siliziumschicht 5 und der polykristallinen Siliziumschicht 6 entsprechen wieder den Schichten, wie sie bereits aus den Figuren 1 bis 3 bekannt sind. Auf die Oberfläche der Siliziumschicht 4 wird jedoch noch eine weitere MaskierungsSchicht 10 aufgebracht, die aus einem Material besteht, welches eine besonders geringe Ätzrate im nachfolgenden Glättungsätzen aufweist. Diese Maskierungsschicht 10, die beispielsweise aus Siliziumoxid oder einer dicken Lackschicht bestehen kann, läßt jedoch den polykristallinen Bereich 6 weitgehend frei. Danach wird wieder eine Photolackschicht 9 aufgebracht. Im nachfolgenden Glättungsätzschritt, bei dem die Photolackschichten 9 mit der gleichen Ätzrate wie das Polysiliziummaterial 6 geätzt wird, führt wieder zu einer Glättung des polykristallinen Silizium 6. Der Prozeß wird jedoch so lange weitergeführt, bis die Polysiliziumschicht 6 eine ebene Oberfläche mit der einkristallinen Siliziumschicht 5 bildet. Dieser Zustand wird in der Figur 7 gezeigt. Die polykristalline Siliziumschicht 6 und die einkristalline Siliziumschicht 5 bilden nun eine gemeinsame ebene Oberfläche. Auf diese Oberfläche können besonders einfach Leiterbahnstrukturen 11 abgeschieden werden, die nun keinerlei Höhenunterschied zwischen diesen beiden Siliziumschichten mehr überwinden müssen. Dieses Verfahren ist daher besonders gut geeignet, wenn in der einkristallinen Siliziumschicht 5 integrierte Halbleiterelemente 12 vorgesehen werden, durch die eine Auswertung der Sensorstruktur in der Polysiliziumschicht 6 vorgenommen werden soll.
In der Figur 8 wird ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens gezeigt. Auf einem Träger 1 wird dazu eine die gesamte Oberfläche des Trägers 1 bedeckende Opferschicht 2 aufgebracht. Auf die Opferschicht 2 wird dann in einem Epitaxiereaktor eine Siliziumschicht 4 aufgebracht, die auf der gesamten Oberfläche als polykristalline Schicht 6 aufwächst. Vor dem Abscheiden der Siliziumschicht 4 kann auch, wie in der Figur 8 gezeigt wird, eine polykristalline Startschicht 3 aufgebracht werden. Danach erfolgt dann ein Glattungsschritt, mit dem er die Oberflächenrauhigkeit der gesamten Oberfläche der polykristallinen Siliziumschicht 6 geglättet wird. Dieser Glattungsschritt entspricht dem Verfahren, wie es zu den Figuren 4 und 5 beschrieben wurde. In einem weiteren Schritt werden dann Grabenstrukturen 8 eingeätzt, die sich von der Oberseite der polykristallinen Siliziumschicht 6 bis zur Opferschicht 2 erstrecken. In einem weiteren Ätzschritt wird dann die Opferschicht 2 unterhalb der eingeätzten Strukturen in der Polysiliziumschicht 6 entfernt. Dieser Ätzschritt der Opferschicht erfolgt, indem durch die geätzten Grabenstrukturen 8 eine Ätzlösung an die Opferschicht 2 herangeführt wird. Diese Ätzlösung löst die Opferschicht 2 auf, wobei ausgehend von den Grabenstrukturen 8 nur langsam eine seitliche Unterätzung unter die polykristalline Siliziumschicht 6 erfolgt. Die Unterätzung wird dann beendet, sobald die Opferschicht 2 unterhalb der eingeätzten Strukturen entfernt ist, jedoch die sonstigen, großflächigeren Bereiche der polykristallinen Schicht 6 noch nicht unterätzt sind. Da bei diesem Verfahren eine Strukturierung der Opferschicht 2 entfällt, ist dieses Verfahren besonders einfach.

Claims

Ansprüche
1. Verfahren zur Herstellung von Sensoren, insbesondere von Beschleunigungssensoren, bei dem auf einem Träger (1) mit einer Opferschicht (2) in einer Epitaxieanlage eine Siliziumschicht (4) abgeschieden wird, die über der Opferschicht (2) als Polysiliziumschicht (6) abgeschieden wird, wobei auf die Polysiliziumschicht (6) eine erste Photolackschicht (7) aufgebracht wird, die durch optische Verfahren als Ätzmaske strukturiert wird, wobei in die Polysiliziumschicht (6) durch die Ätzmaske Strukturen (8) eingebracht werden, die sich von der Oberseite der Polysiliziumschicht (6) bis zur Opferschicht (2) erstrecken, und wobei die Opferschicht (2) unter den Strukturen (8) entfernt wird, dadurch gekennzeichnet, daß die Oberfläche der Polysiliziumschicht (6) vor Aufbringen der ersten Photolackschicht (7) in einem Glattungsprozeß nachbearbeitet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Glattungsprozeß erfolgt, indem ein Photolack (9) aufgebracht wird und ein Ätzprozeß durchgeführt wird, der die Polysiliziumschicht (6) und den Photolack (9) mit in etwa der gleichen Ätzrate ätzt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach Ätzen des Photolacks (9) eine weitere Schicht Photolack
(9) aufgetragen wird und ein weiterer Ätzprozeß durchgeführt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Ätzprozeß als Plasmaätzprozeß durchgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Glattungsprozeß durch chemisch-mechanisches Polieren erfolgt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf der Opferschicht (2) vor der Abscheidung der Siliziumschicht (4) in der Epitaxieanlage eine Polysiliziumstartschicht (3) abgeschieden wird.
7. Verfahren nach einem der bisherigen Ansprüche, dadurch gekennzeichnet, daß die Opferschicht (2) die gesamte
Oberfläche des Trägers (1) bedeckt.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Opferschicht (2) vor dem Abscheiden der Siliziumschicht (4) in der Epitaxieanlage strukturiert wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Träger (1) aus einkristallinem Silizium besteht, und daß die Siliziumschicht (4) in den Bereichen, in denen keine Opferschicht (2) vorgesehen ist, als einkristalline Siliziumschicht (5) aufwächst.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Glattungsschritt der Polysiliziumschicht (6) so lange durchgeführt wird, bis die polykristalline Siliziumschicht (6) und die einkristalline Siliziumschicht (5) eine gemeinsame ebene Oberfläche bilden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in der einkristallinen Siliziumschicht (5) elektronische Schaltkreise (12) gebildet werden, und daß auf der gemeinsamen ebenen Oberfläche Leiterbahnen (11) vorgesehen werden, die von den Schaltkreisen (12) bis zur Polysiliziumschicht (6) reichen.
12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß nach dem Glattungsprozeß eine geringe Stufe zwischen Polysiliziumschicht (6) und einkristalliner Siliziumschicht (5) besteht, welche als Justiermarke benutzt wird.
PCT/DE1996/001236 1995-07-21 1996-07-09 Verfahren zur herstellung von beschleunigungssensoren WO1997004319A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US08/809,945 US5937275A (en) 1995-07-21 1996-07-09 Method of producing acceleration sensors
DE19680590T DE19680590B4 (de) 1995-07-21 1996-07-09 Verfahren zur Herstellung von Beschleunigungssensoren
JP50614497A JP3989545B2 (ja) 1995-07-21 1996-07-09 加速度センサの製造法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19526691A DE19526691A1 (de) 1995-07-21 1995-07-21 Verfahren zur Herstellung von Beschleunigungssensoren
DE19526691.9 1995-07-21

Publications (1)

Publication Number Publication Date
WO1997004319A1 true WO1997004319A1 (de) 1997-02-06

Family

ID=7767446

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/001236 WO1997004319A1 (de) 1995-07-21 1996-07-09 Verfahren zur herstellung von beschleunigungssensoren

Country Status (4)

Country Link
US (1) US5937275A (de)
JP (1) JP3989545B2 (de)
DE (2) DE19526691A1 (de)
WO (1) WO1997004319A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001077008A1 (de) * 2000-04-11 2001-10-18 Robert Bosch Gmbh Mikromechanisches bauelement und entsprechendes herstellungsverfahren

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960094A1 (de) 1999-12-14 2001-07-05 Bosch Gmbh Robert Verfahren zur mikromechanischen Herstellung eines Halbleiterelements, insbesondere Beschleunigungssensors
US6544810B1 (en) 2000-08-31 2003-04-08 Motorola, Inc. Capacitively sensed micromachined component and method of manufacturing
US6635509B1 (en) 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US6902656B2 (en) * 2002-05-24 2005-06-07 Dalsa Semiconductor Inc. Fabrication of microstructures with vacuum-sealed cavity
US6896821B2 (en) * 2002-08-23 2005-05-24 Dalsa Semiconductor Inc. Fabrication of MEMS devices with spin-on glass
US6916728B2 (en) * 2002-12-23 2005-07-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure through epitaxial growth
US7122395B2 (en) * 2002-12-23 2006-10-17 Motorola, Inc. Method of forming semiconductor devices through epitaxy
US6770506B2 (en) * 2002-12-23 2004-08-03 Motorola, Inc. Release etch method for micromachined sensors
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US6952041B2 (en) 2003-07-25 2005-10-04 Robert Bosch Gmbh Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
US7068125B2 (en) 2004-03-04 2006-06-27 Robert Bosch Gmbh Temperature controlled MEMS resonator and method for controlling resonator frequency
US7102467B2 (en) 2004-04-28 2006-09-05 Robert Bosch Gmbh Method for adjusting the frequency of a MEMS resonator
EP1747485A1 (de) * 2004-05-21 2007-01-31 Pirelli & C. S.p.A. Verfahren zur herstellung von gitterstrukturen mit hohem seitenverhältnis
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
WO2009079780A1 (en) * 2007-12-21 2009-07-02 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature ceramic microelectromechanical structures
US8593155B2 (en) 2009-08-13 2013-11-26 Analog Devices, Inc. MEMS in-plane resonators
US8631700B2 (en) 2010-11-05 2014-01-21 Analog Devices, Inc. Resonating sensor with mechanical constraints
US8616056B2 (en) 2010-11-05 2013-12-31 Analog Devices, Inc. BAW gyroscope with bottom electrode
US9091544B2 (en) 2010-11-05 2015-07-28 Analog Devices, Inc. XY-axis shell-type gyroscopes with reduced cross-talk sensitivity and/or mode matching
US8919199B2 (en) 2010-12-01 2014-12-30 Analog Devices, Inc. Apparatus and method for anchoring electrodes in MEMS devices
US9039976B2 (en) 2011-01-31 2015-05-26 Analog Devices, Inc. MEMS sensors with closed nodal anchors for operation in an in-plane contour mode
US9448069B2 (en) 2012-10-01 2016-09-20 The Royal Institution For The Advancement Of Learning/Mcgill University Microelectromechanical bulk acoustic wave devices and methods
CN103342476B (zh) * 2013-07-03 2015-08-26 中国科学院光电技术研究所 用于抑制光学表面中高频误差的离子束牺牲层加工方法
US9599471B2 (en) 2013-11-14 2017-03-21 Analog Devices, Inc. Dual use of a ring structure as gyroscope and accelerometer
US9709595B2 (en) 2013-11-14 2017-07-18 Analog Devices, Inc. Method and apparatus for detecting linear and rotational movement
US10746548B2 (en) 2014-11-04 2020-08-18 Analog Devices, Inc. Ring gyroscope structural features
US9869552B2 (en) * 2015-03-20 2018-01-16 Analog Devices, Inc. Gyroscope that compensates for fluctuations in sensitivity
CN105161413B (zh) * 2015-09-21 2018-07-17 京东方科技集团股份有限公司 加工多晶硅表面的方法以及加工基板表面的方法
US10732351B2 (en) 2018-04-23 2020-08-04 Facebook Technologies, Llc Gratings with variable depths formed using planarization for waveguide displays
US11656077B2 (en) 2019-01-31 2023-05-23 Analog Devices, Inc. Pseudo-extensional mode MEMS ring gyroscope

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129613A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 気相成長方法
EP0287318A2 (de) * 1987-04-14 1988-10-19 Fairchild Semiconductor Corporation Integrierter Transistor und sein Herstellungsverfahren
EP0559323A2 (de) * 1992-01-31 1993-09-08 STMicroelectronics, Inc. Verbessertes Verfahren zum Strukturieren einer Submikron-Halbleiterschicht
DE4318466A1 (de) * 1993-06-03 1994-12-08 Bosch Gmbh Robert Mikromechanischer Sensor und Verfahren zu dessen Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
JPH03214625A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
US5422289A (en) * 1992-04-27 1995-06-06 National Semiconductor Corporation Method of manufacturing a fully planarized MOSFET and resulting structure
DE4309206C1 (de) * 1993-03-22 1994-09-15 Texas Instruments Deutschland Halbleitervorrichtung mit einem Kraft- und/oder Beschleunigungssensor
DE4333099A1 (de) * 1993-09-29 1995-03-30 Bosch Gmbh Robert Kraftsensor und Verfahren zur Herstellung eines Kraftsensors
DE4341271B4 (de) * 1993-12-03 2005-11-03 Robert Bosch Gmbh Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors
JPH0936385A (ja) * 1995-07-25 1997-02-07 Nissan Motor Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129613A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 気相成長方法
EP0287318A2 (de) * 1987-04-14 1988-10-19 Fairchild Semiconductor Corporation Integrierter Transistor und sein Herstellungsverfahren
EP0559323A2 (de) * 1992-01-31 1993-09-08 STMicroelectronics, Inc. Verbessertes Verfahren zum Strukturieren einer Submikron-Halbleiterschicht
DE4318466A1 (de) * 1993-06-03 1994-12-08 Bosch Gmbh Robert Mikromechanischer Sensor und Verfahren zu dessen Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 385 (E - 668) 14 October 1988 (1988-10-14) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001077008A1 (de) * 2000-04-11 2001-10-18 Robert Bosch Gmbh Mikromechanisches bauelement und entsprechendes herstellungsverfahren
US7259436B2 (en) 2000-04-11 2007-08-21 Robert Bosch Gmbh Micromechanical component and corresponding production method

Also Published As

Publication number Publication date
DE19680590D2 (de) 1997-08-21
JP3989545B2 (ja) 2007-10-10
DE19680590B4 (de) 2008-09-18
JPH10506717A (ja) 1998-06-30
US5937275A (en) 1999-08-10
DE19526691A1 (de) 1997-01-23

Similar Documents

Publication Publication Date Title
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE10065013B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauelements
DE3219441C2 (de)
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
EP1169650B1 (de) Unterschiedliche opferschichtdicken unter festen und beweglichen elektroden ( kapazitiver beschleunigungssensor )
DE10055421A1 (de) Verfahren zur Erzeugung einer mikromechanischen Struktur und mikromechanische Struktur
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
EP0286855A1 (de) Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE3634140C2 (de)
DE10146574A1 (de) Herstellungsverfahren eines Mikromaterialstücks
WO1999063582A2 (de) Verfahren zum herstellen von halbleiterbauelementen
EP1360143B1 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
EP1042794A1 (de) Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2226264C2 (de) Verfahren zum zweistufigen Ätzen einer Ausnehmung
EP2217526B1 (de) Verfahren zur herstellung von mikromechanischen strukturen mit reliefartigem seitenwandverlauf oder einstellbarem neigungswinkel
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE102006052630A1 (de) Mikromechanisches Bauelement mit monolithisch integrierter Schaltung und Verfahren zur Herstellung eines Bauelements
DE4415567B4 (de) Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht
DE4336774A1 (de) Verfahren zur Herstellung von Strukturen
DE10127580B4 (de) In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen
WO2004028956A2 (de) Verfahren und mikromechanisches bauelement
EP1440034B1 (de) Verfahren zum erzeugen von hohlräumen mit einer optisch transparenten wandung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE JP US

REF Corresponds to

Ref document number: 19680590

Country of ref document: DE

Date of ref document: 19970821

WWE Wipo information: entry into national phase

Ref document number: 19680590

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 08809945

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607