DE10127580B4 - In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen - Google Patents

In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen Download PDF

Info

Publication number
DE10127580B4
DE10127580B4 DE10127580A DE10127580A DE10127580B4 DE 10127580 B4 DE10127580 B4 DE 10127580B4 DE 10127580 A DE10127580 A DE 10127580A DE 10127580 A DE10127580 A DE 10127580A DE 10127580 B4 DE10127580 B4 DE 10127580B4
Authority
DE
Germany
Prior art keywords
mask
etching
sample
etching step
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10127580A
Other languages
English (en)
Other versions
DE10127580A1 (de
Inventor
Horst Baumeister
Roland Gessner
Eberhard Dr. Veuhoff
Gundolf Dr. Wenger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10127580A priority Critical patent/DE10127580B4/de
Priority to EP01969202A priority patent/EP1390970A1/de
Priority to PCT/DE2001/002915 priority patent/WO2002097873A1/de
Priority to US10/052,950 priority patent/US6699778B2/en
Publication of DE10127580A1 publication Critical patent/DE10127580A1/de
Application granted granted Critical
Publication of DE10127580B4 publication Critical patent/DE10127580B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Verfahren zur Herstellung von III-V Halbleiterbauelementen, wobei
in einem Maskierungsschritt eine Maske auf eine Probe aufgebracht wird,
mindestens ein Maskenmaterial ein einkristallines III-V Halbleitermaterial ist,
in oder auf der Probe in einem Ätzschritt (3) unter der Verwendung der Maske eine Struktur geätzt wird,
dadurch gekennzeichnet, daß
die Ätzrate beim Ätzschritt (3) in Abhängigkeit von der Zusammensetzung des Maskenmaterials so gewählt wird, daß die Maske während des Ätzens aufgelöst wird.

Description

  • Bei der Herstellung von III-V Halbleiter-Bauelementen werden in der Regel Maskierungsschritte zur Strukturierung der Oberfläche einer Probe verwendet. Dabei wird die Oberfläche der Probe teilweise mit einer Maske, z.B. aus SiO2 als amorphem Material, abgedeckt. Anschließend wird das Probenmaterial im nicht von der Maske abgedeckten Bereich durch einen Ätzschritt (trocken- oder naßchemisch) entfernt.
  • Unter Probe wird hier jedes Material verstanden, das im Rahmen der Herstellung von Halbleiter-Bauelementen strukturiert wird.
  • Beispielsweise ist aus dem Dokument US 5 316 640 ein Verfahren zum Ätzen von Halbleiterstrukturen bekannt, das die Verwendung einer Ätzmaske aus SiO2 vorsieht.
  • Nachteilig ist dabei, daß die Probe zur Entfernung der SiO2 Maske von der Oberfläche aus der Epitaxie-Anlage genommen werden muß, so daß die Probe Luftverunreinigungen und dem Sauerstoff der Luft ausgesetzt wird. Die Kontaminierung ist besonders bei Strukturen negativ, die Aluminium enthalten, da dieser eine hohe Bindungsaffinität zu Sauerstoff aufweist. Da solche Strukturen gerade für die Halbleiter-Laser Herstellung von großer Bedeutung sind, wirkt sich die Kontaminierung besonders negativ aus.
  • Das Dokument US 5 372 675 beschreibt ein Verfahren zur Erzeugung feiner Halbleiterstrukturen, das die Strukturierung einer Halbleiterprobe unter Verwendung einer Ätzmaske vorsieht, die eine aus einem III-V-Halbleitermaterial gebildete Schicht aufweist.
  • Aus dem Dokument „In-Situ Etching of InP based BH Laser structures in MOVPE", R. Gessner et al, Proc. IPRM 2001, S. 398-400 ist ein Verfahren zum in-situ-Ätzen von InP zur Herstellung von Laserstrukturen bekannt.
  • Weiter wird in dem Dokument „MOVPE-based in-situ etching of In(GaAs)P/InP using tertiarybutylchloride", P. Wolfram et al. J. of Chryst. Growth 221, 2000, S. 177-182 ein Verfahren zum in-situ-Ätzen von InP- und InGaAsP-Schichten beschrieben.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, mit dem bei der Herstellung von III-V Halbleiter-Bauelementen das Entfernen der Maske vom Halbleitermaterial und ein weiteres Aufbringen von Schichten in einfacher Weise in-situ möglich ist.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
  • Danach wird in einem Maskierungsschritt eine Maske auf die Probe aufgebracht, wobei mindestens ein Maskenmaterial ein einkristallines III-V-Halbleitermaterial ist und in oder auf der Probe in einem Ätzschritt unter der Verwendung der Maske eine Struktur geätzt wird. Dabei wird die Ätzrate beim Ätzschritt in Abhängigkeit von der Zusammensetzung des Maskenmaterials so gewählt, daß die Maske während des Ätzens aufgelöst wird. Durch die Verwendung von einkristallinem III-V-Halbleitermaterial in mindestens einem Maskenmaterial kann eine „selbstauflösende Maske" geschaffen werden, die in-situ von der Probe entfernbar ist. Die Maske wird beim Ätzen mit aufgelöst, was eine erhebliche Einsparung an Prozesszeit bedeutet.
  • Dabei ist es vorteilhaft, wenn mindestens ein Maskenmaterial GaxIn1-yAsyP1-y oder AlGaInAs ist. Diese Materialein lassen sich in besonders kontrollierter Weise durch Ätzen von der Probe entfernen.
  • Besonders vorteilhaft ist es, wenn nach Erzeugen einer Struktur auf und/oder in der Maske, insbesondere durch Lithographie, ein Ätzschritt erfolgt, bei dem als Ätzmittel Tertiärbutylchlorid (TBCl) verwendet wird. Dieses Ätzmittel ist deutlich milder als die üblicherweise bei in-situ Verfahren verwendeten Halogenwasserstoffe (z.B. HCl). Auch läßt sich die Ätzrate dieses Ätzmittels in besonders einfacher Weise steuern.
  • Mit Vorteil wird der Ätzschritt in-situ in der gleichen Vorrichtung durchgeführt, in der zuvor die Struktur in und/oder auf der Probe aufgebracht wurde.
  • Vorteilhafterweise wird nach dem Ätzschritt mindestens eine epitaktische Schicht, insbesondere eine Schutzschicht auf die Oberfläche aufgebracht. Auch dies erfolgt in-situ.
  • Vorteilhafterweise ist nach Abschluß des Verfahrens das entstandene Halbleiterbauelement in einem Halbleiterlaser einsetzbar.
    •
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Figur der Zeichnungen an einem Ausführungsbeispiel näher erläutert.
  • Es zeigen:
  • 1 einen Ablauf einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 2 eine graphische Darstellung von Meßwerten betreffend die Abhängigkeit der Ätzrate von der Zusammensetzung des Maskenmaterials.
  • Die Herstellung von Halbleiter-Bauelementen mittels Epitaxie und Maskierung sind grundsätzlich bekannt, so daß in 1 nur die wesentlichen Schritte zur Erläuterung der Erfindung dargestellt sind. Dabei dient ein Wafer als Substrat. Das Substrat mit dem Schichtenaufbau des Halbleiterbauelements wird als Probe bezeichnet. Die Maske wird dabei über dem Schichtensystem angeordnet.
  • Im ersten Verfahrensschritt 1 wird eine Bauelement-Grundstruktur auf einem Wafer epitaktisch aufgebracht. Dabei wird auch das Maskenmaterial epitaktisch aufgebracht. Erfindungsgemäß ist dies hier GaxIn1-yAsyP1-y. Alternativ kann auch AlGaInAs verwendet werden.
  • Im zweiten Verfahrensschritt 2 wird die Oberfläche der Probe und der Maske in an sich bekannter Weise, z.B. durch Lithographie ex-situ strukturiert.
  • Im dritten Verfahrensschritt 3, dem Ätzschritt, wird in der Epitaxie-Anlage eine Struktur auf und/oder in der Probe geätzt. Dabei wird Tertiärbutylchlorid (2-Chlor-2- methylpropan; TBCl) als Ätzgas verwendet. TBCl ist chemisch weniger aggressiv als die üblicherweise verwendeten Ätzgase, wie z.B. Chlorwasserstoff basieren.
  • Es hat sich überraschenderweise gezeigt, daß die Ätzrate von TBCl bei dem Maskenmaterial GaxIn1-yAsyP1-y von der Zusammensetzung des Maskenmaterials, also von x und y abhängt. Dies wird in 2 näher beschrieben.
  • Im vorliegenden Fall wird die Zusammensetzung des Maskenmaterials gerade so gewählt, daß nach dem Ende des Ätzschrittes 3 das Maskenmaterial gerade von der Probe entfernt ist. Alternativ kann das Maskenmaterial bis auf eine vorbestimmbare Menge entfernt werden.
  • Da diese Ätzung in-situ in der Epitaxie-Anlage erfolgt, wird eine Kontaminierung der Oberfläche vermieden und wertvolle Prozesszeit eingespart.
  • Anschließend werden in einem vierten Verfahrensschritt 4 weitere Schichten übergewachsen, insbesondere epitaktische Schutzschichten. Dies ist besonders bei aluminiumhaltigen Probenmaterialien von Vorteil, da diese besonders kontaminationsempfindlich sind.
  • Nach der Beendigung des erfindungsgemäßen Verfahrens kann die erzeugte Halbleiterstruktur z.B. in einem Halbleiter-Laser verwendet werden.
  • In 2 sind Meßwerte graphisch dargestellt, in denen die Abhängigkeit der Ätzrate (in nm/h) auf der Ordinate aufgetragen ist. Der Gallium-Anteil x im Maskenmaterial GaxIn1-yAsyP1-y (in %) ist auf der Abszisse aufgetragen. Die Meßwerte wurden bei einer Temperatur von 580 °C und einem TBCl-Fluß von 8,2 × 10–5 mol/min (ohne PH3) erreicht. Der Wasserstoffträgergasstrom betrug 16 l/min.
  • Aus 2 ist zu erkennen, daß bei niedrigem Gallium-Anteil eine hohe Ätzrate erreicht wird. Bei einem Gallium-Anteil von 10 % ist die Ätzrate auf etwa die Hälfte gefallen. Eine Erhöhung auf 15 % halbiert diesen Wert nochmals. Somit hängt die Ätzrate in etwa linear vom Gallium-Anteil ab.
  • Durch eine solche funktionale Abhängigkeit kann die Ätzrate so eingestellt werden, daß eine Maske vorgegebener Dicke nach Abschluß des Ätzens von der Probe gänzlich entfernt ist. Sollte die Ätzrate vorgegeben sein, so kann die Dicke des Maskenmaterials entsprechend bestimmt werden, um das gleiche Ziel zu erreichen.
  • Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Verfahren und der erfindungsgemäßen Vorrichtung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
    • 1
    Erste Verfahrensschritt: Wachsen der Grundstruktur und des
    Maskenmaterials
    2
    Zweiter Verfahrensschritt: Strukturierung der Maske (z.B.
    Lithographie)
    3
    Dritter Verfahrensschritt: Ätzschritt
    4
    Vierter Verfahrensschritt: Überwachsen

Claims (8)

  1. Verfahren zur Herstellung von III-V Halbleiterbauelementen, wobei in einem Maskierungsschritt eine Maske auf eine Probe aufgebracht wird, mindestens ein Maskenmaterial ein einkristallines III-V Halbleitermaterial ist, in oder auf der Probe in einem Ätzschritt (3) unter der Verwendung der Maske eine Struktur geätzt wird, dadurch gekennzeichnet, daß die Ätzrate beim Ätzschritt (3) in Abhängigkeit von der Zusammensetzung des Maskenmaterials so gewählt wird, daß die Maske während des Ätzens aufgelöst wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß mindestens ein Maskenmaterial GaxIn1-yAsyP1-y oder AlGaInAs ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet daß nach einem Erzeugen einer Struktur auf und/oder in der Maske (2), insbesondere durch Lithographie, der Ätzschritt (3) erfolgt.
  4. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß beim Ätzschritt (3) als Ätzmittel Tertiärbutylchlorid verwendet wird, das die Maske auflöst.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet daß die Ätzrate so gewählt wird, daß die Maske mit dem Ende des Ätzschrittes (3) zum Ätzen der Struktur in oder auf der Probe von der Probe entfernt ist.
  6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Ätzschritt (3) in-situ in der selben Vorrichtung durchgeführt wird, in der zuvor die Struktur in und/oder auf der Probe geätzt wurde.
  7. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach dem Ätzschritt (3) mindestens eine epitaktische Schicht, insbesondere eine Schutzschicht auf die Oberfläche aufgebracht wird.
  8. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach Abschluß des Verfahrens die Probe in einem Halbleiterbauelement, insbesondere einem Halbleiterlaser einsetzbar ist.
DE10127580A 2001-05-29 2001-05-29 In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen Expired - Fee Related DE10127580B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10127580A DE10127580B4 (de) 2001-05-29 2001-05-29 In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen
EP01969202A EP1390970A1 (de) 2001-05-29 2001-07-30 Maskentechnik zur produktion von halbleiter-bauelementen, insbesondere einer bh-laserdiode
PCT/DE2001/002915 WO2002097873A1 (de) 2001-05-29 2001-07-30 Maskentechnik zur produktion von halbleiter-bauelementen, insbesondere einer bh-laserdiode
US10/052,950 US6699778B2 (en) 2001-05-29 2002-01-18 Masking method for producing semiconductor components, particularly a BH laser diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10127580A DE10127580B4 (de) 2001-05-29 2001-05-29 In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen

Publications (2)

Publication Number Publication Date
DE10127580A1 DE10127580A1 (de) 2002-12-05
DE10127580B4 true DE10127580B4 (de) 2006-04-27

Family

ID=7687461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10127580A Expired - Fee Related DE10127580B4 (de) 2001-05-29 2001-05-29 In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen

Country Status (4)

Country Link
US (1) US6699778B2 (de)
EP (1) EP1390970A1 (de)
DE (1) DE10127580B4 (de)
WO (1) WO2002097873A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2411520A (en) * 2004-02-25 2005-08-31 Agilent Technologies Inc Method of forming laser mesa by reactive ion etching followed by in situ etching in regrowth reactor
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676863A (en) * 1985-01-25 1987-06-30 Kabushiki Kaisha Toshiba Method of fabricating a mesa stripe on a semiconductor wafer plane
US5316640A (en) * 1991-06-19 1994-05-31 Matsushita Electric Industrial Co., Ltd. Fabricating method of micro lens
US5372675A (en) * 1992-08-26 1994-12-13 Matsushita Electric Industrial Co., Ltd. Method for producing fine structure for electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3215410A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
US4595454A (en) * 1984-06-15 1986-06-17 At&T Bell Laboratories Fabrication of grooved semiconductor devices
US4661204A (en) * 1985-10-25 1987-04-28 Tandem Computers Inc. Method for forming vertical interconnects in polyimide insulating layers
DE3776325D1 (de) * 1987-04-16 1992-03-05 Ibm Verfahren zur herstellung von kontaktoeffnungen in einer doppellagenisolation.
JP2757642B2 (ja) * 1991-12-20 1998-05-25 日本電気株式会社 ドライエッチング方法
JPH05217995A (ja) 1992-02-04 1993-08-27 Fujitsu Ltd 半導体装置の製造方法
JP3129510B2 (ja) * 1992-03-19 2001-01-31 富士通株式会社 ＩｎＧａＰのエッチング方法及びそのエッチング方法を用いた半導体装置の製造方法
JPH05299764A (ja) * 1992-04-23 1993-11-12 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP2500443B2 (ja) * 1993-06-01 1996-05-29 日本電気株式会社 化合物半導体のドライエッチング方法
KR0161430B1 (ko) * 1995-08-31 1999-02-01 김광호 스페이서를 이용한 트렌치 형성방법
JP3323389B2 (ja) * 1996-02-01 2002-09-09 株式会社テラテック 半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676863A (en) * 1985-01-25 1987-06-30 Kabushiki Kaisha Toshiba Method of fabricating a mesa stripe on a semiconductor wafer plane
US5316640A (en) * 1991-06-19 1994-05-31 Matsushita Electric Industrial Co., Ltd. Fabricating method of micro lens
US5372675A (en) * 1992-08-26 1994-12-13 Matsushita Electric Industrial Co., Ltd. Method for producing fine structure for electronic device

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
GESSNER R. et al.: In-situ Etching of InP Based BH Laser Structures in MOVPE. In: Int.Conf. on In- dium Phosphide and Related Materials, Nara, Japan, 14-18, May 2001, IEEE 2001, pp. 398-400
GESSNER R. et al.: In-situ Etching of InP Based BH Laser Structures in MOVPE. In: Int.Conf. on In-dium Phosphide and Related Materials, Nara, Japan, 14-18, May 2001, IEEE 2001, pp. 398-400 *
IMANAKA K. et al.: A novel technique to fabricate GaInAsP/InP buried heterostructure laser diodes. In: Appl.Phys.Lett. 44(10), 15. May 1984, pp. 975- 7
IMANAKA K. et al.: A novel technique to fabricate GaInAsP/InP buried heterostructure laser diodes. In: Appl.Phys.Lett. 44(10), 15. May 1984, pp. 975-7 *
JP 05-217 995 A. In: Patent Abstracts of Japan
JP 05217995 A. In: Patent Abstracts of Japan *
WOLFRAM P. et al.: MOVPE-based in situ etching of In(GaAs)P/InP using tertiarybutylchloride. In: J. Crystal Crowth 221, Dec. 2000, pp. 177-82 *

Also Published As

Publication number Publication date
DE10127580A1 (de) 2002-12-05
US20020182879A1 (en) 2002-12-05
EP1390970A1 (de) 2004-02-25
US6699778B2 (en) 2004-03-02
WO2002097873A1 (de) 2002-12-05

Similar Documents

Publication Publication Date Title
DE69631100T4 (de) Ätzung von Nitridkristallen
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE69729158T2 (de) Auf einem Substrat hergestellte Quantendrähte und deren Herstellungsverfahren, sowie ein Bauteil mit Quantendrähten auf einem Substrat
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP0000897A1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE3634140C2 (de)
EP0681314A2 (de) Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE102011102594A1 (de) Strukturierter Monokristall
EP1086488B1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE10127580B4 (de) In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen
DE10009876B4 (de) Verfahren zum Bilden eines einkristallinen Films
DE4010889A1 (de) Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
WO1999017349A1 (de) Verfahren zur herstellung einer offenen dreidimensionalen microstruktur
EP1360143B1 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
DE2705902C3 (de) Germanium enthaltender Siüciumnitrid-Film
DE10132231C2 (de) Verfahren zur in-situ Herstellung von DFB-Lasern
EP1360711B1 (de) Halbleiteranordnung und verfahren zur ätzung einer schicht der halbleiteranordnung mittels einer siliziumhaltigen ätzmaske
EP1518266A1 (de) Verfahren zur herstellung eines hetero-bipolar-transistors und hetero-bipolar-transistor
DE102013100035B4 (de) Ätzverfahren für III-V Halbleitermaterialien
DE4124872A1 (de) Halbleiterbauelement auf einem strukturierten inp-substrat
EP0198199A2 (de) Verfahren zur nasschemischen Herstellung eines Oberflächengitters mit einer bestimmten Gitterkonstante auf der Oberfläche eines Substrats aus einem Kristallmaterial
DE3324594C2 (de)
EP0938746B1 (de) Verfahren zur nass-chemischen ätzung bzw. oberflächenreinigung von arsenhaltigen mischkristallverbindungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee