DE3317222A1 - Verfahren zum herstellen einer halbleiterstruktur - Google Patents

Verfahren zum herstellen einer halbleiterstruktur

Info

Publication number
DE3317222A1
DE3317222A1 DE19833317222 DE3317222A DE3317222A1 DE 3317222 A1 DE3317222 A1 DE 3317222A1 DE 19833317222 DE19833317222 DE 19833317222 DE 3317222 A DE3317222 A DE 3317222A DE 3317222 A1 DE3317222 A1 DE 3317222A1
Authority
DE
Germany
Prior art keywords
material layer
mesa
layers
semiconductor substrate
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833317222
Other languages
English (en)
Inventor
Kuang 94306 Palo Alto Calif. Chiu
Robert Ching Yuh 94560 Newart Calif. Fang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE3317222A1 publication Critical patent/DE3317222A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Description

» * β · Λ β
Int. Az.: Case 1609 '" **" *** *"°
Hewlett-Packard Company "3- 6. Mai 1983
VERFAHREN ZUM HERSTELLEN EINER HALBLEITERSTRUKTUR
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterstruktur nach dem Oberbegriff des Anspruchs 1.
Elektrisch isolierende Schichten werden sowohl in Halbleiterbauteilen als auch in integrierten Schaltkreisen benötigt. Das lokale Oxidieren von Silizium ist ein verbreitetes Verfahren zum Herstellen isolierender Schichten in hoch-integrierten Schaltkreisen(LSI). Dieses Verfahren bietet mehrere Vorteile, wie Ebenheit der Oberfläche, hohe Packungsdichte und Kompatibilität mit der herkömmlichen Herstellungsmethode für höchintegrierte Schaltkreise. Das bekannte Verfahren zum Herstellen einer isolierenden Siliziumdioxidschicht hat jedoch die Ausbildung einer schnabelförmigen Struktur ("Bird's Beak" Structure) an den Grenzen des Siliziumdioxids zur Folge, wodurch die nicht isolierten Kanäle zwischen den oxidierten Stellen schmäler werden. Diese Verringerung der Kanal brei te ist ein Hauptproblem bei der Herstellung sehr hoch integrierter Schaltkreise (VLSI), wenn die einzelnen Elemente Abmessungen im Mikrometer- oder Submikrometerbereich erreichen.
Es existieren mehrere Verfahren zum Herstellen dicker Oxidschichten5 bei denen die schnabelförmigen Strukturen gar nicht oder nur in geringem Maße auftreten, vergleiche Isaac, "Fabrication Process for Full Box Isolation without a Bird's Beak", IBM Technical Disclosure Bulletin, Band 22, Nr. 11 (April 1980), Seiten 5148-51; Matsumoto et al., "Method of Manufacturing Semiconductor Devices", US-Patent 4 292 156. Es hat sich jedoch gezeigt, daß diese Methoden für Fehlstellenerzeugung, vor allem für Stufenversetzungen um die Mesas oder Inseln , anfällig sind.
Diese Fehler stehen in unmittelbarem Zusammenhang mit den in dem jeweiligen Verfahren verwendeten Strukturen und werden von diesen hervorgerufen.
Gegenüber diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Herstellen dicker Oxidschichten zu finden, welches sowohl die Ausbildung der erwähnten schnabelförmigen Strukturen als auch die Erzeugung von struktur- oder herstellungsbedingten Fehlstellen um die Mesas oder Inseln herum vermeidet.
newi6Ci.ra^K.ar oupwy r w »»..
Int. Az.: Case 1609 ": ": . : ~'~'..l·"'. "! 3317222
Ausgehend von einem Verfahren gemäß dem Oberbegriff 1 wird diese Aufgabe durch die kennzeichnenden Merkmale von Anspruch 1 gelöst.
Das offenbarte Verfahren ist mit dem herkömmlichen Herstellungsverfahren für sehr hochintegrierte Schaltkreise (VLSI) kompatibel, d.h. es sind im Vergleich zu diesem keine zusätzlichen Maskierungsschritte erforderlich. Die bei dem Verfahren resultierenden Strukturen sind glatte Flächen, die die Deckfläche der Mesa enthalten und eine relativ dicke isolierende Oxidschicht aufweisen.
In Übereinstimmung mit den bevorzugten Ausführungsbeispielen der vorliegenden Erfindung wird auf einem Halbleitersubstrat eine Form für das Oxid hergestellt, indem in dem Substrat ein Graben hergestellt wird, dessen Seitenwände sich zu einem lokalisierten Mesagebiet des Substrats erheben. Die Seitenwände der Mesa, das lokalisierte Plateau und ein Gebiet, welches sich an die Seitenwände der Mesa anschließt, werden von einer Reihe maskierender Schichten bedeckt, die die Oxidierung des darunterliegenden Substrats verhindern. Eine Schicht von bei geringem Druck chemisch aufgedampftem Siliziumdioxid über einer zweiten Siliziumnitridschicht (Si3N4) wird als Maske für Nitridätzung um die Mesakanten herum benutzt. Nachdem das Oxid und das Nitrid anisotrop plasmageäzt wurden, bedeckt die zweite Nitridschicht die Mesaränder und erstreckt sich auf einer Länge, die der Dicke der bei geringem Druck chemisch aufgedampften Oxidschicht entspricht, in die Feldregion.
Das offenbarte Isolierungsverfahren ermöglicht es, dicke Oxidschichten ohne herstellungs- oder strukturbedingter Fehlstellen, insbesondere infolge Stufenversetzungen um die Mesas, aufwachen zu lassen.
Durch die offenbarte Struktur wird die Notwendigkeit vertikaler Seitenwände um die Mesa herum verringert. Weiterhin wird das Benutzen eines dünnen, zweiten Nitridfilmes sowie das Überätzen des Nitridfilmes ermöglicht. Auf diese Weise können besser reproduzierbare, Herstellungsverfahren erreicht werden, und ein, verglichen mit früheren Verfahren, zuverlässigeres Bauteil bzw. ein zuverlässigerer Schaltkreis hergestellt werden.
Hewlett-Packard Company ** *
Int. Az.: Case 1609 - 5 -
Im folgenden wird die Erfindung anhand zweier bevorzugter Ausführungsbeispiele in Verbindung mit den zugehörigen Figuren erläutert; es zeigen
Figur 1 ein erstes Ausführungsbeispiel eines schnabelfreien lokalen Oxidationsprozesses,
Figur 2 ein zweites Ausführungsbeispiel eines schnabelfreien lokalen Oxidationsprozesses.
In Figur 1A ist ein Siliziumsubstrat 100 dargestellt, auf das eine Material schicht 130 aufgebracht ist» die üblicherweise aus einem spannungsentlasteten Oxid besteht, welches man bei 10000C in trockener Umgebung thermisch aufwachsen läßt und welches dann in Stickstoff für etwa 20 Minuten ausgeglüht wird. Auf diese Material schicht 130 wird eine Maskierungsschicht 120 aufgebracht, z.B. ein Siliziumnitridfilm (Si3N4), welcher bei 8000C und in einem Volumenverhältnis von 4:1 von NH- und SiH9Cl9 unter geringem Druck chemisch aufgedampft wird.
' ö CC
Die Stärke der Material schicht 130 ist typischerweise etwa 300 bis
400 A, die der Materialschicht 120 etwa 1000 bis 1500 Ä. 110 stellt
eine Material schicht positiven Photolacks auf den Material schichten 130 und 120 dar.
Die Material schichten 120 und 130 werden über einem Gebiet 101 des Substrats 100 entfernt, z.B. durch Fluorkohfenstoff-Plasmaätzimg, z.B. mit C2Fg in einer Heliumatmosphäre. Dann wird im Substrat 100 ein Graben 103 hergestellt, so daß die erste Nitridschicht 12O9 die erste spannungsentlastete Oxidschicht 130 und die Photolackschicht 110 auf einer Mesa 104 ohne Oberhang stehenbleiben. Der Graben 103 kann aus dem Substrat unter der ursprünglichen Oberfläche 102 durch anisotrope Plasmaätzung mit CCl4 mit 10% Helium geätzt werden. Die Seitenwände 105 der Mesa 104 sind vertikal dargestellt, in der Praxis können sie jedoch leicht geneigt sein. Der Graben 103 wird typischerweise bis zu einer Tiefe von etwa 0,2μ geätzt, Für die NMOS-Herstellung kann nach dem Ätzen des Grabens 103 ein Bor-Kanal begrenzer implantiert werden.
Hewlett-Packard Company "" **
Int. Az.: Case 1609 - 6 -
Figur IB zeigt die Mesa 104 mit der ersten Nitridschicht 120 und der ersten spannungsentlasteten Oxidschicht 130 nach Entfernen der Photolackschicht 110 zur Vorbereitung einer weiteren Maskierung.
Figur 1C zeigt eine zweite spannungsentlastete Oxidschicht 140 über .-der offenliegenden Oberfläche des Substrats 100 und den Seitenwänden 105 der Mesa 104. Typischerweise ist die zweite spannungsentlastete Oxidschicht 140 250 bis 350 Ä stark.
Figur 1D zeigt eine zweite Nitridmaske 150 über der gesamten Oberfläche des Substrats 100, die die erste Nitridschicht 120, die erste spannungsentlastete Oxidschicht 130, die zweite spannungsentlastete Oxidschicht 140 und somit die Mesa 104 und den Graben 103 bedeckt. Diese zweite Nitridschicht 150 ist typischerweise etwa
250 A stark. In der Praxis verbinden sich sowohl die erste spannungsentlastete Oxidschicht 130 und die zweite spannungsentlastete Oxidschicht 140 als auch die erste Nitridschicht 120 und die zweite Nitridschicht 150 miteinander da sie chemisch gleich sind, obgleich sie zur Verdeutlichung getrennt dargestellt sind.
Figur 1E zeigt eine Distanzschicht 160, die typischerweise aus bei geringem Druck chemisch aufgedampften Oxid, z.B. SiO2J besteht. Dieses Oxid wird vorzugsweise bei 9250C in einem Volumenverhältnis
von 2:1 von N2O und SiH2Cl2 aufgedampft und ist typischerweise 2000 A stark.
Wie in Figur 1F gezeigt, werden nun die Material schichten 160, 150 und 140 anisotrop plasmageätzt. Eine stark anisotrope Plasmaätzung, wie eine Ätzung mit C2Fg und 25% Helium kann zu diesem Zwecke benutzt werden. Die zweite spannungsentlastete Oxidschicht 140 und die zweite Nitridschicht 150 erstrecken sich nun auf eine Länge 167 in das Gebiet 165 die im wesentlichen der Stärke der Oxidschicht 160 entspricht. Genaugenommen ist die Länge 167 etwas größer als die Stärke der Schicht 160, und zwar wegen der Stärke der zweiten Nitridschicht 150 und der zweiten spannungsentlasteten Oxidschicht, die Stärke der Schicht 160 dominiert jedoch in der Regel. Durch das Auf-
331722
Hewlett-Packard Company
Int. Az.: Case 1509 - 7 -
bringen einer dicken Material schicht 160 auf die darunterliegenden Material schichten 150 und 140 ist es möglich, eine anisotrope Ätzung vorzunehmen, wobei die Material schichten 150 und 140 auf einen nennenswerte Stück 167 von den Seitenwänden der Mesa wegstehen bleiben. Aus diesem Grunde werden bei einer weiteren Bearbeitung der Struktur keine Kräfte auf die Mesa 104 selbst ausgeübt. Durch Oberätzen der Material schichten 160, 150 und 140 kann die Ausdehnung 167 in dem Grabenbereich 155 verringert werden, bzw. kann durch Hinzufügen zusätzlicher Maskierungsschichten die Ausdehnung 167 in den Grabenbereich 165 vergrößert werden. Wie in Figur 1G kann die Material schicht 160 z.B. durch Naßätzung mit IWLFrHpOrHF bei einem Volumenverhältnis von 5:4:1 entfernt werden.
Figur 1H zeigt die Bildung einer Oxidschicht 170 in dem Graben 103. Bei einem Siliziumsubstrat 100 kann man das Oxid bei 9000C in einer Naßdampfätzung aufwachsen lassen. Die Nitridschichten 120 und 150 können nun, wie in Figur 11 gezeigt, entfernt werden. Kochen in Phosphorsäure für 80 Minuten genügt zum Entfernen von Masken aus Siliziumnitrid.
üblicherweise verbleibt eine Lücke 175 in dem Oxid 170 an der Stelle wo die zweite Nitridschicht 150 von den Seitenwänden 105 der Mesa 104 entfernt wurde. Diese Lücke 175 kann, wie in Figur U dargestellt, durch chemisches Aufdampfen von Oxid 180 bei geringem Druck bei 9250C unter Verwendung von N2OrSiH2Cl2 in einem Volumenverhältnis von 2:1 gefüllt werden.
Wie in Figur 1K gezeigt, kann die Schicht 180 durch Plasmaätzung unter Verwendung von C2Fg mit 25% Helium entfernt werden. Dabei werden auf die Material schichten 130, 140 entfernt. Zur Vermeidung einer möglichen Verunreinigung der Deckfläche 190 der Mesa 104 durch das C2Fg-Plasma ist es hilfreich, die letzten 300 bis 400 A der Material schichten 130, 140 und des Oxids 180 durch Naßätzung unter Verwendung von NH4F:H20:HF in einem Volumenverhältnis von 5:4:1 zu entfernen, wie es in Figur 1L gezeigt ist.
Hewlett-Packard Company
Int. Az.: Case 1609 - 8 -
Auf die oben beschriebene Art und Weise wird eine schnabelfreie Struktur ohne Verfahrens- oder strukturbedingte Fehlstellen erzeugt, denn das Hinzufügen der relativ dicken Material schicht 160 verhindert, daß die Seitenwände 105 der Mesa 104 zu irgendeinem Zeitpunkt während der Herstellung Spannungen ausgesetzt sind.
Figur 2 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfindung. Die Schritte A bis F in Figur 2 sind die gleichen wie die Schritte A bis F in Figur 1. In diesem zweiten Ausführungsbeispiel wird das bei geringem Druck chemisch aufgedampfte Oxid 160 jedoch während der Bildung des Oxids 170 auf den Seitenwänden 105 belassen.
Das bei geringem Druck chemisch aufgedampfte Oxid 160 nimmt nun eine neue Form 160' an, wie in Figur 2G gezeigt, und dient dazu, die Oxidlücke 175' zu füllen. Daher ist es nun gegenüber dem in Figur U gezeigten Fall nicht mehr nötig, das bei geringem Druck chemisch aufgedampfte Oxid 180 aufzubringen. Plasmaätzen, wie in Figur 2H gezeigt, und Naßätzen, wie in Figur 21 gezeigt, sind für das Entfernen des bei geringem Druck chemisch aufgedampften Oxids geeignet, wie dies auch schon in Figur 1K und 1L dargestellt ist. Eine kleine Oxidlücke 175' kann zurückbleiben, diese ist aber so klein und so weit von den Seitenwänden 105 der Mesa 104 entfernt» daß eine Auffüllung nicht notwendig ist.

Claims (5)

  1. ft ft «p AAw**
    Hewlett-Packard Company "" *" ** '** "" "
    Int. Az.: Case 1609 6. Mai 1983
    PATENTANSPRÜCHE
    ^Verfahren zum Herstellen einer Halbleiterstruktur durch das
    - Aufbringen einer ersten Materialschicht (130) auf die Oberfläche eines Halbleitersubstrats (100),
    - Aufbringen einer zweiten Material schicht (120) auf die erste Material schicht (130),
    - Abdecken eines bestimmten Gebietes des Substrats (100) mit einer Maske (110), welche auf die zweite Materialschicht (120) aufgebracht wird,
    ·* Entfernen der nicht maskierten Teile der ersten (130) und der zweiten (120) Material schichten,
    - Entfernen eines Teils (103) des nicht maskierten Halbleitersubstrats, um eine Mesa (104) mit einer ebenen Deckfläche in derselben Ebene wie das Halbleitersubstrat zu erzeugen, wobei die Mesa (104) von einem Graben (103) in dem Halbleitersubstrat umgeben ist,
    - Entfernen der Maske,
    - Aufbringen einer dritten Material schicht (140) auf den Teil der Oberfläche des Substrats, welcher nicht von der zweiten Material schicht (120) bedeckt ist,
    - Aufbringen einer vierten Material schicht (150) auf die erste (130),
    die zweite (120) und die dritte (140) Material schicht, gekennzeichnet durch das
    - Aufbringen einer fünften Material schicht (160) auf die vierte (150) Material schicht, .
    - Entfernen der Teile der fünften (160), der vierten (150) und der dritten (140) Material schichten, welche im wesentlichen parallel zu dem Halbleitersubstrat (100) liegen, so daß die Deckfläche und die Seitenwände der Mesa (104) und ein Gebiet im Graben (103) auf eine Ausdehnung (167) von mindestens etwa der Gesamtstärke der dritten (140), der vierten (150) und der fünften (160) Materialschichten bedeckt bleiben,
    - Entfernen des Restes der fünften Materialschicht (160),
    - Aufbringen einer sechsten Materialschicht (170) auf das Halbleitersubstrat, ;
    • β <·*» www w <* « /S Λ •! Γ"7 ^N Λ /**\
    : : . : :-:. . .·-. ·· 66 \ I III Hewlett-Packard Company
    Int. Az.: Case 1609 - 2 -
    - Entfernen des Restes der zweiten (120) und der vierten (150) Material schichten,
    - Aufbringen einer siebten (180) Material schicht auf die erste (130), die dritte (140) und die sechste (170) Material schicht, um eine glatte Oberfläche parallel zu dem Halbleitersubstrat zu erzeugen, und
    - Entfernen von Teilen der siebten (180), der sechsten (170), der dritten (140) und der ersten (130) Material schichten, um die Deckfläche (190) der Mesa freizulegen und um eine glatte Oberfläche in derselben Ebene wie die erwähnte Deckfläche zu erzeugen.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    das Halbleitersubstrat aus Silizium besteht.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    die erste Material schicht aus Siliziumdioxid (SiO^) besteht.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    die zweite Material schicht aus Siliziumnitrid (SiJO besteht.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    das Entfernen von Teilen der siebten (180), der sechsten (170), der dritten (140) und der ersten (130) Material schichten zusätzlich die folgenden Schritte umfaßt:
    - Plasmaätzen der Material schichten bis zu einem Abstand von etwa
    300 bis 500 A zur Deckfläche der erwähnten Mesa, sowie
    - Naßätzen der übrig bleibenden 300 bis 500 A dieser Schichten, um die Deckfläche der erwähnten Mesa (104) freizulegen und um eine glatte Oberfläche in derselben Ebene wie die Deckfläche der Mesa zu erzeugen.
DE19833317222 1982-05-20 1983-05-11 Verfahren zum herstellen einer halbleiterstruktur Withdrawn DE3317222A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/380,195 US4398992A (en) 1982-05-20 1982-05-20 Defect free zero oxide encroachment process for semiconductor fabrication

Publications (1)

Publication Number Publication Date
DE3317222A1 true DE3317222A1 (de) 1983-11-24

Family

ID=23500276

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833317222 Withdrawn DE3317222A1 (de) 1982-05-20 1983-05-11 Verfahren zum herstellen einer halbleiterstruktur

Country Status (4)

Country Link
US (1) US4398992A (de)
JP (1) JPS59130446A (de)
DE (1) DE3317222A1 (de)
GB (1) GB2121602B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
US4729816A (en) * 1987-01-02 1988-03-08 Motorola, Inc. Isolation formation process with active area protection
US5236870A (en) * 1987-03-12 1993-08-17 Fuji Xerox Co., Ltd. Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
JPH03156927A (ja) * 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
US5242854A (en) * 1990-04-02 1993-09-07 National Semiconductor Corporation High performance semiconductor devices and their manufacture
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5612248A (en) * 1995-10-11 1997-03-18 Micron Technology, Inc. Method for forming field oxide or other insulators during the formation of a semiconductor device
US5712186A (en) * 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
US6090686A (en) * 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2441170A1 (de) * 1973-09-07 1975-03-13 Philips Nv Verfahren zur herstellung einer halbleiteranordnung
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2476912A1 (fr) * 1980-02-22 1981-08-28 Thomson Csf Procede d'isolement des interconnexions de circuits integres, et circuit integre utilisant ce procede
JPS56140642A (en) * 1980-04-01 1981-11-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5735348A (en) * 1980-08-13 1982-02-25 Nec Corp Manufacturing method of semiconductor device
US4333964A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
US4333965A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
GB2101399A (en) * 1981-06-22 1983-01-12 Hewlett Packard Co Local oxidation of semiconductor material
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2441170A1 (de) * 1973-09-07 1975-03-13 Philips Nv Verfahren zur herstellung einer halbleiteranordnung
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Benjamin, C.E.: Self-Aligned Recessed Oxide Isolation Process Structure to Minimize "Bird's Beak" Formation. In: IBM TDB, Vol. 22, No. 7, Dec. 1979, S. 2749-2750 *
Chin, K.Y. et.al.: A Bird's Beak Free.. Fabrication. In: IEEE Journal of Solid-State Circuits, Vol. SC-17, No. 2, April 1982, S. 166-170 *
Ho, A.P. et.al.: Self-Aligned Framed Recessed-Oxide-Isolation Process. In: IBM TDB, Vol. 24, No. 7A, Dec. 1981, S. 3389-3392 *
Jambothar, C.G.: FET Structure. In: IBM TDB, Vol. 24, No. 1A, June 1981, S. 57-60 *
Magdo, I.E. u. Magdo, S.: Silicon Nitride Sidewall Recessed Oxide Isolation. In: IBM TDB, Vol. 24, No. 9, Feb. 1982, S. 4741-4743 *

Also Published As

Publication number Publication date
GB2121602A (en) 1983-12-21
GB8302558D0 (en) 1983-03-02
US4398992A (en) 1983-08-16
JPS59130446A (ja) 1984-07-27
GB2121602B (en) 1986-07-02
JPH0216574B2 (de) 1990-04-17

Similar Documents

Publication Publication Date Title
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE2615754C2 (de)
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2644939A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE19911977A1 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3537047A1 (de) Schnabelreduzierendes planox-verfahren fuer die herstellung integrierter elektronischer komponenten
DE19606682C2 (de) Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
EP0232748A1 (de) Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
DE19645440C2 (de) Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung
EP0257328A1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SCHOPPE, F., DIPL.-ING.UNIV., PAT.-ANW., 8023 PULL

8110 Request for examination paragraph 44
8130 Withdrawal