JPS59130446A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59130446A
JPS59130446A JP58065149A JP6514983A JPS59130446A JP S59130446 A JPS59130446 A JP S59130446A JP 58065149 A JP58065149 A JP 58065149A JP 6514983 A JP6514983 A JP 6514983A JP S59130446 A JPS59130446 A JP S59130446A
Authority
JP
Japan
Prior art keywords
layer
oxide
sro
nitride
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58065149A
Other languages
English (en)
Other versions
JPH0216574B2 (ja
Inventor
Chingu Yuu Fuangu Robaato
ロバ−ト・チング・ユ−・フアング
Ii Chiyuu Kangu
カング・イ−・チユ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS59130446A publication Critical patent/JPS59130446A/ja
Publication of JPH0216574B2 publication Critical patent/JPH0216574B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 電気絶縁層は、ディスクリートの半導体装置や集積回路
の両方にとって、特に必要とされるものであり、本発明
は、半導体材料の酸化による局所絶縁層の製造方法に関
する。
シリコンの局所酸化（ＬＯＧｔＪＳ　）　（選択的酸化
）（以下ロコスという）は大規模集積回路（以下ＬＳＩ
密度の向上、標準のＬＳＩ工程との適合性等がある。し
かし従来のロコス法によりシリコン酸化物絶縁層を形′
成した場合、シリコン酸化物の端部にいわゆるバード・
ピーク（ｂｉｒｄｓ　ｂｅａｋ　）状の構造（鳥の（ち
ばし状の構造）が現われる。この構造は、シリコンの酸
化が行なわれる２１１１ｉｌの領域間にできる非絶縁通
路の幅を小さくする。通路幅の減小は、半導体装置の寸
法な極小化する超ＬＳＩの製造にとって大きな障害であ
る。このように、バード・ピーク構造のない半導体の製
造は、将来のプロセスや／Ｊ’％型牛導体技術にとって
基本的な課題であった。
従来、酸化物厚膜を成長させながらかつバード・ピーク
構造を小さくあるいは皆無にしようとする方法が試みら
れた。その例は、ｌ　ＢＭ　’ｒｅｃｈｎｉｃａｌＤｉ
ｓｃｌｏｓｕｒｅ　Ｂｕｌｌ’ｅｔｉｎ　、　Ｖｏｌ　
、２２　、　Ｎｏ　、　ｌ　１　（Ａｐｒ、　１９８０
　）頁５１４８−５１；米国特許第４．２９２，１５６
号；米国特許出願番号第２７６，３９５号等に記載され
ている。
しかしながらこれらの方法は、特にメサ部や島部の周囲
でのエツジ・ディスロケーション（ｄｉｓｌｏｃａｔｉ
ｏｎに基づ（欠陥を発生しやすいことが知られている。
これらの欠陥は、各方法に用いられる構造に直接関係し
、その構造に起因するものである。
本発明は、酸化物厚膜を成長させつつバード・ピーク構
造の発生を防止し、且つ欠陥を生じさせる工程や構造を
持たない新規な絶縁技術を提供するものである。この方
法は、何等マスク工程を加えることな（、標準の超ＬＳ
Ｉ製造工程に適合でいる。
本発明の実施例によれば、半導体表面を酸化するが、バ
ード・ピーク構造を発生させずかつロコス方と較べ別の
欠点を持たらすことのない製造方法が提供される。半導
体基板のある位置に、せり」二つだ側壁を持つメサ領域
を形成し、同時に七のメサ領域の周囲に相部を形成し、
酸化用のモールドを作る。メサ領域の側壁、局所台地Ｓ
よび側壁からのある地点までは、下部にある基板を酸化
させないため、一連のマスク層により覆われる。
低圧化学蒸着（ＬＰＣＶＤ）　　により形成された酸化
シリコン層（Ｓ　ｓ　０２　）が、第２シリコン窒化物
上に、メサ端部の周囲の窒化物をエツチングするための
マスクとしで使用される。酸化物及び窒化物の異方性プ
ラズマエツチングの後、第２の窒化物フィルムカメ丈端
部を覆い、そしてそのフィルムは酸化物の厚さと同じ数
置の幅まで延びでいる。
モールドの非マスク部分はバード・ピーク構造のない局
所酸化層を作るために酸化される。
この方法を実施するには、従来のＬＳＩ製造技術だけが
用いられる。この構造によれば、酸化に起因する応力の
大きさは従来の局所酸化方法の場合に生ずる応力と同じ
である。本発明による絶縁技術によって酸化物厚膜を成
長させることができ、しかもメサ領域の周囲のエツジ・
ディスロケーションに基づく欠陥を引き起こす方法や構
造は含まない。さらに本発明による構造はメサ領域の側
壁を厳密に垂直にする必要はなく、また第２窒化物フイ
ルムの厚さを薄（でき、さらに窒化物フィルムのオーバ
ー・エッチをある程度許容することができる。その結果
、これまでの方法と較べ、再生産効率が高（しかも高信
頼の装置や回路が得られる。
以下図面を参照しつつ本発明の詳細な説明する。
シリコン基板１００上にパッド層１３０が形成される。
この層は、応力除去された酸化物層（Ｓ　ａＯ）であり
、乾燥雰囲気中で１ｏｏｏ’ｃで熱的に成長させ、そし
て２０分間窒素で熱処理することにより形成される。マ
スク層１２０ハ、ＮＨ３ト５ｉＨｚ　ｃ１２　　ノ容量
比が４対ｌ、８ｏｏ０Ｃテ低圧化学蒸着（ＬＰＣＶＩ）
）されたシリコン窒化物（Ｓｅａ　Ｎイ）Ｍであり、第
１ＳＲＯ層１３０の上に形成される。ＳＲＯ層１３０の
層厚は約３００〜４００Ａで、第１窒化物層１２０の層
厚ば１０００〜１５００Ｘである。陽フォトレジスト層
１１０は図示さ１１だ通り第１窒化物層１２０上に形成
される。第１窒化物層１２０と第１ｓＩ（０層１３０は
、基板ｌＯＯの領域１０１上から除去さ７する。これは
例えばヘリウム雰囲気中で、Ｃ２Ｆ２のようなフッ化炭
素ガスを用いたプラズマエツチングにより除去される。
次いで基板１００中に相部１０３が形成され、メサ領域
１０４上に第１窒化物層１２ｏ１第１ＳＲＯ層１３０及
（メフオトレジスト層１１０が残される。な名ここで、
相部１０３はオーバーハング（張出し部）を持たず、メ
サ領域１０４との境那は垂直である。相部１０３は基板
の初期表Ｄ￥ｊ１０２よりその内部に向って、１０％の
ヘリウムと一緒にＣ，ｃ１４の異方形プラズマエツチン
グを利用して蝕刻形成される。メチ領域１０４の側壁１
０５は垂直に図示されているが、実際の工程においては
、若干傾斜を持たせてもよい。相部１０３は約０．２μ
ｍの深さにまで蝕刻される。Ｎ　ＭＯＳプロセスの場合
には、相部１０３を蝕刻したのち、ボロンによる通路ス
トップが植え込みされる。
図ＩＢは、フｉトレジスト・マスク層１１０を次のマス
キングのため除去したものであり、第１窒化物層１２０
と第１ＳＲＯ層１３０がメサ領域１０４上に残っている
。
図ＩＣは、基板１００の露出表面とメサ領域１０４の側
壁１０５上に成長した第２ＳＲＯ層１４０を示す。
第２ＳＲＯ層１４０は通常２５０〜３５０Ａの層厚であ
る。
図ＩＤは、基板１００の全面、即ち第１窒化物層１２０
、第１ＳＲＯパツデイング層１３０、第２ＳＲＯパツデ
イング層１４０を被覆する第２窒化物マスク層１５０を
示す。即ちメサ領域１０４と相部１０３が第２窒化物マ
スク層１５０により覆われる。この第２窒化物層１５０
は通常約２５ＯＡの層厚である。なお注意しなければな
らないのは、図面では区別して示しているが、第１ＳＲ
Ｏ層１３０、第２ＳＦＬＯ層１４０、第１窒化物層１２
０、および第２窒化物層１５０はそれぞれ化学特性上同
一物質であるため、実際には一体となってしまう。
図１Ｅは、通常、低圧化学蒸着により形成した酸化物層
（ＬＰＣＶＤ　５ｉＯ２）１６０を示す。この酸化物層
１６０は、例えばＮ２０対５ｉＨ２Ｃ１２の容積比が２
対１．９２５°Ｃで蒸着する。通常、この層厚を１２０
０　ＯＡである。
図ＩＦで、酸化物層１６０、第２窒化物層１５０及び第
２　Ｓ　ＲＯ層１４０の各層は、異方性プラズマエツチ
ングされる。この工程は２５％ヘリウムを伴なう０２Ｆ
６を用いた強い一方向性プラズマエッチにより行なわれ
る。ここで第２　Ｓ　ＲＯ層１４０および第２窒化物層
１５０は、酸化物層１６０の厚さにほぼ等しい幅１６７
だけ場領域１６５に残る。しかし実際には、場領域１６
５へ伸びた幅１６７は、第２ＳＲＯ層１４０及び第２窒
化物層１５０の各層厚のため、若干酸化物層１６００層
厚より大きくなる。いずれにしても酸化物層１６０の層
厚が幅１６７の長さを制御する。このように、第２窒化
物層１５０及び第２ＳＲＯ層１４０上に酸化物層１６０
を加えることにより、メサ領域１０４の側壁１０５から
の幅１６７だゆ第２窒化物層１５０及び第２　Ｓ　ＲＯ
層１４０を残して異方性エツチングすることが可能とな
る。よってこの構造に後続工程を施こす場合、メサ領域
１０４には一切応力が加わらな（なる。なおここで特筆
すべきことは、酸化物層１６０、第２空化物層１５０、
および第２ＳＲＯ層１４０を過度にエツチングした場合
、場領域１６５へ伸びた１５０，１４０の幅１６７は小
さくなり、またマスク層なさらに被着した場合、その幅
は太き（なることである。
そして、図ＩＧに示されるように、酸化物層１６０を、
例えば、ＮＨ４Ｆ：Ｎ２０：ＨＦの容量比が５＝４：工
とした湿式エツチングにより、除去する。
図ＩＨは、相部１０３中に成長した酸化物層１７０を示
す。シリコン基板の場合、その酸化物（ＳｉＯｚ）は、
湿った蒸気雰囲気中で９００°Ｃで成長する。
次に窒化物層１２０　、１５０は、図１１で示すように
除去される。シリコン窒化物からなるマスクを除去する
ためには、リン酸中で８０分間沸騰させれば十分である
。酸化物層１７０に溝部１７５が現わ札これはメサ領域
１０４の側壁１０５から第２窒化物マスク１５０を除去
し７た部分に現われる。この溝部１７５は、図ＩＪＩＣ
示すように、Ｎ２０：５ｉＨ２Ｃ１２の容量比２：１、
温度９２５℃で酸化物層１８０を形成することしこより
埋められる。次に酸化物層１８０は、２５％のヘリウム
を伴なう０２Ｆ２を用い、図１Ｋに示すように再度プラ
ズマエツチングされる。
このプラズマエッチジグで８１（０層１３０，１４０　
を除去することもできる。しかしながら、これらのＳＲ
Ｏ層および酸化物層１８０の最後の３００〜４００Ａの
部分については、０２Ｆ６プラズマによるメサ領域１０
４の上面１９０の汚染を防止するため、ＮＨ４Ｆ：Ｎ２
０：１″（Ｆの容量比を５：４：１とした湿式エツチン
グによる除去を行った方が有益である。
このようにして、バード・ピーク構造を含まない構造を
、欠陥を発生するような構造を持つことな（製造するこ
とができる。つまり本発明では、新規に比較的厚膜の酸
化物１６０を形成することにより、製造過程で応力がメ
サ領域１０４の側壁に対してかかることを防止するから
である。
第２図は亨発明の他の実施例による半導体製造方法の工
程図である。図２Ａから図２Ｆまでの工程は、第１図の
場合の図ＩＡから図ＩＦまでの工程と同一である。しか
しこの実施例の場合、第２Ｇ図に示すように酸化物層１
６０は、酸化物１７０を形成する間も、側壁１０５上に
残ったままである。
第２Ｇ図に示すように酸化物層１６０は新しい形１６０
′になり、溝部１７５′を埋める役割な果たしている。
従って図ＩＪのように酸化物層１８０を形成する必要は
生じない。図２Ｈの場合のプラズマエツチング１．そし
て図２１の場合の湿式エツチングは、それぞれ図ＩＫお
よびＩＬで行なわれたように、ＳＲＯ層１３０の除去を
行う上で好適である。
微細な溝部１７５′が残るが、メサ領域１０４の側壁１
０５からは離れており、また微細であるため、それを埋
める必要はない。
【図面の簡単な説明】
第１Ａ図から第１Ｌ図は本発明の一実施例による半導体
製造方法の工程図、第２Ａ図から第２工図は本発明の他
の実施例による半導体製造方法の工程図である。 １００：半導体基板、　　１０４　：メサ領域、１０３
：相部、　１０５：側壁、　１１Ｏ：フォトレジスト層
、　　１２０：マスク層、１３０：パッド層、１６０：
酸化物層、　　１４０二酸化物層、１５０：窒化物層。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板をエツチングしてメサ領域とその周辺に堀部
    を形成する工程と、前記メサ領域および堀部上に複数個
    の層を形成する工程と、前記メサ領域の上面上の前記層
    、前記メサ領域の周辺側壁部上の前記層および前記側壁
    部より前記層の全厚にほぼ等しい長さだけの前記堀部上
    の前記層を残しで他の前記層を除去する工程と、前記基
    板の露出表面を酸化して酸化物を形成する工程と、前記
    層および前記酸化物をエツチングして前記メチ領域の上
    面を露出する工程とより成る半導体物質の製造方法。
JP58065149A 1982-05-20 1983-04-13 半導体装置の製造方法 Granted JPS59130446A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/380,195 US4398992A (en) 1982-05-20 1982-05-20 Defect free zero oxide encroachment process for semiconductor fabrication
US380195 1982-05-20

Publications (2)

Publication Number Publication Date
JPS59130446A true JPS59130446A (ja) 1984-07-27
JPH0216574B2 JPH0216574B2 (ja) 1990-04-17

Family

ID=23500276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58065149A Granted JPS59130446A (ja) 1982-05-20 1983-04-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4398992A (ja)
JP (1) JPS59130446A (ja)
DE (1) DE3317222A1 (ja)
GB (1) GB2121602B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
US4729816A (en) * 1987-01-02 1988-03-08 Motorola, Inc. Isolation formation process with active area protection
US5236870A (en) * 1987-03-12 1993-08-17 Fuji Xerox Co., Ltd. Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
JPH03156927A (ja) * 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
US5242854A (en) * 1990-04-02 1993-09-07 National Semiconductor Corporation High performance semiconductor devices and their manufacture
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5612248A (en) * 1995-10-11 1997-03-18 Micron Technology, Inc. Method for forming field oxide or other insulators during the formation of a semiconductor device
US5712186A (en) 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
US6090686A (en) 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140642A (en) * 1980-04-01 1981-11-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5735348A (en) * 1980-08-13 1982-02-25 Nec Corp Manufacturing method of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
FR2476912A1 (fr) * 1980-02-22 1981-08-28 Thomson Csf Procede d'isolement des interconnexions de circuits integres, et circuit integre utilisant ce procede
US4333964A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
US4333965A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
GB2101399A (en) * 1981-06-22 1983-01-12 Hewlett Packard Co Local oxidation of semiconductor material
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140642A (en) * 1980-04-01 1981-11-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5735348A (en) * 1980-08-13 1982-02-25 Nec Corp Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
GB2121602A (en) 1983-12-21
JPH0216574B2 (ja) 1990-04-17
GB8302558D0 (en) 1983-03-02
GB2121602B (en) 1986-07-02
DE3317222A1 (de) 1983-11-24
US4398992A (en) 1983-08-16

Similar Documents

Publication Publication Date Title
JPS59130446A (ja) 半導体装置の製造方法
US4604162A (en) Formation and planarization of silicon-on-insulator structures
US5518950A (en) Spin-on-glass filled trench isolation method for semiconductor circuits
JPS6340337A (ja) 集積回路分離法
JPS6266647A (ja) 酸化物分離領域の形成方法
JPS6175540A (ja) 集積回路の製法
US4657630A (en) Method for manufacturing semiconductor device having isolating groove
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
GB2101399A (en) Local oxidation of semiconductor material
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
US6261926B1 (en) Method for fabricating field oxide
JPH04150030A (ja) 半導体装置の製造方法
JPH0642510B2 (ja) 半導体構造の形成方法
JPH079930B2 (ja) 半導体装置の製造方法
JPS5854651A (ja) 半導体装置の製造方法
GB2200794A (en) Semiconductor device manufacture
JPS5931215B2 (ja) 絶縁層の形成方法
JPS6139736B2 (ja)
JP2652985B2 (ja) 半導体記憶装置の製造方法
JPS59107534A (ja) 半導体装置の製造方法
JPS58169935A (ja) 半導体装置の製造方法
JPS6260231A (ja) 半導体装置の製造方法
JPS59150444A (ja) 半導体装置の製造方法
JPS6135533A (ja) 半導体装置の製造方法
JPS62112342A (ja) 素子分離領域の形成方法